JPH04352050A - Reply signal output board - Google Patents
Reply signal output boardInfo
- Publication number
- JPH04352050A JPH04352050A JP3152198A JP15219891A JPH04352050A JP H04352050 A JPH04352050 A JP H04352050A JP 3152198 A JP3152198 A JP 3152198A JP 15219891 A JP15219891 A JP 15219891A JP H04352050 A JPH04352050 A JP H04352050A
- Authority
- JP
- Japan
- Prior art keywords
- board
- address
- circuit
- signal output
- reply signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 10
- 238000012360 testing method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 1
Abstract
Description
【０００１】0001
【産業上の利用分野】この発明は、複数のボードを含む
システムにおける各ボードの試験等を行う際に用いられ
るリプライ信号出力ボードに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reply signal output board used when testing each board in a system including a plurality of boards.
【０００２】0002
【従来の技術】図２は複数のボードからなるシステムの
一例を示すブロック図である。図において、１Ａはシス
テムの機能を実現するソフトウェア有するＣＰＵボード
、１Ｂは外部とデータの交換を行うＩ／Ｏボード、１Ｃ
は通信線を介して外部とデータの交換を行う通信ボード
、２はシステムバスである。2. Description of the Related Art FIG. 2 is a block diagram showing an example of a system comprising a plurality of boards. In the figure, 1A is a CPU board with software that realizes system functions, 1B is an I/O board that exchanges data with the outside, and 1C
2 is a communication board that exchanges data with the outside via a communication line, and 2 is a system bus.
【０００３】次に動作について説明する。ＣＰＵボード
１Ａが、Ｉ／Ｏボード１Ｂや通信ボード１Ｃをアクセス
すると、アクセスされたＩ／Ｏボード１Ｂや通信ボード
１Ｃは、システムバス２を介して、アクセスされたこと
を確認するためのリプライ信号を返送する、そして、そ
れらのボードは、システムバス２からデータを受け取っ
たり、システムバス２にデータを出力したりする。Next, the operation will be explained. When the CPU board 1A accesses the I/O board 1B or communication board 1C, the accessed I/O board 1B or communication board 1C sends a reply signal via the system bus 2 to confirm that it has been accessed. The boards then receive data from and output data to system bus 2.
【０００４】ここで、例えばＩ／Ｏボード１Ｂを試験す
る場合を考える。この場合に、システムを構成している
全てのボードが揃っていれば、ＣＰＵボード上のソフト
ウェアをそのまま動作させれば、Ｉ／Ｏボード１Ｂの動
作確認をすることができる。[0004] Now, let us consider, for example, the case where the I/O board 1B is tested. In this case, if all the boards constituting the system are available, the operation of the I/O board 1B can be checked by operating the software on the CPU board as is.
【０００５】しかし、ＣＰＵボード１ＡおよびＩ／Ｏボ
ード１Ｂ以外のボードが存在しない場合には、本来、そ
れらのボードから受けるべきリプライ信号が受け取れな
い。そのために、ソフトウェアの動作が進まなくなった
りするので、存在しないボードに対してアクセスしない
ようにソフトウェアを変更したり、テストプログラムを
用いたりしてＩ／Ｏボード１Ｂの試験がなされる。However, if there are no boards other than the CPU board 1A and I/O board 1B, the reply signals that should originally be received from those boards cannot be received. As a result, the software may not work properly, so the I/O board 1B is tested by changing the software so that it does not access a non-existing board or by using a test program.
【０００６】[0006]
【発明が解決しようとする課題】従来の複数のボードか
らなるシステムは以上のように構成されているので、あ
るボードの試験を行うときのような特定のボードのみを
動作させたいときには、他の全てのボードを用意しなけ
ればならなかったり、ソフトウェアを変更しなければな
らず、試験などに際して手間がかかるという課題があっ
た。[Problem to be Solved by the Invention] Since the conventional system consisting of a plurality of boards is configured as described above, when you want to operate only a specific board, such as when testing a certain board, it is necessary to The problem was that all the boards had to be prepared and the software had to be changed, making testing and other tasks time-consuming.
【０００７】この発明は上記のような課題を解消するた
めになされたもので、動作させたい特定のボード以外の
他のボードが存在しない場合であってもソフトウェアを
変更せずにそのボードを動作させることを可能にするリ
プライ信号出力ボードを得ることを目的とする。[0007] This invention was made to solve the above-mentioned problems, and even if there is no other board other than the specific board that you want to operate, it is possible to operate that board without changing the software. The purpose is to obtain a reply signal output board that makes it possible to
【０００８】[0008]
【課題を解決するための手段】この発明に係るリプライ
信号出力ボードは、アドレス空間を設定する空間指定回
路と、出力データを設定する出力データ指定回路と、空
間指定回路が設定した範囲内のアドレスがアクセスを受
けたことを検出するアドレス一致検出回路と、アドレス
一致検出回路が、設定された範囲内のアドレスのアクセ
スを検出したときに、リプライ信号をシステムバスに出
力するリプライ信号出力回路と、アドレス一致検出回路
が、設定された範囲内のアドレスのアクセスを検出し、
かつ、そのアクセスが入力命令によるものである場合に
、設定された出力データをシステムバスに出力するデー
タ信号出力回路とを備えたものである。[Means for Solving the Problems] A reply signal output board according to the present invention includes a space designation circuit for setting an address space, an output data designation circuit for setting output data, and an address within the range set by the space designation circuit. an address match detection circuit that detects that the address has been accessed; a reply signal output circuit that outputs a reply signal to the system bus when the address match detection circuit detects an access to an address within a set range; The address match detection circuit detects access to an address within the set range,
The device also includes a data signal output circuit that outputs set output data to the system bus when the access is based on an input command.
【０００９】[0009]
【作用】この発明におけるアドレス一致検出回路は、シ
ステムバスから取り込んだアドレス信号と空間指定回路
が指定したアドレス範囲とを比較し、アドレスがそのア
ドレス範囲の範囲内であるならば、リプライ信号出力回
路に対してリプライ信号の送出を促す。[Operation] The address match detection circuit in this invention compares the address signal fetched from the system bus with the address range designated by the space designation circuit, and if the address is within the address range, the reply signal output circuit prompts the sender to send a reply signal.
【００１０】0010
【実施例】以下、この発明の一実施例を図について説明
する。図１において、１はリプライ信号出力ボードであ
り、１１はそこがアクセスされたときにリプライ信号を
返送する空間の種類（メモリ空間またはＩＯ空間）や範
囲を設定するための空間指定回路である。ここで、複数
の空間指定回路１１があれば、複数のメモリ空間または
ＩＯ空間が存在する場合でもそれぞれについてリプライ
信号の返送が可能になる。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, 1 is a reply signal output board, and 11 is a space designation circuit for setting the type (memory space or IO space) and range of space to which a reply signal is sent back when the board is accessed. Here, if there are a plurality of space designation circuits 11, even if there are a plurality of memory spaces or IO spaces, reply signals can be sent back for each of them.
【００１１】１２は出力データを設定するための出力デ
ータ指定回路である。やはり、複数の出力データ指定回
路１２があれば、複数の空間のそれぞれについて出力デ
ータの設定が可能になる。Reference numeral 12 denotes an output data designation circuit for setting output data. After all, if there are a plurality of output data specifying circuits 12, output data can be set for each of a plurality of spaces.
【００１２】１３はシステムバス２を介してＣＰＵボー
ド１Ａから受け取ったアドレス信号と空間指定回路１１
が指定したアドレス範囲とを比較して、アドレス信号が
アドレス範囲の範囲内にあると一致信号を出力するアド
レス一致検出回路、１４は一致信号を受けるとリプライ
信号を送出するリプライ信号送出回路、１５は一致信号
を受けると所定の条件により出力データを送出するデー
タ信号出力回路である。Reference numeral 13 denotes an address signal and space designation circuit 11 received from the CPU board 1A via the system bus 2.
an address match detection circuit that compares the address signal with the address range specified by the address range and outputs a match signal if the address signal is within the address range; 14 is a reply signal sending circuit that sends out a reply signal when receiving the match signal; 15; is a data signal output circuit that outputs output data under predetermined conditions upon receiving a match signal.
【００１３】次に動作について説明する。例えば、Ｉ／
Ｏボードの試験を行いたいときに、システム２には、Ｃ
ＰＵボード１Ａ、Ｉ／Ｏボード（図１において図示せず
）およびリプライ信号出力ボード１が接続される。すな
わち、ＣＰＵボード１Ａと被試験ボードであるＩ／Ｏボ
ード以外のボードは必要とされない。Next, the operation will be explained. For example, I/
When you want to test the O board, System 2 has a C
A PU board 1A, an I/O board (not shown in FIG. 1), and a reply signal output board 1 are connected. That is, no boards other than the CPU board 1A and the I/O board which is the board under test are required.
【００１４】そして、あらかじめ、Ｉ／Ｏボード以外の
ボードのアクセス先となるメモリ空間またはＩＯ空間が
、空間指定回路１１によって設定される。空間指定回路
１１は、例えば、空間種類を設定するためのスイッチと
先頭アドレスおよび終了アドレスを設定するためのスイ
ッチとを有し、試験者がそれらのスイッチを設定するこ
とにより、指定空間すなわちアドレス範囲を設定する。A memory space or an IO space to be accessed by a board other than the I/O board is set in advance by the space designation circuit 11. The space designation circuit 11 has, for example, a switch for setting a space type and a switch for setting a start address and an end address. By setting these switches, the tester can select a designated space, that is, an address range. Set.
【００１５】また、あらかじめ、ＣＰＵボード１Ａに出
力すべき出力データが、出力データ指定回路１２によっ
て設定される。出力データ指定回路１２は、やはり試験
者のスイッチ設定により、出力データを設定することが
できる。Further, the output data to be output to the CPU board 1A is set in advance by the output data designation circuit 12. The output data designation circuit 12 can also set output data by the tester's switch settings.
【００１６】ＣＰＵボード１Ａのソフトウェアの動作が
開始すると、アドレス一致検出回路１３は、システムバ
ス２からアドレス信号を取り込んで、そのアドレス信号
が空間指定回路１１によって設定されているアドレス範
囲内のものとなっていることを検出すると、一致信号を
出力する。リプライ信号出力回路１４は、一致信号を受
け取ると、システムバス２に一定時間リプライ信号を送
出する。また、データ信号出力回路１５は、そのときの
アドレス信号が入力命令（ＩＮ命令またはＲＥＡＤ命令
）を伴うものであることを検出すると、出力データ指定
回路１２によって設定された出力データを、システムバ
ス２に出力する。When the software of the CPU board 1A starts operating, the address match detection circuit 13 takes in an address signal from the system bus 2 and determines whether the address signal is within the address range set by the space designation circuit 11. When it detects that it is, it outputs a match signal. When the reply signal output circuit 14 receives the match signal, it sends a reply signal to the system bus 2 for a certain period of time. Further, when the data signal output circuit 15 detects that the current address signal is accompanied by an input command (IN command or READ command), the data signal output circuit 15 transmits the output data set by the output data designation circuit 12 to the system bus 2. Output to.
【００１７】このようにして、ＣＰＵボード１Ａは、Ｉ
／Ｏボード以外のボードがシステムバス２に接続されて
いない場合であっても、それらのボードがシステムバス
２に接続されている場合と同様にリプライ信号とデータ
とを受けることができる。なお、上記実施例では、Ｉ／
Ｏボードを被試験対象とする場合について説明したが、
ＣＰＵボード１Ａおよびリプライ信号出力ボード１のみ
用いて、ソフトウェアの試験を行うこともできる。その
場合には、Ｉ／Ｏボードのアクセス先となる空間も空間
指定回路１１の設定対象である。In this way, the CPU board 1A
Even if no boards other than the /O board are connected to the system bus 2, they can receive reply signals and data in the same way as when those boards are connected to the system bus 2. In addition, in the above embodiment, I/
We have explained the case where the O board is the subject of test.
It is also possible to test software using only the CPU board 1A and reply signal output board 1. In that case, the space to be accessed by the I/O board is also a setting target of the space designation circuit 11.
【００１８】[0018]
【発明の効果】以上のように、この発明によれば、リプ
ライ信号出力ボードを、アドレス信号があらかじめ設定
されているアドレス範囲の範囲内のものならばリプライ
信号と出力データとを送出するように構成したので、被
試験ボード以外のボードが存在しない場合であっても、
リプライ信号出力ボードを用いることにより、ソフトウ
ェアに変更を加えずに被試験ボードを動作させることが
できる効果がある。[Effects of the Invention] As described above, according to the present invention, the reply signal output board is configured to send out a reply signal and output data if the address signal is within a preset address range. configured, even if there are no boards other than the board under test,
By using the reply signal output board, there is an effect that the board under test can be operated without making any changes to the software.
【図面の簡単な説明】[Brief explanation of drawings]
【図１】この発明の一実施例によるリプライ信号出力ボ
ードをＣＰＵボードおよびシステムバスとともに示すブ
ロック図である。FIG. 1 is a block diagram showing a reply signal output board according to an embodiment of the present invention together with a CPU board and a system bus.
【図２】複数のボードを含むシステムの一例を示す説明
図である。FIG. 2 is an explanatory diagram showing an example of a system including a plurality of boards.
１１ 空間指定回路 １２ 出力データ指定回路 １３ アドレス一致検出回路 １４ リプライ信号出力回路 １５ データ信号出力回路 11 Space designation circuit 12 Output data specification circuit 13 Address match detection circuit 14 Reply signal output circuit 15 Data signal output circuit
Claims (1)
のボードがシステムバスを介して接続されるシステムに
おける前記各ボードを単独動作させる際に用いられるボ
ードであって、アドレス空間の範囲を設定する空間指定
回路と、出力データを設定する出力データ指定回路と、
前記空間指定回路が設定した範囲内のアドレスがアクセ
スを受けたことを検出するアドレス一致検出回路と、前
記アドレス一致検出回路が、設定された範囲内のアドレ
スのアクセスを検出したときに、リプライ信号を前記シ
ステムバスに出力するリプライ信号出力回路と、前記ア
ドレス一致検出回路が、設定された範囲内のアドレスの
アクセスを検出し、かつ、そのアクセスが入力命令によ
るものである場合に、設定された前記出力データを前記
システムバスに出力するデータ信号出力回路とを備えた
リプライ信号出力ボード。[Claim 1] A board used to operate each board independently in a system in which a plurality of boards each sharing a predetermined function are connected via a system bus, and the board sets a range of address space. a space designation circuit; an output data designation circuit that sets output data;
an address match detection circuit that detects that an address within the range set by the space designation circuit has been accessed; and a reply signal when the address match detection circuit detects an access to an address within the set range. The reply signal output circuit that outputs the reply signal to the system bus and the address match detection circuit detect an access to an address within the set range, and when the access is due to an input command, the set and a data signal output circuit that outputs the output data to the system bus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3152198A JPH04352050A (en) | 1991-05-29 | 1991-05-29 | Reply signal output board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3152198A JPH04352050A (en) | 1991-05-29 | 1991-05-29 | Reply signal output board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352050A true JPH04352050A (en) | 1992-12-07 |
Family
ID=15535204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3152198A Pending JPH04352050A (en) | 1991-05-29 | 1991-05-29 | Reply signal output board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04352050A (en) |
-
1991
- 1991-05-29 JP JP3152198A patent/JPH04352050A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04352050A (en) | Reply signal output board | |
| US4847616A (en) | Mode selection circuit | |
| JP2710777B2 (en) | Test circuit for intermediate control unit | |
| JPH05274141A (en) | Program loading system | |
| KR100414922B1 (en) | Device for selecting board of communication module | |
| JPS6316316A (en) | Resetting device | |
| JPH02230356A (en) | Bus extension device for information processor | |
| JPH02121049A (en) | Input/output device | |
| KR100208242B1 (en) | Apparatus for confirming printed circuit board mounting position in full electronic switching system | |
| JPH02135551A (en) | Address selecting method for slot position designation | |
| JPH11103307A (en) | Transmission system with trigger function and method for measuring time interval of its input output signal | |
| JPH06282519A (en) | Constitution changing system | |
| JPH0683726A (en) | Data transfer equipment | |
| JP2847958B2 (en) | Extension system | |
| JP3137089B2 (en) | Microcomputer | |
| JPH01289337A (en) | Test equipment for token passing system bus | |
| JPS62125441A (en) | One-chip microcomputer | |
| JPH04241049A (en) | Automatic rom and ram connection device for control equipment | |
| JPS63263949A (en) | Synchronous terminal station test instrument | |
| JPS63150750A (en) | Pseudo signal input system | |
| JPS63249244A (en) | Memory control system | |
| WO2001020465A2 (en) | Synchronizer circuit | |
| JPH0475154A (en) | Address setting system for cascade-connected terminal equipment | |
| JPH01236345A (en) | Single-chip microcomputer | |
| JPS6126159A (en) | Information processor |