JPH04352018A - Data processor - Google Patents
Data processorInfo
- Publication number
- JPH04352018A JPH04352018A JP3152303A JP15230391A JPH04352018A JP H04352018 A JPH04352018 A JP H04352018A JP 3152303 A JP3152303 A JP 3152303A JP 15230391 A JP15230391 A JP 15230391A JP H04352018 A JPH04352018 A JP H04352018A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- reset signal
- signal
- circuit
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 8
- 238000011084 recovery Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】この発明は、データ処理装置に関
し、詳しくは、ICカードリーダライタの制御回路構成
および制御方式に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing device, and more particularly to a control circuit configuration and control method for an IC card reader/writer.
【0002】0002
【従来の技術】図2(a)は、従来のICカードリーダ
ライタの制御回路におけるリセット信号発生回路の回路
図である。リセット信号生成用の汎用IC10を一つ用
いた回路である。リセット信号生成用の汎用IC10の
周りには出力プルアップ用抵抗R20とタイミング設定
用コンデンサC20が配置され、リセット信号生成用の
汎用IC10に抵抗R20とコンデンサC20とが接続
され、電源Vccと接地GNDとの間に電力が供給され
るのが、リセット信号発生回路として汎用ICを使用す
る場合の推奨される回路である。例えば、電源Vccの
電圧が5V,抵抗R20の抵抗値が4.7KΩ,コンデ
ンサC20の容量が0.1μFなどである。リセット信
号生成用の汎用IC3は電源Vccの電圧レベルに応じ
てリセット信号Cを出力する。図2(b)はこの従来例
の回路における、電源Vccの電圧レベルの変化に対応
したリセット信号Cの出力の一例である。電源Vccの
電圧が所定のレベル以下になるとリセット信号Cがロー
レベルになる。前記の所定のレベルは約4.2Vである
。このような構成では、停電時に電源電圧が下がると単
にリセット信号Cが出力されるのみである。通常の電源
停止操作の時ばかりでなく、入出力端子への静電気放出
や電源ライン上のノイズ等が原因で起こる瞬停に対して
も同じである。これに対して、従来のリセット信号発生
回路では、リセット信号生成用の汎用IC3の入力端子
の一つである電圧検出端子(SENSE)に抵抗とコン
デンサとからなる遅延回路を接続して一定時間幅以上の
電圧低下のみを検出することも推奨されてはいるが、こ
の対策では、電源電圧の微小変動に対する誤動作は防げ
るが、根本的な解決にはならない。したがって、従来の
リセット信号発生回路により生成されるリセット信号C
を用いるだけの制御回路では、ICカードリーダのマイ
クロプロセッサが処理動作中に瞬停が発生すると、マイ
クロプロセッサは処理中の情報を待避する余裕がなくリ
セット信号Cによってリセットされるため、必要な情報
が失われる危険性がある。2. Description of the Related Art FIG. 2(a) is a circuit diagram of a reset signal generating circuit in a conventional IC card reader/writer control circuit. This circuit uses one general-purpose IC 10 for generating a reset signal. An output pull-up resistor R20 and a timing setting capacitor C20 are arranged around the general-purpose IC 10 for generating a reset signal, and the resistor R20 and capacitor C20 are connected to the general-purpose IC 10 for generating a reset signal, and the power supply Vcc and the ground GND are connected to each other. A recommended circuit when using a general-purpose IC as the reset signal generating circuit is one in which power is supplied between the reset signal generating circuit and the reset signal generating circuit. For example, the voltage of the power supply Vcc is 5V, the resistance value of the resistor R20 is 4.7KΩ, and the capacitance of the capacitor C20 is 0.1 μF. The general-purpose IC 3 for generating a reset signal outputs a reset signal C according to the voltage level of the power supply Vcc. FIG. 2(b) shows an example of the output of the reset signal C corresponding to a change in the voltage level of the power supply Vcc in this conventional circuit. When the voltage of the power supply Vcc falls below a predetermined level, the reset signal C becomes low level. The predetermined level is approximately 4.2V. In such a configuration, when the power supply voltage drops during a power outage, the reset signal C is simply output. This applies not only to normal power shutdown operations, but also to instantaneous power outages caused by electrostatic discharge to input/output terminals or noise on the power line. On the other hand, in conventional reset signal generation circuits, a delay circuit consisting of a resistor and a capacitor is connected to the voltage detection terminal (SENSE), which is one of the input terminals of the general-purpose IC 3 for generating the reset signal. It is also recommended to detect only voltage drops above this level, but although this measure can prevent malfunctions due to minute fluctuations in the power supply voltage, it does not provide a fundamental solution. Therefore, the reset signal C generated by the conventional reset signal generation circuit
In a control circuit that only uses , if an instantaneous power failure occurs while the microprocessor of the IC card reader is processing, the microprocessor cannot afford to save the information being processed and is reset by the reset signal C, so the necessary information is not saved. is at risk of being lost.
【0003】0003
【発明が解決しようとする課題】このように、この種の
リセット信号発生回路を用いているICカードリーダラ
イタには、瞬停などにより必要な情報が失われ正常な動
作ができない場合がある。この発明の目的は、このよう
な従来技術の問題点を解決するためのものであって、電
源に瞬断,瞬停等が発生しても正常に処理を続行するこ
とが可能な回路構成および制御方式を有するICカード
リーダライタ等のデータ処理装置を提供するものである
。As described above, an IC card reader/writer using this type of reset signal generating circuit may lose necessary information due to an instantaneous power failure or the like, and may not be able to operate normally. The purpose of the present invention is to solve the problems of the prior art as described above, and to provide a circuit configuration and a circuit structure that can continue processing normally even if a momentary interruption or power outage occurs in the power supply. The present invention provides a data processing device such as an IC card reader/writer having a control method.
【0004】0004
【課題を解決するための手段】この目的を達成するため
のこの発明のデータ処理装置の構成は、マイクロプロセ
ッサ,電池等によって電源がバックアップされている記
憶領域,リセット信号発生回路を有し、さらに、電源電
圧が所定値以下になったことを示す信号(停電予告信号
)を発生する検出回路をリセット信号発生回路と別途に
あるいは一体として有し、前記停電予告信号がマイクロ
プロセッサに接続されているものである。検出回路の具
体的な構成として、リセット信号発生回路と一体の場合
の回路構成を記すと、この回路は、電源端子および接地
端子に接続されている第1のリセット信号生成用の汎用
ICと、電源端子および接地端子に接続されている第2
のリセット信号生成用の汎用ICとを有し、電源電圧か
ら分圧することにより生成された信号を第1のリセット
信号生成用の汎用ICの第1の入力端子に受け、第1の
リセット信号生成用の汎用ICの第2の入力端子と接地
端子との間に接続された第1のコンデンサにより終端部
分の遅延時間がきめられる信号を停電予告信号として第
1のリセット信号生成用の汎用ICが出力し、第1の抵
抗の一端が第1のリセット信号生成用の汎用ICの停電
予告信号出力端に接続され他端が電源端子に接続され、
第2の抵抗の一端が第1のリセット信号生成用の汎用I
Cの停電予告信号の出力端に接続され他端が第2のコン
デンサの一端および第2のリセット信号生成用の汎用I
Cの第1の入力端子に接続され、第2のコンデンサの他
端は接地端子に接続され、第2の抵抗と第2のコンデン
サによって停電予告信号を遅延して生成した信号を第2
のリセット信号生成用の汎用ICの第1の入力端子に入
力し、第2のリセット信号生成用の汎用ICの第2の入
力端子と接地端子との間に接続された第3のコンデンサ
により終端部分の遅延時間がきめられる信号をリセット
信号として第2のリセット信号生成用の汎用ICから出
力する回路である。[Means for Solving the Problems] A data processing device of the present invention has a configuration including a microprocessor, a storage area whose power source is backed up by a battery, etc., and a reset signal generation circuit. , a detection circuit that generates a signal (power outage warning signal) indicating that the power supply voltage has fallen below a predetermined value is provided separately or integrally with a reset signal generating circuit, and the power outage warning signal is connected to the microprocessor. It is something. As a specific configuration of the detection circuit, the circuit configuration when integrated with a reset signal generation circuit is described. This circuit includes a general-purpose IC for generating a first reset signal connected to a power supply terminal and a ground terminal; A second terminal connected to the power supply terminal and the ground terminal
a general-purpose IC for generating a reset signal, and receiving a signal generated by voltage division from the power supply voltage at a first input terminal of the general-purpose IC for generating a first reset signal, and generating a first reset signal. A general-purpose IC for generating a first reset signal uses a signal in which the delay time of the termination portion is determined by a first capacitor connected between a second input terminal and a ground terminal of the general-purpose IC for a power failure as a power outage warning signal. output, one end of the first resistor is connected to a power outage notice signal output terminal of a general-purpose IC for generating a first reset signal, and the other end is connected to a power supply terminal;
One end of the second resistor is a general-purpose I for generating the first reset signal.
The other end is connected to the output end of the power outage warning signal of C, and the other end is one end of the second capacitor and the general-purpose I for generating the second reset signal.
The second end of the second capacitor is connected to the first input terminal of C, and the other end of the second capacitor is connected to the ground terminal.
input to the first input terminal of a general-purpose IC for generating a reset signal, and terminated by a third capacitor connected between the second input terminal of the general-purpose IC for generating a second reset signal and the ground terminal. This circuit outputs a signal that determines the delay time of a portion as a reset signal from a general-purpose IC for generating a second reset signal.
【0005】[0005]
【作用】以上のような構成の制御回路における制御方式
では、停電時には、停電予告信号がリセット信号よりも
所定の時間だけ早い時刻に出力され、マイクロプロセッ
サが、停電予告信号を受けて、リセット信号が発生する
より以前に、電池等によって電源がバックアップされて
いる記憶領域に、処理中の情報を待避する。その後、リ
セット信号が出力されて制御回路の動作が停止する。こ
れ以後であれば、制御回路の動作不能な閾値以下に電源
電圧が下がっても何ら問題はない。電源電圧の回復時に
は、マイクロプロセッサが、記憶領域に待避されている
情報を用いて回復処理を行う。したがって、通常の電源
投入や停止時に良好な動作をすることはいうまでもなく
、ICカードリーダライタなどにあっては、入出力端子
への静電気放出や電源ライン上のノイズ等が原因で瞬停
が起きた場合でも、ICカードに悪影響をあたえること
なく正常動作が続行することが可能である。[Operation] In the control system of the control circuit configured as described above, in the event of a power outage, the power outage warning signal is outputted a predetermined time earlier than the reset signal, and the microprocessor receives the power outage warning signal and outputs the reset signal. Before this occurs, the information being processed is evacuated to a storage area whose power source is backed up by a battery or the like. Thereafter, a reset signal is output and the operation of the control circuit is stopped. After this, there will be no problem even if the power supply voltage drops below the threshold value at which the control circuit cannot operate. When the power supply voltage is restored, the microprocessor performs recovery processing using information saved in the storage area. Therefore, it goes without saying that it operates well when the power is turned on or stopped normally, but in the case of IC card readers/writers, etc., instantaneous power outages may occur due to static electricity being released to the input/output terminals or noise on the power line. Even if this occurs, normal operation can continue without adversely affecting the IC card.
【0006】[0006]
【実施例】以下、この発明の一実施例について、図面を
参照して詳細に説明する。図1(a)は、この発明のデ
ータ処理装置を適用したICカードリーダライタにおけ
る停電予告信号,リセット信号を発生する信号発生回路
を主体とした回路図であり、図1(b)は瞬停時におけ
る前記回路の動作を示すタイムチャートである。この信
号発生回路4は、制御回路内の電源回路から12Vの電
源(DC12V)と5Vの電源(Vcc)とが供給され
、抵抗R1,R2,R3,コンデンサC1からなる分圧
回路と、停電予告信号Aを出力するリセット信号生成用
の汎用IC1と、スイッチSWと、抵抗R5とコンデン
サC3からなる信号遅延回路と、リセット信号Bを出力
するリセット信号生成用の汎用IC2とからなる。12
V電源DC12Vから抵抗R1とコンデンサC1により
微小変動が除かれ、それが抵抗R2と抵抗3により分圧
されて被監視信号が生成される。12V電源DC12V
が所定の電圧(約10.1V)以下になると前記被監視
信号を受けてリセット信号生成用の汎用IC1は停電予
告信号Aを生成する。オープンコレクタ出力のリセット
信号生成用の汎用IC1を採用しているので、停電予告
信号Aは抵抗R4により5V電源Vccにプルアップさ
れてマイクロプロセッサ5等に伝えられる。停電予告信
号Aは、抵抗R5とコンデンサC3の時定数により定め
られる時間だけ信号遅延回路3で遅延される。遅延され
た停電予告信号Aを受けてリセット信号生成用の汎用I
C2はリセット信号Bを生成する。リセット信号Bはマ
イクロプロセッサ5や周辺LSI等に伝えられる。コン
デンサC2,C4は信号の終端部分のタイミング調整用
であり、それの容量は0.33μFである。信号遅延回
路3での遅延時間は8〜15mS程度に設定されており
、このとき、抵抗R5は22KΩ、コンデンサC3の容
量は0.33μFである。ここで、スイッチSWは外部
からのトリガ用に付加されたものであり、この発明に直
接の影響を与えるものではない。以上の説明のとおり、
この例の回路は2個の汎用ICを用いて安価で簡易に構
成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 1(a) is a circuit diagram mainly showing a signal generation circuit that generates a power outage warning signal and a reset signal in an IC card reader/writer to which the data processing device of the present invention is applied, and FIG. 3 is a time chart showing the operation of the circuit at different times. This signal generation circuit 4 is supplied with a 12V power (DC12V) and a 5V power (Vcc) from a power supply circuit in the control circuit, and has a voltage dividing circuit consisting of resistors R1, R2, R3, and a capacitor C1, and a power outage warning. It consists of a general-purpose IC1 for generating a reset signal that outputs a signal A, a signal delay circuit consisting of a switch SW, a resistor R5, and a capacitor C3, and a general-purpose IC2 for generating a reset signal that outputs a reset signal B. 12
Minute fluctuations are removed from the V power supply DC12V by a resistor R1 and a capacitor C1, and the voltage is divided by a resistor R2 and a resistor 3 to generate a monitored signal. 12V power supply DC12V
When the voltage becomes lower than a predetermined voltage (approximately 10.1 V), the general-purpose IC 1 for generating a reset signal generates a power outage warning signal A in response to the monitored signal. Since the general-purpose IC1 for generating a reset signal with an open collector output is employed, the power failure warning signal A is pulled up to the 5V power supply Vcc by the resistor R4 and transmitted to the microprocessor 5 and the like. The power outage warning signal A is delayed by the signal delay circuit 3 by a time determined by the time constant of the resistor R5 and the capacitor C3. General-purpose I for generating a reset signal in response to delayed power outage warning signal A
C2 generates a reset signal B. The reset signal B is transmitted to the microprocessor 5, peripheral LSI, etc. Capacitors C2 and C4 are used for timing adjustment at the end of the signal, and have a capacitance of 0.33 μF. The delay time in the signal delay circuit 3 is set to about 8 to 15 mS, and at this time, the resistor R5 is 22 KΩ and the capacitance of the capacitor C3 is 0.33 μF. Here, the switch SW is added for triggering from the outside, and does not directly affect the present invention. As explained above,
The circuit in this example is inexpensive and simply constructed using two general-purpose ICs.
【0007】この回路で生成される停電予告信号A,リ
セット信号Bを用いたICカードリーダライタの制御回
路の瞬停時における動作を説明すると、12V電源DC
12Vが10.1V以下になると、停電予告信号Aがリ
セット信号Bよりも8〜15mSだけ早い時刻に出力さ
れ、マイクロプロセッサ5が、停電予告信号Aを受けて
、待避処理プログラム6aを割り込み処理で実行して、
電池等によって電源がバックアップされている記憶領域
に、処理中の情報を待避する。待避には3mS程度の時
間を要する。その後、リセット信号Bが出力されてマイ
クロプロセッサ等の動作が停止する。さらに12V電源
DC12Vが下がると5V電源Vccも下がり、制御回
路全体の動作が停止する。12V電源DC12Vが回復
した時には、マイクロプロセッサ5が、回復処理プログ
ラム6aを実行して、バッテリーバックアップされてい
る記憶領域に待避されている情報を用いて回復処理を行
い、正常動作が続行される。最初の電源投入時にも回復
処理が行われることになるが、これは、セットアップ処
理等を行えば対処できる。The operation of the IC card reader/writer control circuit using the power outage warning signal A and reset signal B generated by this circuit at the time of a momentary power failure will be explained.
When 12V becomes 10.1V or lower, a power outage warning signal A is output 8 to 15 mS earlier than the reset signal B, and the microprocessor 5 receives the power outage warning signal A and executes the standby processing program 6a in interrupt processing. Run,
Information being processed is saved to a storage area whose power source is backed up by a battery or the like. Evacuation requires approximately 3 mS. Thereafter, a reset signal B is output and the operation of the microprocessor etc. is stopped. When the 12V power supply DC12V further decreases, the 5V power supply Vcc also decreases, and the operation of the entire control circuit stops. When the 12V power supply DC12V is restored, the microprocessor 5 executes the recovery processing program 6a to perform recovery processing using the information saved in the battery-backed storage area, and normal operation continues. Recovery processing will also be performed when the power is turned on for the first time, but this can be handled by performing setup processing or the like.
【0008】[0008]
【発明の効果】以上の説明のとおり、この発明にあって
は、入出力端子への静電気放出や電源ライン上のノイズ
等が原因で瞬停が起きた場合でも、ICカードに悪影響
をあたえることなく正常動作が続行されるので、ICカ
ードリーダライタの信頼性や操作性が向上するという効
果がある。[Effects of the Invention] As explained above, in this invention, even if a momentary power outage occurs due to electrostatic discharge to input/output terminals or noise on the power line, it will not adversely affect the IC card. Since the normal operation continues without interruption, the reliability and operability of the IC card reader/writer are improved.
【図1】この発明のデータ処理装置を適用したICカー
ドリーダライタにおける一実施例であって、特に停電予
告信号,リセット信号を発生することを主体とした信号
発生回路の回路図とタイムチャートである。FIG. 1 is an embodiment of an IC card reader/writer to which the data processing device of the present invention is applied, and shows a circuit diagram and time chart of a signal generation circuit mainly used to generate a power outage warning signal and a reset signal. be.
【図2】従来のICカードリーダライタの制御回路にお
けるリセット信号発生回路の回路図とタイムチャートで
ある。FIG. 2 is a circuit diagram and a time chart of a reset signal generation circuit in a conventional IC card reader/writer control circuit.
1,2,10 リセット信号生成用の汎用IC3
信号遅延回路4
信号発生回路5 マイ
クロプロセッサ6a 待避処理プロ
グラム6b 回復処理プログラムA
停電予告信号B,C
リセット信号
DC12V 12V電源
Vcc 5V電源
GND 接地電位1, 2, 10 General-purpose IC3 for generating reset signal
Signal delay circuit 4
Signal generation circuit 5 Microprocessor 6a Save processing program 6b Recovery processing program A
Power outage warning signal B, C
Reset signal DC12V 12V power supply Vcc 5V power supply GND Ground potential
Claims (1)
生回路を具備する制御回路により制御されるデータ処理
装置において、電源電圧が所定値以下になったことを検
出して検出信号を出力する検出回路を有し、電源供給の
停止時には、前記リセット信号発生回路が出力するリセ
ット信号よりも所定の時間だけ早く前記検出回路が前記
検出信号を出力し、前記検出信号を受けて前記マイクロ
プロセッサが、バックアップ用電源を持つ記憶領域に、
前記リセット信号が発生されるより以前に、処理中の情
報を待避し、前記所定の時間はこの処理中の情報を待避
させる処理時間より大きく設定され、前記電源電圧が回
復した時には、前記マイクロプロセッサが、前記記憶領
域に待避されている前記情報を用いて回復処理を行うこ
とを特徴とするデータ処理装置。Claim 1: A data processing device controlled by a control circuit including a microprocessor and a reset signal generation circuit, the data processing device comprising a detection circuit that detects that a power supply voltage has fallen below a predetermined value and outputs a detection signal. , when the power supply is stopped, the detection circuit outputs the detection signal a predetermined time earlier than the reset signal output by the reset signal generation circuit, and upon receiving the detection signal, the microprocessor turns on the backup power supply. In the storage area you have,
Before the reset signal is generated, the information being processed is saved, the predetermined time is set to be longer than the processing time for saving the information being processed, and when the power supply voltage is restored, the microprocessor A data processing apparatus characterized in that a recovery process is performed using the information saved in the storage area.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3152303A JPH04352018A (en) | 1991-05-29 | 1991-05-29 | Data processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3152303A JPH04352018A (en) | 1991-05-29 | 1991-05-29 | Data processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04352018A true JPH04352018A (en) | 1992-12-07 |
Family
ID=15537580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3152303A Withdrawn JPH04352018A (en) | 1991-05-29 | 1991-05-29 | Data processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04352018A (en) |
-
1991
- 1991-05-29 JP JP3152303A patent/JPH04352018A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5345583A (en) | Method and apparatus for momentarily interrupting power to a microprocessor to clear a fault state | |
JPH0630541B2 (en) | Operation stop and reset circuit device | |
JPH04352018A (en) | Data processor | |
US6861769B1 (en) | Apparatus and method for protection of an electronic circuit | |
JP2864911B2 (en) | Hot-swap method | |
JP2504502B2 (en) | Integrated circuit card | |
JPH0519911A (en) | Power supply circuit | |
JPS6310463B2 (en) | ||
JP2003016400A (en) | Power failure detecting device and card reader equipped with the same power failure detecting device | |
JPS6312013A (en) | Restarting system for data processor | |
JPH06103480B2 (en) | Blackout processor | |
TWM626658U (en) | Computer system | |
KR890003751B1 (en) | Reset data protect and autorestart circuits in system by microprocessor | |
JPS62259121A (en) | 1-chip cpu power supply device | |
JPH0720759Y2 (en) | Power supply circuit with power failure compensation malfunction prevention function | |
JP3604468B2 (en) | Power supply abnormality detection device and its detection method | |
JPH0253803B2 (en) | ||
JPH01245322A (en) | Power failure control circuit for microprocessor | |
JPH0363782A (en) | Ic card protector | |
JPH0581922B2 (en) | ||
JPS59227094A (en) | Electronic computer | |
JPS62157955A (en) | Memory protecting circuit | |
JPH0887431A (en) | Abnormality detecting device for central processing unit | |
JPS61114323A (en) | Processing method for abnormality of power supply of information processor | |
JPH04233645A (en) | Memory backup circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |