JPH04350627A - Electrooptical device - Google Patents
Electrooptical deviceInfo
- Publication number
- JPH04350627A JPH04350627A JP3152476A JP15247691A JPH04350627A JP H04350627 A JPH04350627 A JP H04350627A JP 3152476 A JP3152476 A JP 3152476A JP 15247691 A JP15247691 A JP 15247691A JP H04350627 A JPH04350627 A JP H04350627A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit
- substrate
- semiconductor substrate
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000011159 matrix material Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000013078 crystal Substances 0.000 claims abstract description 24
- 230000005669 field effect Effects 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 20
- 230000015654 memory Effects 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 230000003068 static effect Effects 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 30
- 239000011521 glass Substances 0.000 abstract description 15
- 230000002093 peripheral effect Effects 0.000 abstract description 11
- 230000008569 process Effects 0.000 abstract description 8
- 230000008901 benefit Effects 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 230000002441 reversible effect Effects 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 65
- 238000001816 cooling Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000110 cooling liquid Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 210000004460 N cell Anatomy 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 238000005090 crystal field Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001815 facial effect Effects 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000000382 optic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Abstract
Description
【０００１】0001
【発明の利用分野】本発明は、液晶等のその光学特性が
電圧、電流、周波数その他の電気的因子によって変調さ
れうる、いわゆる電気光学材料または電気光学素子を利
用した画像表示装置に関し、特に、各画素ごとにその画
素の制御のために、トランジスタ等の電気的素子が設け
られた表示装置に関する。FIELD OF THE INVENTION The present invention relates to an image display device using a so-called electro-optic material or an electro-optic element, such as a liquid crystal whose optical properties can be modulated by voltage, current, frequency or other electrical factors, and in particular: The present invention relates to a display device in which an electric element such as a transistor is provided for each pixel to control the pixel.
【０００２】0002
【従来の技術】現在の、フラット・パネル・ディスプレ
ー（平板型表示装置）において、液晶材料は欠かすこと
のできない材料である。液晶材料を平行平板型電極に挟
んで、電圧を印加すると、電圧に応じてその光学的特性
が変化し、光を透過したり、また遮断したりする効果が
あることは広く知られている。この現象を利用して、表
示装置が作製されている。BACKGROUND OF THE INVENTION Liquid crystal materials are indispensable materials in current flat panel displays. It is widely known that when a liquid crystal material is sandwiched between parallel plate electrodes and a voltage is applied, its optical properties change depending on the voltage, and it has the effect of transmitting or blocking light. Display devices are manufactured using this phenomenon.
【０００３】初期の液晶表示装置は、電卓の数字の表示
に用いられるような表示画素の数の小さいものであった
が、コンピュータのディスプレーやテレビとして液晶装
置を用いようとすると、より画素の数の大きなものが望
まれる。通常、そのような大規模な画素を制御するため
には、縦横に制御線をはりめぐらしたマトリクス構造が
使用される。もっとも簡単なマトリクス構造を用いた液
晶表示装置は、単純マトリクス構造と呼ばれる構造を有
する液晶表示装置である。これは、１枚のガラス基板上
に透明な材料でできた導電性の被膜状の細線を形成し、
それに対向してもう１枚の基板を配置し、この基板上に
も透明導電性の細線を形成し、両基板の細線を互いに直
行するように向かいあわせ、その間に液晶材料を注入し
たものである。そして、縦の１つの細線に電圧が印加さ
れると同時に、横の１つの細線に電圧が印加されると、
その交点の部分の液晶にのみ電圧が印加されることによ
って、その部分のみ選択的に画素を制御するということ
を原理とするものである。しかしながら、この単純マト
リクス方式では、意図しない部分の画素に、間接的に電
圧が印加され、液晶が反応してしまう、いわゆるクロス
トークという問題があった。[0003] Early liquid crystal display devices had a small number of display pixels, such as those used to display numbers on calculators, but when trying to use liquid crystal devices for computer displays and televisions, the number of pixels increased. A large one is desired. Normally, in order to control such large-scale pixels, a matrix structure in which control lines are arranged vertically and horizontally is used. A liquid crystal display device using the simplest matrix structure is a liquid crystal display device having a structure called a simple matrix structure. This involves forming thin wires in the form of a conductive film made of a transparent material on a single glass substrate.
Another substrate is placed opposite to it, transparent conductive thin wires are formed on this substrate as well, the thin wires on both substrates are faced perpendicularly to each other, and a liquid crystal material is injected between them. . Then, when a voltage is applied to one vertical thin wire and a voltage is applied to one horizontal thin wire at the same time,
The principle is that by applying a voltage only to the liquid crystal at the intersection, pixels are selectively controlled only at that area. However, this simple matrix method has the problem of so-called crosstalk, in which voltage is indirectly applied to pixels in unintended areas, causing the liquid crystal to react.
【０００４】この困難を克服する目的で考案されたのが
、アクティブマトリクスという方式であった。これは、
１枚のガラス基板上に縦横に張り巡らしたマトリクス線
の各交点に画素を制御するための電極を設け、さらにそ
の電極に供給される電圧を制御するために薄膜トランジ
スタ等のアクティブ素子を設けたものである。これによ
って、クロストークは解消された。[0004] A system called active matrix was devised to overcome this difficulty. this is,
Electrodes for controlling pixels are provided at each intersection of matrix lines stretched vertically and horizontally on a single glass substrate, and active elements such as thin film transistors are provided to control the voltage supplied to the electrodes. It is. This eliminated crosstalk.
【０００５】アクティブマトリクス型の液晶表示装置は
画質が鮮明で濃淡の制御、すなわち、階調表示も可能で
あるため、カラーテレビに用いることができる。[0005] Active matrix type liquid crystal display devices can be used for color televisions because they have clear image quality and are capable of controlling gradation, that is, displaying gradations.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、従来、
アクティブマトリクスはガラス基板の上に形成された薄
膜トランジスタを用いていたために、素子のばらつきが
大きく、信頼性のないものであった。また、歩留りも低
く、価格も高価であった。本発明はこのような欠点を抱
えるアクティブマトリクス型液晶表示装置の信頼性と歩
留りを高め、より低価格なアクティブマトリクス型液晶
表示装置あるいはその他の電気光学装置を提案すること
を目的とする。[Problem to be solved by the invention] However, conventionally,
Since the active matrix used thin film transistors formed on a glass substrate, it had large variations in elements and was unreliable. Furthermore, the yield was low and the price was high. It is an object of the present invention to improve the reliability and yield of active matrix liquid crystal display devices having such drawbacks, and to propose lower-cost active matrix liquid crystal display devices or other electro-optical devices.
【０００７】[0007]
【問題を解決するための手段】本発明の液晶表示装置の
アクティブマトリクスは、図１に概念的に示されるよう
に、集積回路のように単結晶半導体基板上に形成されて
いる。図１において１０１は半導体基板、１０２は液晶
アクティブマトリクス領域、１０３はマトリクスの周辺
回路、１０４はその他の回路、例えばチューナーや画像
処理回路を示している。半導体基板上に素子を形成する
場合においては、従来のように、ガラス等の材料の上に
素子を形成する場合に比べて以下のような利点がある。Means for Solving the Problems The active matrix of the liquid crystal display device of the present invention, as conceptually shown in FIG. 1, is formed on a single crystal semiconductor substrate like an integrated circuit. In FIG. 1, 101 is a semiconductor substrate, 102 is a liquid crystal active matrix region, 103 is a peripheral circuit of the matrix, and 104 is other circuits such as a tuner and an image processing circuit. When forming an element on a semiconductor substrate, there are the following advantages compared to the conventional case where the element is formed on a material such as glass.
【０００８】まず、素子の形成プロセスが半導体集積回
路作製のプロセスをそのまま援用できることである。例
えば、ガラス材料を基板とする場合においては、基板の
不可逆的な縮み、反り等を避けるために基板温度を７０
０度Ｃ以下にしなければならなかった。このような縮み
や反りは、ガラス材料のようなアモルファス材料が熱処
理によって極めて微小なサイズではあるが、秩序化する
ために生じるものと考えられる。これに対し、単結晶半
導体基板はそもそも、そのようなアモルファス成分は著
しく小さいため、熱処理によって、物理的な熱膨張は起
こるが、それは可逆的である。したがって、そのプロセ
ス温度を１０００度Ｃ以上、最高で１３００度Ｃ程度の
高温まで上げることが可能である。First, the element formation process can be directly applied to the semiconductor integrated circuit manufacturing process. For example, when using a glass material as a substrate, the substrate temperature should be kept at 70°C to avoid irreversible shrinkage or warping of the substrate.
The temperature had to be below 0 degrees Celsius. It is thought that such shrinkage and warping occur because an amorphous material such as a glass material is ordered by heat treatment, although the size is extremely small. On the other hand, since such an amorphous component is extremely small in a single crystal semiconductor substrate to begin with, physical thermal expansion occurs due to heat treatment, but this is reversible. Therefore, it is possible to raise the process temperature to a high temperature of 1,000 degrees C or more, up to about 1,300 degrees C.
【０００９】次に半導体基板上にアクティブマトリクス
を形成した場合には、アクティブ素子として、特性の優
れた単結晶の電界効果型トランジスタを使用できる。一
方、ガラス等の基板等の上に形成した場合には、先の温
度の制約もあって、使用できるアクティブ素子はアモル
ファスあるいは多結晶の半導体を使用した薄膜トランジ
スタであり、その動作速度は、前記の単結晶トランジス
タに比して、数分の１以下、通常は１０分の１以下であ
る。さらに、その製造歩留り、ばらつきを比較すれば、
単結晶トランジスタの歩留りは、薄膜トランジスタのも
のに比べてはるかに高く、ばらつきは極めて少ない。Next, when an active matrix is formed on a semiconductor substrate, a single crystal field effect transistor with excellent characteristics can be used as an active element. On the other hand, when it is formed on a substrate such as glass, the active element that can be used is a thin film transistor using an amorphous or polycrystalline semiconductor, due to the above-mentioned temperature restriction, and its operating speed is as low as the above-mentioned. Compared to a single-crystal transistor, it is less than a fraction, usually less than one-tenth. Furthermore, if we compare the manufacturing yield and variation,
The yield of single-crystal transistors is much higher than that of thin-film transistors, and there is very little variation.
【００１０】第３に周辺回路に関する優位性がある。従
来の液晶素子では、アクティブ素子を制御する周辺回路
は通常、半導体集積回路のチップをアクティブマトリク
スの形成されているガラス基板上にはりつけ、アクティ
ブマトリクスの配線一本一本を前記集積回路上に設けら
れた端子と接続する作業が必要とされていた。マトリク
スの配線間隔は、総線数が５００本とした場合に、デイ
スプレーの辺の長さが１０ｃｍであれば、２００μｍで
あるが、辺の長さが２ｃｍであれば、４０μｍが要求さ
れる。また、マトリクスの線の数を増やせばより精細な
画像が得られることは明らかであるが、例えばハイビジ
ョンでは、現在の一般のテレビの走査線の倍の走査線が
必要とされる。したがって、例えば、１０μｍピッチの
配線が要求される場合も考えられる。このような場合に
は、もはや、機械的な手法を利用した、いわゆるＴＡＢ
という方法はもはや不可能であり、たとえそのような過
酷な条件が要求されないにしても、機械的な処理が施さ
れる場合には、そのためにアクティブ素子に例えば静電
気による破壊等が引き起こされ、歩留りの低下を招く危
険性をはらんでいる。Third, there is an advantage regarding peripheral circuits. In conventional liquid crystal devices, the peripheral circuitry that controls the active elements is usually done by attaching a semiconductor integrated circuit chip onto a glass substrate on which an active matrix is formed, and placing each active matrix wiring on the integrated circuit. Work was required to connect the installed terminals. If the total number of lines is 500, the matrix wiring spacing is 200 μm if the side length of the display is 10 cm, but if the side length is 2 cm, it is required to be 40 μm. . Furthermore, it is clear that a finer image can be obtained by increasing the number of lines in the matrix, but for example, high-definition requires twice as many scanning lines as the scanning lines of current general televisions. Therefore, for example, there may be a case where wiring with a pitch of 10 μm is required. In such cases, it is no longer possible to use mechanical methods, so-called TAB.
This method is no longer possible, and even if such harsh conditions are not required, if mechanical processing is applied, it may cause damage to the active elements, for example due to static electricity, and reduce yield. There is a risk of causing a decline in
【００１１】これを避けるために、周辺回路もマトリク
スのアクティブ素子と同様に薄膜材料を用いて構成する
ことが考えられているが、所詮、薄膜材料であるためそ
の特性には限度がある。具体的には、シリコンを半導体
として使用する場合には、単結晶シリコンの電子移動度
１３５０ｃｍ２ ／Ｖｓに対して、もっとも良質な多結
晶珪素で３００ｃｍ２ ／Ｖｓ程度であり、しかも、そ
の再現性は著しく悪い。In order to avoid this, it has been considered to construct the peripheral circuit using a thin film material in the same way as the active elements of the matrix, but since it is a thin film material after all, its characteristics are limited. Specifically, when silicon is used as a semiconductor, the electron mobility of single-crystal silicon is 1350 cm2 /Vs, whereas the highest quality polycrystalline silicon has an electron mobility of about 300 cm2 /Vs, and the reproducibility is extremely low. bad.
【００１２】これに対し、単結晶半導体基板上にアクテ
ィブマトリクスを形成した場合には、同時に周辺回路も
同じ基板上に形成することも可能であり、先のＴＡＢ等
の実装技術は不要である。さらに、形成される周辺回路
は、特性の優れた単結晶半導体の集積回路であり、低消
費電力のＣＭＯＳ型の回路を組むことも、また、高速で
大電流の制御性に優れたバイポーラ型の回路を組むこと
も、あるいは両者の長所を取り入れた、いわゆるＢｉＣ
ＭＯＳ型の回路を組むことも、使用者の目的に応じて自
由にできる。本発明はこれによって、例えばワン・ウェ
ファー・コンピュータやワン・ウェファー・テレビを作
製することも可能である。On the other hand, when an active matrix is formed on a single crystal semiconductor substrate, peripheral circuits can also be formed on the same substrate at the same time, and the above-mentioned mounting technology such as TAB is not necessary. Furthermore, the peripheral circuits to be formed are single-crystal semiconductor integrated circuits with excellent characteristics, and it is possible to construct CMOS type circuits with low power consumption, or bipolar type circuits with high speed and excellent controllability of large currents. It is also possible to build a circuit or create a so-called BiC that incorporates the advantages of both.
A MOS type circuit can also be assembled freely depending on the user's purpose. With this invention, it is also possible to create, for example, a one-wafer computer or a one-wafer television.
【００１３】加えて、液晶のマトリクス領域において、
液晶駆動のためのアクティブ素子の集積密度は極めて低
い。例えば、対角線の長さが２インチの小型モニター用
テレビでは、液晶セル（画素の１単位）の面積は６０μ
ｍ×６０μｍ程度である。このような広い面積の中に液
晶駆動のためのトランジスタは１〜数個設けられるだけ
であり、実際、そのために使用される面積は１０μｍ×
１０μｍもあれば十分である。したがって、残りの広い
面積を何も使用しないで放置することは得策ではないの
で、この部分にも素子を設けて、面積の有効的な活用を
図ってもよい。具体的には、ダイナミック・ランダム・
アクセス・メモリー（ＤＲＡＭ）やスタティック・ラン
ダム・アクセス・メモリー（ＳＲＡＭ）、書き込み可能
不揮発性メモリー（ＥＰＲＯＭ）等のメモリー素子を形
成するために使用できる。これらのメモリーは液晶装置
と同様にマトリクス構造を必要とするので液晶マトリク
スを形成するのと同時に、これらのメモリー素子のマト
リクスも形成できる。したがって、これらの素子の形成
は、液晶用アクティブ素子の形成と同時進行で形成でき
る利点がある。In addition, in the liquid crystal matrix region,
The integration density of active elements for driving liquid crystals is extremely low. For example, in a small monitor TV with a diagonal length of 2 inches, the area of the liquid crystal cell (one unit of pixel) is 60μ.
The size is approximately m×60 μm. Only one to a few transistors for driving the liquid crystal are provided in such a large area, and in fact, the area used for this purpose is 10 μm ×
A thickness of 10 μm is sufficient. Therefore, since it is not a good idea to leave the remaining large area unused, elements may be provided in this area as well to make effective use of the area. Specifically, dynamic random
It can be used to form memory devices such as access memory (DRAM), static random access memory (SRAM), and programmable non-volatile memory (EPROM). Since these memories require a matrix structure like liquid crystal devices, the matrix of these memory elements can be formed at the same time as the liquid crystal matrix is formed. Therefore, there is an advantage that these elements can be formed simultaneously with the formation of active elements for liquid crystal.
【００１４】図４（Ｂ）には、２０ｍｍ×１５ｍｍの単
結晶半導体基板４０１上にアクティブマットリクスを形
成した装置において、マトリックス部分４０２に２つの
メモリー領域４０４ａと４０４ｂを組み込んだ例の概念
図を示す。液晶表示部分の面積は１４ｍｍ×９ｍｍであ
る。メモリーはマトリクスの外部に配置された周辺回路
４０５ａ〜ｄによって駆動される。さらに、液晶装置お
よびメモリーはマイクロ・プロセッサー・ユニット（Ｍ
ＰＵ）４０６ａ、４０６ｂによってコントロールされる
。FIG. 4B shows a conceptual diagram of an example in which two memory regions 404a and 404b are incorporated in the matrix portion 402 in a device in which an active matrix is formed on a 20 mm×15 mm single crystal semiconductor substrate 401. show. The area of the liquid crystal display portion is 14 mm x 9 mm. The memories are driven by peripheral circuits 405a-d located outside the matrix. In addition, the liquid crystal device and memory are provided by a microprocessor unit (M
PU) 406a, 406b.
【００１５】図４の例では、液晶マトリクスは４２×７
５ドット、メモリーは４ｋ×２の容量がある。液晶のマ
トリクスの線幅は約１５μｍであるが、メモリーのマト
リクスの線幅は３μｍとした。また、電界トランジスタ
の設計ルールは、液晶マトリクス、メモリー領域とも３
μｍを採用した。設計ルールは３μｍとした。メモリー
は完全ＣＭＯＳ型と称され、１つのセルの中に４個のＮ
ＭＯＳと２個のＰＭＯＳを有するＳＲＡＭである。この
設計ルールのままで、さらにメモリーの集積度を上げる
ことは十分可能であり、少なくともこの例の３０倍の容
量にすることが可能である。また、現在の通常の半導体
の設計ルールである１μｍ、あるいはそれ以下の設計ル
ールを採用すればよりメモリーの集積度が上がることは
明らかである。例えば、０．８μｍの設計ルールを採用
すれば、２５６ｋ×２の容量が可能である。このような
規模のメモリーは、液晶表示装置一体型のコンピュータ
の内部記憶装置として用いることや、映像を記憶する装
置として用いることが可能である。In the example of FIG. 4, the liquid crystal matrix is 42×7
It has 5 dots and a memory capacity of 4k x 2. The line width of the liquid crystal matrix was approximately 15 μm, while the line width of the memory matrix was 3 μm. In addition, the design rules for field transistors are 3 for both the liquid crystal matrix and memory area.
μm was adopted. The design rule was 3 μm. The memory is called a complete CMOS type, with 4 N cells in one cell.
It is an SRAM that has a MOS and two PMOS. It is quite possible to further increase the memory density using this design rule, and it is possible to increase the capacity to at least 30 times that of this example. Furthermore, it is clear that the degree of memory integration can be further increased by adopting a design rule of 1 μm, which is the current standard semiconductor design rule, or less. For example, if a design rule of 0.8 μm is adopted, a capacity of 256k×2 is possible. A memory of this scale can be used as an internal storage device of a computer with an integrated liquid crystal display device, or as a device for storing images.
【００１６】一方、この例では液晶の画素の大きさは１
８０μｍ×２００μｍと小型ディスプレーにしては大き
めである。より画素を小さくして、例えば、４０μｍ×
５０μｍとすれば、１５０×３００ドットを達成できる
。もちろん、そのことは技術的に困難なことではない。
加えて本発明においては、装置の透光性は必要とされな
いので、１つの画素の面積は、理論的には、１つのアク
ティブ素子の面積にまで削減することができる。したが
って、通常のテレビ画面と同様６４０×４８０ドットを
達成することも容易である。この場合、１つの画素の面
積は２２μｍ×１８μｍとなる。図４（Ａ）は、図４（
Ｂ）に示される半導体チップをセラミクス・パッケージ
４１０に封入した様子を示す。図中の４１１は液晶表示
装置の表示面の露出した画面で、４１２は接続用ピンで
ある。On the other hand, in this example, the size of the liquid crystal pixel is 1
At 80 μm x 200 μm, it is rather large for a small display. Make the pixels smaller, for example, 40μm×
If it is 50 μm, 150×300 dots can be achieved. Of course, this is not technically difficult. Additionally, in the present invention, the device does not need to be translucent, so the area of one pixel can theoretically be reduced to the area of one active element. Therefore, it is easy to achieve 640×480 dots like a normal television screen. In this case, the area of one pixel is 22 μm×18 μm. Figure 4(A) is
A state in which the semiconductor chip shown in B) is encapsulated in a ceramic package 410 is shown. In the figure, 411 is an exposed screen of the liquid crystal display device, and 412 is a connection pin.
【００１７】以上のような利点から、単結晶半導体基板
を利用することは望ましいことである。図３には、単結
晶半導体上に形成した、本発明を実施するための液晶装
置の断面を示す。図３（Ａ）において、単結晶珪素等の
半導体基板３０１上に、従来の集積回路作製技術を用い
て、素子分離のためのフィールド絶縁物３０２とゲイト
電極３０３、ソースあるいはドレインとなる不純物領域
３０４が形成される。さらに層間絶縁物上に、導電性配
線３０５と３０６が形成され、不純物領域に接続される
。配線３０６は液晶用の電極として機能する。これらを
形成するための技術は通常の集積回路作製技術で用いら
れる技術である。さらに、透明な導電性被膜３０８によ
って電極の形成された透明な基板３０９が特定の間隔で
、前記半導体基板に対向させられ、その間に液晶の層３
０７が形成される。[0017] Due to the above advantages, it is desirable to use a single crystal semiconductor substrate. FIG. 3 shows a cross section of a liquid crystal device formed on a single crystal semiconductor for implementing the present invention. In FIG. 3A, a field insulator 302 for element isolation, a gate electrode 303, and an impurity region 304 to become a source or drain are formed on a semiconductor substrate 301 made of single crystal silicon or the like using conventional integrated circuit manufacturing technology. is formed. Further, conductive wirings 305 and 306 are formed on the interlayer insulator and connected to the impurity region. The wiring 306 functions as an electrode for liquid crystal. The techniques for forming these are those used in conventional integrated circuit fabrication techniques. Furthermore, a transparent substrate 309 on which electrodes are formed by a transparent conductive film 308 is placed opposite to the semiconductor substrate at a specific interval, and a liquid crystal layer 3
07 is formed.
【００１８】液晶材料としては、分散型液晶（ポリマー
液晶とも言われる）やツイステッド・ネマティック（Ｔ
Ｎ）液晶、スーパー・ツイステッド・ネマティック（Ｓ
ＴＮ）液晶、強誘電性液晶等が適している。特に、分散
型液晶は、配向処理や偏光板が不要であり、また、分散
型液晶は、電圧が印加されていないときには、入射光を
乱反射し、電圧が印加された状態ではいかなる角度の入
射光に対しても、透光性を有している。すなわち視野角
が大きい。このため、また、分散型液晶の透光性は印加
する電圧によってなだらかに変化するため、微妙な階調
表示を得るのに適している。液晶材料として分散型液晶
を用いた場合には、液晶を挟む基板の間隔は１〜１０μ
ｍ程度とすればよい。Liquid crystal materials include dispersed liquid crystal (also called polymer liquid crystal) and twisted nematic (T
N) Liquid crystal, super twisted nematic (S
(TN) liquid crystal, ferroelectric liquid crystal, etc. are suitable. In particular, dispersed liquid crystals do not require alignment treatment or polarizing plates, and dispersed liquid crystals reflect incident light diffusely when no voltage is applied; It also has translucency. In other words, the viewing angle is large. For this reason, and since the light transmittance of the dispersed liquid crystal changes smoothly depending on the applied voltage, it is suitable for obtaining delicate gradation display. When a dispersed liquid crystal is used as the liquid crystal material, the distance between the substrates sandwiching the liquid crystal is 1 to 10μ.
It may be about m.
【００１９】もちろん、従来よく用いられていたツイス
テッド・ネマティック（ＴＮ）液晶やスーパー・ツイス
ティッド・ネマティック（ＳＴＮ）液晶、あるいは強誘
電性液晶も用いることは可能である。しかしながら、Ｔ
Ｎ液晶もしくはＳＴＮ液晶を用いるのであれば、基板の
間隔を約１０μｍ程度とし、電極３０６と３０８に配向
膜をラビング処理して形成する必要がある。Of course, it is also possible to use twisted nematic (TN) liquid crystal, super twisted nematic (STN) liquid crystal, or ferroelectric liquid crystal, which have been commonly used in the past. However, T
If N liquid crystal or STN liquid crystal is used, it is necessary to set the spacing between the substrates to about 10 μm and form an alignment film on the electrodes 306 and 308 by rubbing.
【００２０】また、強誘電性液晶を用いる場合には、基
板の間隔を１．５〜３．５μｍ、例えば２．３μｍとし
、一方の電極のみに配向膜を設けて、ラビング処理を施
せばよい。さらに、ＴＮ液晶、ＳＴＮ液晶、強誘電性液
晶のいずれにも偏光板が必要である。したがって、液晶
材料としてこれらの材料を用いる場合には、図３で示さ
れている構造に加えて、配向膜と偏光板が必要となる。[0020] When using ferroelectric liquid crystal, the spacing between the substrates may be set to 1.5 to 3.5 μm, for example, 2.3 μm, an alignment film may be provided on only one electrode, and rubbing treatment may be performed. . Furthermore, a polarizing plate is required for all of TN liquid crystal, STN liquid crystal, and ferroelectric liquid crystal. Therefore, when using these materials as a liquid crystal material, an alignment film and a polarizing plate are required in addition to the structure shown in FIG. 3.
【００２１】図３（Ｂ）には、単結晶半導体上に形成し
た、本発明を実施するための液晶装置の別の例を示す。
この構造は図３（Ａ）とよく似ているが、別に導電性被
膜３６０によって、その被膜と基板間に電荷を蓄えるキ
ャパシターが形成されている点が異なっている。このよ
うな構造は、半導体集積回路のダイナミック・ランダム
・アクセス・メモリー（ＤＲＡＭ）によく使用されるも
のである。すなわち、このキャパシタは液晶にたいする
電極３５６と並列に挿入されている。FIG. 3B shows another example of a liquid crystal device formed on a single crystal semiconductor for implementing the present invention. This structure is very similar to that shown in FIG. 3A, except that a conductive film 360 forms a capacitor for storing charge between the film and the substrate. Such a structure is often used in dynamic random access memory (DRAM) of semiconductor integrated circuits. That is, this capacitor is inserted in parallel with the electrode 356 for the liquid crystal.
【００２２】このようなキャパシタを設けることによっ
て、装置の特性を検査することが可能である。すなわち
、電極３５６を取りつけない状態（したがって、液晶も
対向電極もない状態）においても、該装置はＤＲＡＭと
して機能する。この状態で、導電性被膜３６０を接地し
、導電性配線３５５を電源につないだ状態で、いずれか
のゲイト電極に信号を印加する。もし、この電界効果型
トランジスタが正常であれば、前記導電性被膜３６０と
半導体基板３５１の間に電荷が蓄積される。次に、導電
性配線３５５を電源からはずし、ゲイト電極に信号を印
加すると、蓄積された電荷が放電される。このときに放
出される電荷の量、あるいは発生する電気パルスの幅等
を調べることによって、電界効果トランジスタの特性を
チェックすることができる。あまりに不良が多い場合に
は、電極３５６や液晶層を形成する前に回収し、欠陥部
分の修復をすることができる。もちろん、このようなキ
ャパシタは、液晶装置が完成した場合においても、キャ
パシタとして残り、機能するのであるから、液晶装置が
動作する上で障害とならないようにしなければならない
。例えば、キャパシタの容量が大きすぎると、実際の液
晶装置を駆動する際の速度の低下と消費電流の増大をも
たらす。また、キャパシタの絶縁膜の絶縁特性が良くな
いと、液晶の電極、すなわち、電極３５６と３５８の間
の電荷がリークすることとなる。キャパシタを形成する
にあたっては、その特性に十分な注意を払う必要がある
。By providing such a capacitor, it is possible to test the characteristics of the device. That is, even when the electrode 356 is not attached (therefore, there is no liquid crystal or counter electrode), the device functions as a DRAM. In this state, with the conductive film 360 grounded and the conductive wiring 355 connected to a power source, a signal is applied to one of the gate electrodes. If this field effect transistor is normal, charges will be accumulated between the conductive film 360 and the semiconductor substrate 351. Next, when the conductive wiring 355 is disconnected from the power source and a signal is applied to the gate electrode, the accumulated charge is discharged. By examining the amount of charge released at this time, the width of the electric pulse generated, etc., the characteristics of the field effect transistor can be checked. If there are too many defects, it is possible to collect them and repair the defective portions before forming the electrodes 356 and the liquid crystal layer. Of course, even when the liquid crystal device is completed, such a capacitor remains and functions as a capacitor, so it must be ensured that it does not interfere with the operation of the liquid crystal device. For example, if the capacitance of the capacitor is too large, the actual driving speed of the liquid crystal device will decrease and the current consumption will increase. Furthermore, if the insulating properties of the insulating film of the capacitor are not good, the charge between the liquid crystal electrodes, that is, the electrodes 356 and 358 will leak. When forming a capacitor, it is necessary to pay sufficient attention to its characteristics.
【００２３】さらに、図３（Ｂ）では、電極３５６上に
、例えば窒化珪素や酸化珪素、リンガラスやボロンガラ
ス、リンボロンガラスで形成された保護膜３６１が設け
られた場合を示している。これらの被膜は絶縁性であり
、なおかつ、異元素の侵入から内部の素子を保護する必
要がある。一般に液晶材料は、電圧の印加によって、一
部電気分解を起こすことが知られている。これを避ける
ために、液晶に印加する電圧の極性をひんぱんに反転さ
せ、一定の極性の電圧が長時間かからないような動作を
おこなうが、電極にこのような絶縁性の被膜が形成され
ている場合には、液晶材料の電気分解の程度は著しく抑
えられる。Furthermore, FIG. 3B shows a case in which a protective film 361 made of silicon nitride, silicon oxide, phosphorus glass, boron glass, or phosphorus boron glass is provided on the electrode 356. These coatings need to be insulative and protect the internal elements from the intrusion of foreign elements. It is generally known that liquid crystal materials partially undergo electrolysis when voltage is applied. In order to avoid this, the polarity of the voltage applied to the liquid crystal is frequently reversed, and the operation is performed so that the voltage of a certain polarity is not applied for a long time. However, if such an insulating film is formed on the electrodes, In this case, the degree of electrolysis of the liquid crystal material is significantly suppressed.
【００２４】このような、表示装置は主として反射型の
フラット・パネル・ディスプレーとして使用されるので
あるが、図２に示すように、このような表示装置の小さ
なものを用いて、いわゆる投影型（プロジェクション型
）テレビを作製することも可能である。図２に示される
ように、投影の目的のための光源２０１、反射型の液晶
表示装置２０２、その裏面を冷却するための冷却用液体
２０５を流すための冷却装置２０３と映像を投影するた
めのスクリーン２０４が設けられている。光源２０１か
ら液晶装置２０２に照射された光は、液晶装置の画像の
通りに正常に反射されたり、乱反射されたり、あるいは
吸収されたりして、結果としてスクリーン２０４上に液
晶装置２０２の画像が得られる。カラー映像を得んとす
る場合には光源と液晶装置を３組用意して、光源を光の
三原色とすればよい。Such a display device is mainly used as a reflective flat panel display, but as shown in FIG. It is also possible to create a projection type television. As shown in FIG. 2, there is a light source 201 for the purpose of projection, a reflective liquid crystal display device 202, a cooling device 203 for flowing a cooling liquid 205 for cooling the back surface of the display device, and a cooling device 203 for flowing a cooling liquid 205 for cooling the back surface of the display device. A screen 204 is provided. The light irradiated from the light source 201 to the liquid crystal device 202 is reflected normally, diffusely reflected, or absorbed according to the image of the liquid crystal device, and as a result, an image of the liquid crystal device 202 is obtained on the screen 204. It will be done. If you want to obtain a color image, you can prepare three sets of light sources and liquid crystal devices, and use the three primary colors of light as the light sources.
【００２５】一方、このようなプロジェクション型テレ
ビでは発生する熱を除去することが重要である。液晶装
置の裏面には冷却装置が設けられ、光源からの光の照射
によって発生した熱を取り去るよう機能する。空冷式の
冷却装置をこの冷却装置に併用してもよい。例えば、液
晶装置の裏面では液冷式の冷却装置によって冷却をおこ
ない、液晶装置の表面では強制空冷方式の冷却をおこな
うことによって、より効果的に冷却をおこなうことが可
能である。On the other hand, in such a projection type television, it is important to remove the generated heat. A cooling device is provided on the back side of the liquid crystal device, and functions to remove heat generated by irradiation with light from a light source. An air-cooled type cooling device may be used in combination with this cooling device. For example, more effective cooling can be achieved by cooling the back side of the liquid crystal device using a liquid cooling type cooling device and cooling the front side of the liquid crystal device using a forced air cooling type.
【００２６】また、通常のフラット・パネル・ディスプ
レーとして使用する場合においても、半導体基板上にエ
レクトロ・ルミネッセンス発光素子や発光ダイオード、
レーザーダイオード等の発光素子を組み込んで、その発
光をバックライトとして用いれば、より見やすい画面が
得られる。以下に実施例を示し、さらに詳細に本発明を
説明する。[0026] Also, when used as a normal flat panel display, electroluminescence light emitting elements, light emitting diodes,
By incorporating a light-emitting element such as a laser diode and using the emitted light as a backlight, a screen that is easier to see can be obtained. EXAMPLES The present invention will be explained in more detail by way of Examples below.
【００２７】[0027]
〔実施例１〕本実施例のプロセスは図５に示される。ま
ず、Ｐ型の４インチ単結晶シリコン基板上に、公知のＬ
ＯＣＯＳ形成技術によって図５（Ａ）に示されるように
５０１ａ〜ｄ以外の部分を除き、厚さ約８００ｎｍの酸
化珪素被膜５０２を形成した。このとき、ホウソを選択
的にイオン注入法によって基板に導入し、チャネルッス
トッパーを形成してもよい。このとき領域５０１ａ〜ｄ
は露出されている。[Example 1] The process of this example is shown in FIG. First, a known L
As shown in FIG. 5A, a silicon oxide film 502 having a thickness of approximately 800 nm was formed using the OCOS formation technique except for portions 501a to 501d. At this time, borium may be selectively introduced into the substrate by ion implantation to form a channel stopper. At this time, areas 501a to 501d
is exposed.
【００２８】ついで、乾式熱酸化法によって、領域５０
１ａ〜ｄの表面に厚さ３０ｎｍの酸化珪素膜を形成した
。そして、公知の減圧ＣＶＤ法によって厚さ３００ｎｍ
の多結晶珪素膜と、やはり公知のプラズマＣＶＤ法によ
って、厚さ５００ｎｍのタングステン膜が形成された。
多結晶珪素膜は導電性を良くするために、１０２１／ｃ
ｍ−３程度の濃度のリンが添加されている。タングステ
ン膜のかわりに、タングステンシリサイド膜やモリブテ
ン膜、あるいはモリブテンシリサイド膜を用いてもよい
。[0028] Then, by dry thermal oxidation method, the region 50
A silicon oxide film with a thickness of 30 nm was formed on the surfaces of 1a to 1d. Then, the thickness was reduced to 300 nm using a known low pressure CVD method.
A tungsten film with a thickness of 500 nm was formed using the polycrystalline silicon film and the well-known plasma CVD method. The polycrystalline silicon film is made of 1021/c to improve conductivity.
Phosphorus is added at a concentration of about m-3. A tungsten silicide film, a molybdenum film, or a molybdenum silicide film may be used instead of the tungsten film.
【００２９】また、本実施例では、酸化珪素膜と多結晶
珪素膜、タングステン膜は、被膜形成時に基板を外気に
さらすことなく、連続的に形成された。すなわち、乾式
酸化槽と減圧ＣＶＤ装置とプラズマＣＶＤ装置を用意し
、これらの間に予備室を設けた。そして、それぞれの装
置において反応が終了すると、装置と隣接する予備室を
適切な真空度まで排気し、基板を予備室に移送する。
そして、次の反応装置を真空排気し、予備室から次の反
応装置へ基板を移送し、反応をおこなった。Furthermore, in this example, the silicon oxide film, polycrystalline silicon film, and tungsten film were formed continuously without exposing the substrate to the outside air during film formation. That is, a dry oxidation tank, a low pressure CVD device, and a plasma CVD device were prepared, and a preliminary chamber was provided between them. When the reaction is completed in each device, the preliminary chamber adjacent to the device is evacuated to an appropriate degree of vacuum, and the substrate is transferred to the preliminary chamber. Then, the next reactor was evacuated, the substrate was transferred from the preliminary chamber to the next reactor, and a reaction was performed.
【００３０】このように、真空を解除することなく酸化
珪素膜、多結晶珪素膜、タングステン膜の成膜を連続的
におこなうことによって、膜の界面における密着性を良
好にすることができた。In this way, by successively forming the silicon oxide film, polycrystalline silicon film, and tungsten film without releasing the vacuum, it was possible to improve the adhesion at the interface of the films.
【００３１】次に、公知のフォトリソグラフィー法によ
って、図５（Ｂ）に示すように、タングステン膜および
多結晶膜をエッチングし、多結晶珪素／タングステン積
層膜の配線５０３ａ、５０３ｂおよびゲイト電極５０４
ａ〜ｄを形成した。配線５０３の代表的な幅は１０μｍ
であった。また、ゲイト電極５０４の代表的な幅は５μ
ｍであった。Next, as shown in FIG. 5B, the tungsten film and the polycrystalline film are etched by a known photolithography method, and the wirings 503a, 503b and the gate electrode 504 of the polycrystalline silicon/tungsten laminated film are etched.
A to D were formed. The typical width of the wiring 503 is 10 μm
Met. Further, the typical width of the gate electrode 504 is 5 μm.
It was m.
【００３２】さらに、イオン注入法によって、いわゆる
セルフアライン的に、砒素イオンを１０１６／ｃｍ−２
だけ打ち込み、公知の熱アニールによって、ソース領域
５０５ａ〜ｄ、およびドレイン領域５０６ａ〜ｄを形成
した。Furthermore, by the ion implantation method, arsenic ions were implanted at 1016/cm-2 in a so-called self-aligned manner.
Source regions 505a to 505d and drain regions 506a to 506d were formed by implanting only a small amount of the silicon oxide, and by a well-known thermal annealing process.
【００３３】その後、層間絶縁膜５０７として、リンガ
ラス（ＰＳＧ）あるいはボロンガラス（ＢＳＧ）、もし
くはリンボロンガラス（ＢＰＳＧ）を約５００ｎｍ成膜
し、さらにソースに電極形成用の穴５０８ａ〜ｄを形成
し、厚さ約５００ｎｍのアルミニウム膜によって、金属
配線５０９ａおよび５０９ｂを形成した。金属配線の代
表的な幅は１０μｍであった。ここでは、周辺回路の作
製方法については詳細には述べないが、マトリクス部分
の作製とほぼ同時に作製される。Thereafter, a film of approximately 500 nm of phosphorus glass (PSG), boron glass (BSG), or phosphorus boron glass (BPSG) is formed as an interlayer insulating film 507, and holes 508a to d for forming electrodes are formed in the source. Then, metal wirings 509a and 509b were formed using an aluminum film with a thickness of about 500 nm. The typical width of the metal lines was 10 μm. Although the method for manufacturing the peripheral circuit will not be described in detail here, it is manufactured almost simultaneously with the manufacturing of the matrix portion.
【００３４】ついで、その上に表面平坦化用有機樹脂５
１０、例えばポリイミド樹脂を塗布形成した。これは十
分に平坦であることが要求されるので慎重に作業をおこ
なう必要がある。さらに各トランジスタの電極形成用穴
５１１ａ〜ｄを形成し、その上から厚さ約５００ｎｍの
アルミニウムの被膜をスパッタ法によって、さらにその
上に厚さ約２μｍの銀の被膜を真空蒸着法によって形成
し、パターニングして、画素電極５１２ａ〜ｄを形成し
た。１つの画素電極の大きさは５０μｍ×４０μｍであ
った。このようにして、単結晶珪素基板上に液晶用アク
ティブマトリクスを形成した。こうしてアクティブマト
リクス素子の作製は完了した。工程終了後、基板から１
つの液晶表示装置用のチップを切り出した。チップの大
きさは３ｃｍ×４ｃｍであった。また、マトリクスの規
模は６４０×４８０であった。[0034] Next, a surface flattening organic resin 5 is applied thereon.
10. For example, polyimide resin was applied and formed. This work must be done carefully as it must be sufficiently flat. Further, holes 511a to 511d for forming electrodes of each transistor are formed, and then an aluminum film with a thickness of about 500 nm is formed by sputtering, and a silver film with a thickness of about 2 μm is formed thereon by vacuum evaporation. , patterning was performed to form pixel electrodes 512a to 512d. The size of one pixel electrode was 50 μm×40 μm. In this way, a liquid crystal active matrix was formed on the single crystal silicon substrate. In this way, the production of the active matrix element was completed. After the process is completed, 1 from the board
A chip for a liquid crystal display device was cut out. The size of the chip was 3 cm x 4 cm. Further, the scale of the matrix was 640×480.
【００３５】透明な対向電極は青板ガラス上にスパッタ
法を用いて形成された酸化珪素膜（２００ｎｍ）とＩＴ
Ｏ（インジューム・スズ酸化膜）膜（２００ｎｍ）を形
成したものを用いた。そして、透明基板と単結晶珪素基
板とを幅１０μｍの間隔で向かい合わせ、その間に分散
型液晶を注入した。このようにして液晶表示装置が作製
された。The transparent counter electrode is a silicon oxide film (200 nm) formed on blue plate glass using a sputtering method and an IT
A film on which an O (indium tin oxide film) film (200 nm) was formed was used. Then, the transparent substrate and the single crystal silicon substrate were faced to each other with a width of 10 μm, and the dispersed liquid crystal was injected between them. A liquid crystal display device was manufactured in this way.
【００３６】〔実施例２〕単結晶半導体基板上に図３（
Ｂ）で示されるような断面を有する液晶表示装置を形成
した。以下にその液晶マトリクス領域の作製方法につい
て図６を使用して説明する。実施例１の場合と同様に、
Ｐ型の単結晶シリコン基板上に、ＬＯＣＯＳ形成技術、
その他のフィールド絶縁物形成方法によって、図６（Ａ
）中の６０１で示されるような形状の厚さ２００〜６０
０ｎｍ、例えば３００ｎｍの第１の酸化珪素膜で覆われ
た領域と単結晶シリコン表面の露出した領域６０２を形
成する。そして、領域６０２に浅く不純物を注入し、Ｎ
型の導電型を示すようにする。[Example 2] Figure 3 (
A liquid crystal display device having a cross section as shown in B) was formed. A method for manufacturing the liquid crystal matrix region will be described below using FIG. 6. As in Example 1,
LOCOS formation technology on a P-type single crystal silicon substrate,
By other field insulator formation methods, FIG.
) The thickness of the shape as shown by 601 in 200 to 60
A region covered with a first silicon oxide film of 0 nm, for example 300 nm, and an exposed region 602 of the single crystal silicon surface are formed. Then, impurities are shallowly implanted into the region 602, and N
Make sure to indicate the conductivity type of the mold.
【００３７】ついで、公知の熱酸化技術を用いて厚さ１
００ｎｍの第２の酸化珪素被膜を形成し、単結晶シリコ
ンの表面の露出した部分６０２を覆う。その後、公知の
ＬＰＣＶＤ法、プラズマＣＶＤ法等の被膜形成方法によ
って厚さ３００ｎｍの第１の珪素膜を多結晶珪素膜を用
いて形成する。多結晶珪素膜のかわりにアモルファスシ
リコン膜であっても構わない。[0037] Next, using a known thermal oxidation technique, a thickness of 1
A second silicon oxide film with a thickness of 0.00 nm is formed to cover the exposed portion 602 of the single crystal silicon surface. Thereafter, a first silicon film having a thickness of 300 nm is formed using a polycrystalline silicon film by a known film forming method such as LPCVD or plasma CVD. An amorphous silicon film may be used instead of the polycrystalline silicon film.
【００３８】そして、再び、熱酸化技術によって、ある
いはプラズマＣＶＤ法やＬＰＣＶＤ法によって厚さ１０
０〜５００ｎｍ、例えば２００ｎｍの第３の酸化珪素の
被膜を形成し、第１の珪素膜を覆う。そして、公知のフ
ォトリソグラフィー技術を用いて、上記第２および第３
の酸化珪素膜と第１の珪素膜のエッチングをおこない、
選択的に領域６０２の一部が露出するようにする。この
とき、図６（Ｂ）中のＺａ に示すように、後に液晶表
示装置の電極を接続する部分は他の部分より大きくする
。
さらに、Ｎ型の導電型である表面の露出した部分に不純
物を注入して、Ｐ型の導電型を示すようにする。[0038] Then, the thickness of
A third silicon oxide film with a thickness of 0 to 500 nm, for example 200 nm, is formed to cover the first silicon film. Then, using a known photolithography technique, the second and third
etching the silicon oxide film and the first silicon film,
A portion of region 602 is selectively exposed. At this time, as shown by Za in FIG. 6B, the portion to which electrodes of the liquid crystal display device will be connected later is made larger than other portions. Furthermore, impurities are implanted into the exposed portion of the surface, which is of N type conductivity, so that it exhibits P type conductivity.
【００３９】さらに、熱酸化技術を用いて、このシリコ
ン基板表面の露出した領域に厚さ１０〜１００ｎｍ、例
えば２０ｎｍの第４の酸化珪素膜を形成する。そして、
さらに、その上に、第２のシリコン膜を多結晶珪素被膜
あるいは多結晶珪素膜と金属シリサイド膜の多層膜等に
よって、形成し、これをエッチングして、図６（Ｂ）を
得る。ここで、６０３は第１のシリコン膜によって覆わ
れた領域を表し、６０４と６０５は第１のシリコン膜が
除去された領域であり、６０６は第２のシリコン膜を表
している。Furthermore, a fourth silicon oxide film having a thickness of 10 to 100 nm, for example 20 nm, is formed on the exposed region of the silicon substrate surface using thermal oxidation technology. and,
Further, a second silicon film is formed thereon by a polycrystalline silicon film or a multilayer film of a polycrystalline silicon film and a metal silicide film, and this is etched to obtain the structure shown in FIG. 6(B). Here, 603 represents a region covered by the first silicon film, 604 and 605 represent regions from which the first silicon film has been removed, and 606 represents the second silicon film.
【００４０】その後、公知のイオン注入法によって、Ｎ
型の不純物拡散をおこない、電界効果型トランジスタの
不純物領域を形成する。この工程によって領域６０４は
電界効果型トランジスタのドレイン領域として機能し、
領域６０４は、電界効果型トランジスタの共通のソース
領域として機能する。また、第１のシリコン膜によって
形成された線上の領域６０６は各電界効果型トランジス
タのゲイト電極として機能する。さらに、図中の領域６
０３は各電界効果型トランジスタに直列して設けられた
キャパシタの対向電極として機能し、通常は、共通の接
地線に接続される。Thereafter, by a known ion implantation method, N
The impurity region of the field effect transistor is formed by performing type impurity diffusion. This step causes the region 604 to function as the drain region of the field effect transistor,
Region 604 functions as a common source region for field effect transistors. Further, the line region 606 formed by the first silicon film functions as a gate electrode of each field effect transistor. Furthermore, area 6 in the figure
03 functions as a counter electrode of a capacitor provided in series with each field effect transistor, and is normally connected to a common ground line.
【００４１】さらに、層間絶縁膜を厚さ２００〜１００
０ｎｍ、例えば５００ｎｍ形成し、各電界効果型トラン
ジスタのソース領域に電極形成用の穴６０７を開け、金
属配線６０８を形成する。そして、さらにその上を絶縁
膜によって覆う。Furthermore, the thickness of the interlayer insulating film is 200 to 100 mm.
A hole 607 for forming an electrode is formed in the source region of each field effect transistor, and a metal wiring 608 is formed. Then, it is further covered with an insulating film.
【００４２】このようにして形成された素子の断面は図
３（Ｂ）に示されるものと同様のものであり、また、Ｄ
ＲＡＭと同様のものである。したがって、先に示したよ
うに、この状態の素子でＤＲＡＭの動作をおこなわせて
、各電界効果型トランジスタが正常に動作するかどうか
試験できる。The cross section of the element thus formed is similar to that shown in FIG. 3(B), and D
It is similar to RAM. Therefore, as described above, by operating the DRAM with the element in this state, it is possible to test whether each field effect transistor operates normally.
【００４３】その後、実施例１あるいは２で示したよう
な手法によって、表面平坦化膜を形成し、液晶用電極形
成のための穴６０９を形成し、反射型の電極を形成した
。このようにして、液晶表示装置が完成した。ここで、
注目すべきは、図６で示された素子においては、Ｚａ
のトランジスタのみが液晶駆動のためのアクティブ素子
として機能し、その他のトランジスタは、ＤＲＡＭのメ
モリー素子として機能するというものである。しかしな
がら、逆に、Ｘｄ とＹａ はＤＲＡＭのマトリクスと
しては使用できない。Thereafter, by the method shown in Example 1 or 2, a surface flattening film was formed, holes 609 for forming liquid crystal electrodes were formed, and reflective electrodes were formed. In this way, a liquid crystal display device was completed. here,
It should be noted that in the device shown in FIG.
Only these transistors function as active elements for driving the liquid crystal, and the other transistors function as DRAM memory elements. However, conversely, Xd and Ya cannot be used as a DRAM matrix.
【００４４】このように、液晶マトリクスの領域に、同
時にＤＲＡＭ等のメモリ素子を形成することは、先に述
べたように装置の小型化を図るうえで極めて有効なこと
である。詳細は述べないが、液晶周辺回路はＣＭＯＳ論
理回路構成とした。As described above, forming a memory element such as a DRAM in the liquid crystal matrix region at the same time is extremely effective in reducing the size of the device as described above. Although the details will not be described, the liquid crystal peripheral circuit has a CMOS logic circuit configuration.
【００４５】このように作製した装置を用いて、図２に
示されるプロジェクション型テレビを作製し、動作を確
認した。Using the apparatus thus manufactured, a projection type television shown in FIG. 2 was manufactured and its operation was confirmed.
【００４６】〔実施例３〕実施例１および２で示した技
術と公知の半導体作製技術とを用いて、読出専用カード
型電子手帳を試作した。すなわち、４ｃｍ×６ｃｍの単
結晶半導体チップ上に、図４（Ｂ）で示されるような液
晶マトリクス（３２０×２００ドット）とその内部に高
抵抗ポリシリコン型ＳＲＡＭ（容量２５６ｋｂｉｔ）と
を、またマトリクス回路の周囲にその駆動回路とを形成
し、これとバックアップ用の超小型乾電池を同じプラス
チックケースの中に組み込んだ。[Example 3] A read-only card type electronic notebook was prototyped using the techniques shown in Examples 1 and 2 and known semiconductor manufacturing techniques. That is, on a 4 cm x 6 cm single crystal semiconductor chip, a liquid crystal matrix (320 x 200 dots) as shown in FIG. A driving circuit was formed around the circuit, and this and an ultra-small dry cell battery for backup were built into the same plastic case.
【００４７】メモリーには、従来の電子手帳と同様に、
スケージュールや住所録の加えて、例えば、地図や顔写
真等、従来の電子手帳の表示装置では表示することが不
可能だった情報も、記憶させ表示することができた。画
面の大きさは約３ｃｍ×５ｃｍであった。また、電子手
帳の厚さは約２ｍｍであった。メモリーの記憶には外部
の装置を利用した。[0047] In the memory, like a conventional electronic notebook,
In addition to schedules and address books, it was also possible to store and display information that was impossible to display on conventional electronic notebook display devices, such as maps and facial photos. The size of the screen was approximately 3 cm x 5 cm. Further, the thickness of the electronic notebook was approximately 2 mm. An external device was used for memory storage.
【００４８】[0048]
【発明の効果】以上の述べてきたように、単結晶半導体
基板上に液晶アクティブマトリクスを構成することによ
って様々な利点があることが証明された。本発明の技術
思想を説明するために、主として液晶を用いた場合につ
いて説明したが、本発明の思想を適用するには、なにも
液晶に限らず、電界、電圧等の電気的な影響を受けて光
学的な特性がかわる材料であったらなんでもよいことは
明らかであろう。また、光学的な特性の変化も、透過率
の変化という直接的なものではなく、例えば、圧電効果
材料のように、電気的に体積という物理的パラメータが
変化し、これを光の反射や屈折といった光学的な作用に
間接的に変換してもよい。As described above, it has been proven that configuring a liquid crystal active matrix on a single crystal semiconductor substrate has various advantages. In order to explain the technical idea of the present invention, we have mainly explained the case where a liquid crystal is used.However, in order to apply the idea of the present invention, it is not limited to liquid crystals, but also applies to electrical influences such as electric fields and voltages. It is obvious that any material whose optical properties change accordingly may be used. Also, changes in optical properties are not a direct change in transmittance, but rather, for example, in piezoelectric materials, a physical parameter called electrical volume changes, which causes light reflection or refraction. It may also be indirectly converted into an optical effect such as.
【図１】本発明を概念的に示したもの。FIG. 1 conceptually illustrates the present invention.
【図２】本発明を用いて作製したプロジェクション型テ
レビの例。FIG. 2 is an example of a projection television manufactured using the present invention.
【図３】本発明の液晶マトリクスの断面構造の例。FIG. 3 is an example of a cross-sectional structure of a liquid crystal matrix of the present invention.
【図４】本発明の液晶表示装置の例。FIG. 4 shows an example of a liquid crystal display device of the present invention.
【図５】本発明の液晶マトリクスの作製方法の例。FIG. 5 is an example of a method for manufacturing a liquid crystal matrix of the present invention.
【図６】本発明の液晶マトリクスの作製方法の例。FIG. 6 shows an example of a method for manufacturing a liquid crystal matrix of the present invention.
１０１・・・単結晶半導体基板
１０２・・・液晶マトリクス領域
１０３・・・気象マトリクスの周辺回路１０４・・・そ
の他の回路101... Single crystal semiconductor substrate 102... Liquid crystal matrix region 103... Weather matrix peripheral circuit 104... Other circuits
Claims (10)
、少なくとも１つの平板状電極の設けられたアクティブ
素子によって構成されたマトリクス構造の回路を有する
単結晶半導体基板と、透明電極の設けられた透明基板と
、前記半導体基板と透明基板との間に設けられた液晶層
とを有することを特徴とする、液晶電気光学装置。1. A single-crystal semiconductor substrate having an insulated gate field effect transistor and having a matrix-structured circuit constituted by an active element provided with at least one flat electrode, and a transparent substrate provided with a transparent electrode. A liquid crystal electro-optical device comprising: a substrate; and a liquid crystal layer provided between the semiconductor substrate and the transparent substrate.
るマトリクス構造の回路と、該回路を駆動する目的でそ
の周辺に設けられた相補型絶縁ゲイト型電界効果装置（
ＣＭＯＳ）を有する回路とが設けられた単結晶半導体基
板と、透明電極の設けられた透明基板と、前記半導体基
板と透明基板との間に設けられた液晶層とを有すること
を特徴とする、液晶電気光学装置。2. A matrix-structured circuit having an insulated gate field effect transistor, and a complementary insulated gate field effect device provided around the circuit for the purpose of driving the circuit.
A single crystal semiconductor substrate provided with a circuit having CMOS), a transparent substrate provided with a transparent electrode, and a liquid crystal layer provided between the semiconductor substrate and the transparent substrate, Liquid crystal electro-optical device.
るマトリクス構造の回路と、該回路を駆動する目的でそ
の周辺に設けられたバイポーラトランジスタを有する回
路とが設けられた単結晶半導体基板と、透明電極の設け
られた透明基板と、前記半導体基板と透明基板との間に
設けられた液晶層とを有することを特徴とする、液晶電
気光学装置。3. A single crystal semiconductor substrate provided with a matrix structure circuit having an insulated gate field effect transistor, a circuit having a bipolar transistor provided around the circuit for the purpose of driving the circuit, and a transparent electrode. 1. A liquid crystal electro-optical device comprising: a transparent substrate provided with a semiconductor substrate; and a liquid crystal layer provided between the semiconductor substrate and the transparent substrate.
入出力端の一方に直列に挿入されたキャパシタと該キャ
パシタと並列に接続された平坦な電極とを有するマトリ
クス構造の回路を有する回路とが設けられた単結晶半導
体基板と、透明電極の設けられた透明基板と、前記半導
体基板と透明基板との間に設けられた液晶層とを有する
ことを特徴とする、液晶電気光学装置。4. A circuit having a matrix structure including an insulated gate field effect transistor, a capacitor inserted in series with one of its input and output terminals, and a flat electrode connected in parallel with the capacitor. What is claimed is: 1. A liquid crystal electro-optical device comprising: a single-crystal semiconductor substrate provided with a transparent electrode, a transparent substrate provided with a transparent electrode, and a liquid crystal layer provided between the semiconductor substrate and the transparent substrate.
入出力端の一方に直列に挿入されたキャパシタとを有す
る入力端子の２つあるスイッチング素子からなるマトリ
クス構造の回路を有する回路とが第１の基板上に設けら
れた装置を作製する工程と、前記単結晶基板上のマトリ
クス回路において、前記絶縁ゲイト型電界効果トランジ
スタを有する１つのスイッチング素子の２つの入力端子
に接続された互いに直行し、マトリクスを構成する２本
の配線に信号を送って、該スイッチング素子の特性をテ
ストする工程と、その後、前記キャパシタと並列に接続
する平坦な電極を第１の基板上に形成する工程と、該電
極に対向して、透明電極の設けられた透明基板を配置す
る工程と設ける工程と、前記第１の基板と透明基板の間
に液晶材料を注入する工程とを有することを特徴とする
液晶電気光学装置の作製方法。5. A circuit having a matrix structure comprising two switching elements each having an input terminal having an insulated gate field effect transistor and a capacitor inserted in series at one of its input and output terminals; a step of manufacturing a device provided on a substrate, and a matrix circuit connected to two input terminals of one switching element having the insulated gate field effect transistor at right angles to each other in the matrix circuit on the single crystal substrate a step of testing the characteristics of the switching element by sending a signal to two wirings constituting the capacitor; a step of forming a flat electrode on the first substrate to be connected in parallel with the capacitor; A liquid crystal electro-optic device comprising the steps of arranging and providing a transparent substrate provided with a transparent electrode opposite to the first substrate, and injecting a liquid crystal material between the first substrate and the transparent substrate. Method of manufacturing the device.
るマトリクス構造の回路と発光素子の設けられた単結晶
半導体基板と、透明電極の設けられた透明基板と、前記
半導体基板と透明基板との間に設けられた液晶層とを有
することを特徴とする、液晶電気光学装置。6. A single crystal semiconductor substrate provided with a matrix structure circuit having an insulated gate field effect transistor and a light emitting element, a transparent substrate provided with a transparent electrode, and between the semiconductor substrate and the transparent substrate. 1. A liquid crystal electro-optical device, comprising: a liquid crystal layer.
るマトリクス構造の回路と、その回路の中に設けられた
メモリ回路とが設けられた単結晶半導体基板と、透明電
極の設けられた透明基板と、前記半導体基板と透明基板
との間に設けられた液晶層とを有することを特徴とする
、液晶電気光学装置。7. A single crystal semiconductor substrate provided with a matrix-structured circuit having an insulated gate field effect transistor and a memory circuit provided in the circuit; and a transparent substrate provided with a transparent electrode. A liquid crystal electro-optical device comprising a liquid crystal layer provided between the semiconductor substrate and a transparent substrate.
ック・ランダム・アクセス・メモリーであることを特徴
とする液晶電気光学装置。8. The liquid crystal electro-optical device according to claim 7, wherein the memory circuit is a static random access memory.
ック・ランダム・アクセス・メモリーであることを特徴
とする液晶電気光学装置。9. The liquid crystal electro-optical device according to claim 7, wherein the memory circuit is a dynamic random access memory.
サブル・プログラマブル・リード・オンリー・メモリー
（ＥＰＲＯＭ）であることを特徴とする液晶電気光学装
置。10. The liquid crystal electro-optical device according to claim 7, wherein the memory circuit is an erasable programmable read only memory (EPROM).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15247691A JP2782020B2 (en) | 1991-05-28 | 1991-05-28 | Liquid crystal electro-optical device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15247691A JP2782020B2 (en) | 1991-05-28 | 1991-05-28 | Liquid crystal electro-optical device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04350627A true JPH04350627A (en) | 1992-12-04 |
| JP2782020B2 JP2782020B2 (en) | 1998-07-30 |
Family
ID=15541348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15247691A Expired - Fee Related JP2782020B2 (en) | 1991-05-28 | 1991-05-28 | Liquid crystal electro-optical device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2782020B2 (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06222391A (en) * | 1993-01-28 | 1994-08-12 | Canon Inc | Semiconductor device and liquid crystal display device |
| US6380687B1 (en) | 1999-06-28 | 2002-04-30 | Semiconductor Energy Laboratory Co., Ltd. | EL display device and electric device |
| US6384818B1 (en) | 1996-09-27 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of fabricating the same |
| US6580094B1 (en) | 1999-10-29 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device |
| US6765549B1 (en) | 1999-11-08 | 2004-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display with pixel memory |
| US6774876B2 (en) | 2000-10-02 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Self light emitting device and driving method thereof |
| US6798394B1 (en) | 1994-10-07 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix panel |
| US6987496B2 (en) | 2000-08-18 | 2006-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method of driving the same |
| US6992652B2 (en) | 2000-08-08 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and driving method thereof |
| US7151511B2 (en) | 2000-08-08 | 2006-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method of the same |
| US7180496B2 (en) | 2000-08-18 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| US7408534B2 (en) | 1998-06-17 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Reflective type semiconductor display device |
| US7602385B2 (en) | 2001-11-29 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and display system using the same |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221794A (en) * | 1975-08-11 | 1977-02-18 | Seiko Instr & Electronics Ltd | Electrochemical light emitting indicator |
| JPS5875185A (en) * | 1981-10-29 | 1983-05-06 | 松下電器産業株式会社 | Indicator |
| JPS59139079A (en) * | 1983-01-31 | 1984-08-09 | セイコーエプソン株式会社 | Ic board for memory type active panel |
| JPS62118388A (en) * | 1985-11-18 | 1987-05-29 | 日本電気株式会社 | Pattern display unit |
-
1991
- 1991-05-28 JP JP15247691A patent/JP2782020B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221794A (en) * | 1975-08-11 | 1977-02-18 | Seiko Instr & Electronics Ltd | Electrochemical light emitting indicator |
| JPS5875185A (en) * | 1981-10-29 | 1983-05-06 | 松下電器産業株式会社 | Indicator |
| JPS59139079A (en) * | 1983-01-31 | 1984-08-09 | セイコーエプソン株式会社 | Ic board for memory type active panel |
| JPS62118388A (en) * | 1985-11-18 | 1987-05-29 | 日本電気株式会社 | Pattern display unit |
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06222391A (en) * | 1993-01-28 | 1994-08-12 | Canon Inc | Semiconductor device and liquid crystal display device |
| US7864169B2 (en) | 1994-10-07 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix panel |
| US7348971B2 (en) | 1994-10-07 | 2008-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix panel |
| US6798394B1 (en) | 1994-10-07 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix panel |
| US6384818B1 (en) | 1996-09-27 | 2002-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of fabricating the same |
| US6765562B2 (en) | 1996-09-27 | 2004-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of fabricating the same |
| US7268777B2 (en) | 1996-09-27 | 2007-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of fabricating the same |
| US7408534B2 (en) | 1998-06-17 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Reflective type semiconductor display device |
| US9123854B2 (en) | 1999-06-04 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| US9368680B2 (en) | 1999-06-04 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| US7256422B2 (en) | 1999-06-28 | 2007-08-14 | Semiconductor Energy Laboratory Co., Ltd. | EL display device and electronic device |
| US7548027B2 (en) | 1999-06-28 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | EL display device and electronic device |
| US6774573B2 (en) | 1999-06-28 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | EL display device and electronic device |
| US6552496B2 (en) | 1999-06-28 | 2003-04-22 | Semiconductor Energy Laboratory Co., Ltd. | EL display device and electronic device |
| US6380687B1 (en) | 1999-06-28 | 2002-04-30 | Semiconductor Energy Laboratory Co., Ltd. | EL display device and electric device |
| US6809343B2 (en) | 1999-10-29 | 2004-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device |
| US8648345B2 (en) | 1999-10-29 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
| US8017945B2 (en) | 1999-10-29 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device using light-emitting element |
| US7279752B2 (en) | 1999-10-29 | 2007-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device using electroluminescence material |
| US6580094B1 (en) | 1999-10-29 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device |
| US6765549B1 (en) | 1999-11-08 | 2004-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display with pixel memory |
| US7724217B2 (en) | 2000-08-08 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method of the same |
| US7417613B2 (en) | 2000-08-08 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and driving method thereof |
| US7151511B2 (en) | 2000-08-08 | 2006-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method of the same |
| US6992652B2 (en) | 2000-08-08 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and driving method thereof |
| US9552775B2 (en) | 2000-08-08 | 2017-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method of the same |
| US7486262B2 (en) | 2000-08-18 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method of driving the same |
| US7812806B2 (en) | 2000-08-18 | 2010-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| US7180496B2 (en) | 2000-08-18 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| US8890788B2 (en) | 2000-08-18 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| US6987496B2 (en) | 2000-08-18 | 2006-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method of driving the same |
| US6774876B2 (en) | 2000-10-02 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Self light emitting device and driving method thereof |
| US7602385B2 (en) | 2001-11-29 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and display system using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2782020B2 (en) | 1998-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW496987B (en) | Active matrix electro-optical device | |
| US4904056A (en) | Light blocking and cell spacing for liquid crystal matrix displays | |
| US5650637A (en) | Active matrix assembly | |
| US5166816A (en) | Liquid crystal display panel with reduced pixel defects | |
| US5365079A (en) | Thin film transistor and display device including same | |
| US6639244B1 (en) | Semiconductor device and method of fabricating the same | |
| KR940009074B1 (en) | Active matrix panel | |
| US6567147B1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2782020B2 (en) | Liquid crystal electro-optical device and manufacturing method thereof | |
| WO1995025291A1 (en) | Active matrix liquid crystal display device | |
| KR20050001252A (en) | In plane switching mode liquid crystal display device and method of fabricating the same | |
| JP2682997B2 (en) | Liquid crystal display device with auxiliary capacitance and method of manufacturing liquid crystal display device with auxiliary capacitance | |
| JP3454340B2 (en) | Liquid crystal display | |
| JP2000275680A (en) | Reflection type liquid crystal display device and display panel using the same | |
| JPH10142636A (en) | Active matrix type display circuit | |
| JPS6227709B2 (en) | ||
| JP3320845B2 (en) | Method for manufacturing semiconductor device | |
| CN100403356C (en) | Electrooptic device and electronic appts. | |
| EP0209112A2 (en) | Light blocking and cell spacing structure for liquid crystal matrix displays | |
| JPH10133233A (en) | Active matrix type display circuit and its manufacture | |
| JP3157186B2 (en) | Active matrix type liquid crystal display | |
| JP2782019B2 (en) | Projection LCD TV | |
| JP4351671B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2002297060A (en) | Active matrix type display device | |
| JP2523587B2 (en) | Active matrix type liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090522 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100522 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |