JPH0435058A - 複合集積回路装置および混成集積回路装置 - Google Patents
複合集積回路装置および混成集積回路装置Info
- Publication number
- JPH0435058A JPH0435058A JP2142801A JP14280190A JPH0435058A JP H0435058 A JPH0435058 A JP H0435058A JP 2142801 A JP2142801 A JP 2142801A JP 14280190 A JP14280190 A JP 14280190A JP H0435058 A JPH0435058 A JP H0435058A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- integrated circuit
- resistor
- circuit device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims description 40
- 239000003990 capacitor Substances 0.000 claims abstract description 305
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 20
- 239000012790 adhesive layer Substances 0.000 claims description 19
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052788 barium Inorganic materials 0.000 claims description 7
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052779 Neodymium Inorganic materials 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000001965 increasing effect Effects 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 38
- 238000004519 manufacturing process Methods 0.000 description 29
- 239000010409 thin film Substances 0.000 description 29
- 238000000034 method Methods 0.000 description 26
- 239000000243 solution Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 16
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 13
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 12
- 239000000203 mixture Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000005416 organic matter Substances 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- NGCRLFIYVFOUMZ-UHFFFAOYSA-N 2,3-dichloroquinoxaline-6-carbonyl chloride Chemical compound N1=C(Cl)C(Cl)=NC2=CC(C(=O)Cl)=CC=C21 NGCRLFIYVFOUMZ-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 238000009499 grossing Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 230000001603 reducing effect Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910003070 TaOx Inorganic materials 0.000 description 4
- -1 button Chemical compound 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920006332 epoxy adhesive Polymers 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 150000004703 alkoxides Chemical class 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- DYRBFMPPJATHRF-UHFFFAOYSA-N chromium silicon Chemical compound [Si].[Cr] DYRBFMPPJATHRF-UHFFFAOYSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000010992 reflux Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910018487 Ni—Cr Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229940024548 aluminum oxide Drugs 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004821 distillation Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012456 homogeneous solution Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium oxide Inorganic materials [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 1
- CFYGEIAZMVFFDE-UHFFFAOYSA-N neodymium(3+);trinitrate Chemical compound [Nd+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O CFYGEIAZMVFFDE-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012429 reaction media Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001932 seasonal effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000005292 vacuum distillation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野]
本発明は、集積回路素子と、抵抗コンデンサ素子とから
なる複合型集積回路装置およびこれを搭載した混成集積
回路装置に関する。
なる複合型集積回路装置およびこれを搭載した混成集積
回路装置に関する。
[従来の技術]
メモリカードに代表される薄型の高密度ハイブリッドI
Cや、電子式カメラ、電子手帳またはビデオカメラ内の
IC回路等、高密度実装の電子回路が近年著しく増加し
ている。これらの回路は、中心となるIC(半導体隼積
回路素子)と、それらの周辺回路である抵抗およびコン
デンサから成り立っている。抵抗は、IC内部でまかな
いきれない抵抗の補完や、内部回路の保護といった、様
々な使われ方をするため、抵抗値や数も一定しない。−
・方、コンデンサは、電源のqt滑川用して使ねれるの
かほとんどで、0、マイクロファラッド以上の容量のも
のがIC当たり1個必要である。
Cや、電子式カメラ、電子手帳またはビデオカメラ内の
IC回路等、高密度実装の電子回路が近年著しく増加し
ている。これらの回路は、中心となるIC(半導体隼積
回路素子)と、それらの周辺回路である抵抗およびコン
デンサから成り立っている。抵抗は、IC内部でまかな
いきれない抵抗の補完や、内部回路の保護といった、様
々な使われ方をするため、抵抗値や数も一定しない。−
・方、コンデンサは、電源のqt滑川用して使ねれるの
かほとんどで、0、マイクロファラッド以上の容量のも
のがIC当たり1個必要である。
−・船釣には、チップ抵抗およびチップコンデンサでこ
れらの要求をまかなっている。
れらの要求をまかなっている。
高密度実装が進むと、例えば、製作技術、実装面積等の
制約から、チップ抵抗およびチップコンデンサより小さ
い抵抗およびコンデンサを集積した素子が必要となる。
制約から、チップ抵抗およびチップコンデンサより小さ
い抵抗およびコンデンサを集積した素子が必要となる。
特に、コンデンサは、容量を稼くためには電極面積を確
保せねばならず、様々な二r二夫かなされている。
保せねばならず、様々な二r二夫かなされている。
メモリカーI−では、特開昭60−1691号公報に開
示されているように、メモリカードの配線基板内に、誘
電体を介した配線を利用して、バイパスコンデンサを形
成する構造が提案されている。
示されているように、メモリカードの配線基板内に、誘
電体を介した配線を利用して、バイパスコンデンサを形
成する構造が提案されている。
また、特開昭58−87852号公報および特開昭58
−220492号公報に示されているように、厚膜配線
基板内に抵抗とコンデンサを形成する技術は、−船釣て
あり、コンデンサ内臓のセラミックi!IIl!線基扱
か各社で検討されている。しかも、単に、配線基板内に
コンデンサを形成するだ一 8〜 けでなく、実装」二の種々の工夫がなされている。
−220492号公報に示されているように、厚膜配線
基板内に抵抗とコンデンサを形成する技術は、−船釣て
あり、コンデンサ内臓のセラミックi!IIl!線基扱
か各社で検討されている。しかも、単に、配線基板内に
コンデンサを形成するだ一 8〜 けでなく、実装」二の種々の工夫がなされている。
例えば、特開昭58−220492号公報に開示されて
いるように、ICチップギヤリヤの、ICと反対側の面
に、コンデンサ基板を貼り付けることで、実装面積の増
加を回避する手段や、特開昭61−136217号公報
のように、バイパスコンデンサの形状をICパッケージ
に合わせ、端子を電源と接地に合わせて、実装スペース
を不要とするといった工夫が見受けられる。
いるように、ICチップギヤリヤの、ICと反対側の面
に、コンデンサ基板を貼り付けることで、実装面積の増
加を回避する手段や、特開昭61−136217号公報
のように、バイパスコンデンサの形状をICパッケージ
に合わせ、端子を電源と接地に合わせて、実装スペース
を不要とするといった工夫が見受けられる。
また、ICチップに手を加えてコンデンサを形成する手
段の開示も多く見受けられる。例えば、特開昭61−1
37354号公報のように、ICチップ裏面に誘電体の
薄膜を形成し、チップ本体とダイ゛パットをコンデンサ
の電極としてICの裏面全面をコンデンサとして利用す
る方法や、特開昭61−26931.7号公報のように
、ICチップの裏面に誘電体を形成するかあるいは空乏
層を形成することで、ICの裏面全面をコンデンサとす
る構造も提案されている。
段の開示も多く見受けられる。例えば、特開昭61−1
37354号公報のように、ICチップ裏面に誘電体の
薄膜を形成し、チップ本体とダイ゛パットをコンデンサ
の電極としてICの裏面全面をコンデンサとして利用す
る方法や、特開昭61−26931.7号公報のように
、ICチップの裏面に誘電体を形成するかあるいは空乏
層を形成することで、ICの裏面全面をコンデンサとす
る構造も提案されている。
さらに、特開昭63−52446 吐公報に示すように
、半導体月料で形成した配線基板の主面部に半導体領域
と誘電体膜と電極とを設けて平滑コンデンサを構成する
ものがある。
、半導体月料で形成した配線基板の主面部に半導体領域
と誘電体膜と電極とを設けて平滑コンデンサを構成する
ものがある。
これらの構造か検討される背景には、回路の高速化に伴
い、コンデンサをICに近づけないと、コンデンサとI
C内の回路との間にある誘導成分によって、充分な平滑
効果が望めない事情も含まれている。
い、コンデンサをICに近づけないと、コンデンサとI
C内の回路との間にある誘導成分によって、充分な平滑
効果が望めない事情も含まれている。
以」二は、コンデンサの占める面積をいかに削減するか
の工夫に関する従来技術の紹介である。これらの従来例
では、抵抗の扱いについては特別言及さ才していない。
の工夫に関する従来技術の紹介である。これらの従来例
では、抵抗の扱いについては特別言及さ才していない。
抵抗については、例えば、特開昭60−77452号公
報に示されるように、多層誘電材料の集積回路パッケー
ジ基板のに面に、薄膜または厚膜の抵抗器を設けると共
に、この面に集積回路チップを搭載したものがある。し
かし、このものは、チップ搭載領域以外の部分に抵抗等
を設ける必要があるため、実装密度が高くてきない。
報に示されるように、多層誘電材料の集積回路パッケー
ジ基板のに面に、薄膜または厚膜の抵抗器を設けると共
に、この面に集積回路チップを搭載したものがある。し
かし、このものは、チップ搭載領域以外の部分に抵抗等
を設ける必要があるため、実装密度が高くてきない。
次に、抵抗とコンデンサを同一基板に形成する際の構造
上および製法上の工夫についての従来例の一例を以下に
述べる。厚膜配線基板に抵抗およびコンデンサを形成す
る技術は、上述したように一般的であるので、薄膜抵抗
と薄膜コンデンサを同一基板に形成する例について述べ
る。
上および製法上の工夫についての従来例の一例を以下に
述べる。厚膜配線基板に抵抗およびコンデンサを形成す
る技術は、上述したように一般的であるので、薄膜抵抗
と薄膜コンデンサを同一基板に形成する例について述べ
る。
特開昭50−1369号公報に代表されるように、薄膜
抵抗と薄膜コンデンサを同時に形成する技術では、窒化
タンタルと酸化タンタルの系がよく使われる。特開昭5
0−1369号公報は、抵抗とコンデンサを同じ基板に
形成する際に、抵抗層の一部をコンデンサの誘電体の一
部に使う工夫に関するものである。タンタル系の抵抗と
コンデンサを搭載した部品に関しては、この他にも様々
なプロセス上の工夫が考えられ、出願例も多い。
抵抗と薄膜コンデンサを同時に形成する技術では、窒化
タンタルと酸化タンタルの系がよく使われる。特開昭5
0−1369号公報は、抵抗とコンデンサを同じ基板に
形成する際に、抵抗層の一部をコンデンサの誘電体の一
部に使う工夫に関するものである。タンタル系の抵抗と
コンデンサを搭載した部品に関しては、この他にも様々
なプロセス上の工夫が考えられ、出願例も多い。
[発明が解決しようとする課M]
以上述べたように、従来技術には、必要とする抵抗と満
足な容量のコンデンサを確保しながら実装体積を増大さ
せない構造に関する技術としては、配線基板内に抵抗と
コンデンサを内蔵する技術が主であり、ICの裏面をコ
ンデンサとして利用する技術、ICパッケージにコンデ
ンサを重ねる技術等では、抵抗の扱いを考慮していない
のが実情である。
足な容量のコンデンサを確保しながら実装体積を増大さ
せない構造に関する技術としては、配線基板内に抵抗と
コンデンサを内蔵する技術が主であり、ICの裏面をコ
ンデンサとして利用する技術、ICパッケージにコンデ
ンサを重ねる技術等では、抵抗の扱いを考慮していない
のが実情である。
また、薄膜抵抗と薄膜コンデンサを同じ基板に搭載する
技術に関しては、部品の製造過程の様々な工夫について
は述べられているが、配線基板およびICチップを含め
た全体としての実装密度向上策に関する技術の開示が見
られない。
技術に関しては、部品の製造過程の様々な工夫について
は述べられているが、配線基板およびICチップを含め
た全体としての実装密度向上策に関する技術の開示が見
られない。
これに対して、特開昭62−86793号公報に示され
るように、厚膜あるいは薄膜の抵抗およびコンデンサを
含む回路基板上に穴あけ加工された有機配線基板を貼り
付けたものに電子部品を実装するものがある。
るように、厚膜あるいは薄膜の抵抗およびコンデンサを
含む回路基板上に穴あけ加工された有機配線基板を貼り
付けたものに電子部品を実装するものがある。
しかし、この従来の技術は、コンデンサの上に有機多層
配線基板が貼り付けられ、その上に電子部品が実装され
るため、コンデンサと電子部品とが離れ、上述したよう
に平滑効果が不十分となる問題がある。また、電子部品
と抵抗やコンデンサとの間に有機多層配線基板を設ける
ため、生産プロセスが複雑となり、生産に長期間を要し
、大量月 〜12 生産に不向きである、という問題がある。
配線基板が貼り付けられ、その上に電子部品が実装され
るため、コンデンサと電子部品とが離れ、上述したよう
に平滑効果が不十分となる問題がある。また、電子部品
と抵抗やコンデンサとの間に有機多層配線基板を設ける
ため、生産プロセスが複雑となり、生産に長期間を要し
、大量月 〜12 生産に不向きである、という問題がある。
複合型集積回路装置が電子式カメラ、ICカード等の比
較的安価な民生用電子機器に用いられるものである場合
、生産コストを抑えることが望まれる。この場合、生産
プロセスをできる限り簡単にすると共に、使用するIC
チップや回路基板として、標準化されたものを用い、そ
れらに対する変更をできる限り行なわないことが好まし
い。
較的安価な民生用電子機器に用いられるものである場合
、生産コストを抑えることが望まれる。この場合、生産
プロセスをできる限り簡単にすると共に、使用するIC
チップや回路基板として、標準化されたものを用い、そ
れらに対する変更をできる限り行なわないことが好まし
い。
しかし、上述した従来技術では、ICチップや回路基板
に対する変更度が大きく、生産コス1−を抑えることが
容易でない。
に対する変更度が大きく、生産コス1−を抑えることが
容易でない。
本発明の目的は、上記した従来技術と異なり、ICおよ
び配線基板に対する変更が少なく、しかも、実装体積を
実質的に増加させずに必要とする抵抗と満足な容量を持
つコンデンサを確保する構造を提供することにある。
び配線基板に対する変更が少なく、しかも、実装体積を
実質的に増加させずに必要とする抵抗と満足な容量を持
つコンデンサを確保する構造を提供することにある。
[課題を解決するための手段]
本発明者らは、上記目的を達成すべく鋭意研究した結果
、rc(半導体集積回路素子)の全く使われていない裏
面を利用する構造に思い当たった。
、rc(半導体集積回路素子)の全く使われていない裏
面を利用する構造に思い当たった。
ただし、従来例に見られるようなIC(集積回路素子)
に手を加える構造を避けている。
に手を加える構造を避けている。
本願の第1の発明は、能動素子および受動素子を含む集
積回路素子と、これを支持すると共に外部回路との接続
を行なう配線基板と、上記集積回路素子と配線基板との
間に配置され、1以」二の抵抗およびコンデンサを有す
る抵抗コンデンサ素子とを備え、上記抵抗コンデンサ素
子は、その上に配置される集積回路素子より大きな面積
を有し、集積回路素子搭載領域に、コンデンサの少なく
とも一部が設けられることを特徴とする。
積回路素子と、これを支持すると共に外部回路との接続
を行なう配線基板と、上記集積回路素子と配線基板との
間に配置され、1以」二の抵抗およびコンデンサを有す
る抵抗コンデンサ素子とを備え、上記抵抗コンデンサ素
子は、その上に配置される集積回路素子より大きな面積
を有し、集積回路素子搭載領域に、コンデンサの少なく
とも一部が設けられることを特徴とする。
すなわち、本発明によれば、抵抗コンデンサ素子のコン
デンサ形成部の少なくとも一部の上に該集積回路素子が
搭載される複合型集積回路装置が提供される。
デンサ形成部の少なくとも一部の上に該集積回路素子が
搭載される複合型集積回路装置が提供される。
また、本発明によれば、能動素子および受動素子を含む
集積回路素子と、これを支持すると共に外部回路との接
続を行なう配線基板と、上記集積回路素子と配線基板と
の間に配置され、1以上の抵抗およびコンデンサを有す
る抵抗コンデンサ素子とを備え、上記抵抗コンデンサ素
子は、その−にに配置さ九る集積回路素子より大きな面
積を有し、かつ、周辺部に、抵抗およびコンデンサの、
外部どの接続を行なう接続部が設けられる複合型集積回
路装置が提供される。
集積回路素子と、これを支持すると共に外部回路との接
続を行なう配線基板と、上記集積回路素子と配線基板と
の間に配置され、1以上の抵抗およびコンデンサを有す
る抵抗コンデンサ素子とを備え、上記抵抗コンデンサ素
子は、その−にに配置さ九る集積回路素子より大きな面
積を有し、かつ、周辺部に、抵抗およびコンデンサの、
外部どの接続を行なう接続部が設けられる複合型集積回
路装置が提供される。
1−、記集積回路素子は、接続部が設けられる部分を覆
わない位置に搭載されることが好ましい。
わない位置に搭載されることが好ましい。
上記集積回路素子、抵抗コンデンサ素子の接続部と、配
線基板に設けられる配線とは、例えば、それぞれワイヤ
ボンディングにより接続される。
線基板に設けられる配線とは、例えば、それぞれワイヤ
ボンディングにより接続される。
抵抗コンデンサ素子は、好ましい態様によれば、その上
に搭載される集積回路素子と配線基板との間で行なわれ
るワイヤボンデインクに必要な空間内に、その周囲が位
置する大きさに設けられるものである。
に搭載される集積回路素子と配線基板との間で行なわれ
るワイヤボンデインクに必要な空間内に、その周囲が位
置する大きさに設けられるものである。
本願の第2の発明は、」−記複合型集積回路装置を備え
た混成集積回路装置である。
た混成集積回路装置である。
すなわち、本発明によれば、配線基板に、集積回路素子
を複数個配置し、各集積回路素子と配線基板との間に、
1以上の抵抗およびコンデンサを有する抵抗コンデンサ
素子を配置することを特徴とする混成集積回路装置が提
供される。
を複数個配置し、各集積回路素子と配線基板との間に、
1以上の抵抗およびコンデンサを有する抵抗コンデンサ
素子を配置することを特徴とする混成集積回路装置が提
供される。
上記抵抗コンデンサ素子は、例えば、その上に配置され
る集積回路素子より大きな面積を有すると共に、周辺部
に、抵抗およびコンデンサの、外部との接続を行なう接
続部が設けられ、該接続部が設けられる部分を覆わない
位置に集積回路素子が搭載されて、該集積回路素子、抵
抗コンデンサ素子の接続部と、配線基板に設けI゛)れ
る配線とが、それぞれワイヤボンディングにより接続さ
れるものが好ましく用いられる。
る集積回路素子より大きな面積を有すると共に、周辺部
に、抵抗およびコンデンサの、外部との接続を行なう接
続部が設けられ、該接続部が設けられる部分を覆わない
位置に集積回路素子が搭載されて、該集積回路素子、抵
抗コンデンサ素子の接続部と、配線基板に設けI゛)れ
る配線とが、それぞれワイヤボンディングにより接続さ
れるものが好ましく用いられる。
本願の第3の発明は、上記複合型埃積回路装置を備えた
ICカー1へである。
ICカー1へである。
すなわち、本発明によれば、配線基板に、集積回路素子
を複数個配置し、各集積回路素子と配線基板との間に、
1以上の抵抗およびコンデンサを有する抵抗コンデンサ
素子を配置し、かつ、全体をカード型に成型することを
特徴とするI’Cカー1くが提供される。
を複数個配置し、各集積回路素子と配線基板との間に、
1以上の抵抗およびコンデンサを有する抵抗コンデンサ
素子を配置し、かつ、全体をカード型に成型することを
特徴とするI’Cカー1くが提供される。
集積回路としては、例えば、メモリが用いられる。
本発明は、後述の実施例のみに限定されることなく、以
下に述べるような種々の変形が可能である。
下に述べるような種々の変形が可能である。
(a)本発明の抵抗コンデンサ素子の構成は、電源の平
滑用のコンデンサが1個と1個以上の抵抗で成り立つが
、その他の部品(回路構成」−必要なコイル以外の部品
、すなわちコンデンサ等)が含まれていてもよい。
滑用のコンデンサが1個と1個以上の抵抗で成り立つが
、その他の部品(回路構成」−必要なコイル以外の部品
、すなわちコンデンサ等)が含まれていてもよい。
(b)コンデンサの一部が該集積回路素子の下部にあれ
ばよく、抵抗の一部あるいは全部が該年債回路素子の下
部に配置されていてもよい。
ばよく、抵抗の一部あるいは全部が該年債回路素子の下
部に配置されていてもよい。
(C) コンデンサと抵抗は、どちらが」―になって
も機能上は変わらない。すなオ)ち、後述する実施例て
述へているように、コンデンサが抵抗より下の層に形成
されているか、コンデンサの上部電極と抵抗を共用する
構造のみでなく、コンデンサが抵抗より上の層に形成さ
れている構造、また、コンデンサの下部電極を抵抗でま
かなう構造も変形例として成り立つ。
も機能上は変わらない。すなオ)ち、後述する実施例て
述へているように、コンデンサが抵抗より下の層に形成
されているか、コンデンサの上部電極と抵抗を共用する
構造のみでなく、コンデンサが抵抗より上の層に形成さ
れている構造、また、コンデンサの下部電極を抵抗でま
かなう構造も変形例として成り立つ。
(d)コンデンサと抵抗を搭載する基板は、抵抗および
コンデンサが表面に形成される際の熱に耐えることがで
きれば、絶縁物、導電体、半導体のいずれてもよい。例
えば、ガラス、金属、シリコン等が好ましく用いられる
。
コンデンサが表面に形成される際の熱に耐えることがで
きれば、絶縁物、導電体、半導体のいずれてもよい。例
えば、ガラス、金属、シリコン等が好ましく用いられる
。
(e)コンデンサは、製作が可能な面積において、必要
な容量を確保できるものであれば、適宜の比誘電率のも
のを用いることができる。例えば、五酸化タンタルが用
いられる。また、比誘電率の人きいものとして、例えば
、バリウム、釦、ジルコニウム、ネオジウ11、チタン
、タングステンの−・群から選ばれる少なくとも2種の
元素についての複合酸化物を成分として含むものが用い
られる。
な容量を確保できるものであれば、適宜の比誘電率のも
のを用いることができる。例えば、五酸化タンタルが用
いられる。また、比誘電率の人きいものとして、例えば
、バリウム、釦、ジルコニウム、ネオジウ11、チタン
、タングステンの−・群から選ばれる少なくとも2種の
元素についての複合酸化物を成分として含むものが用い
られる。
また、抵抗は、−船釣に用いられる薄膜抵抗材料を用い
ることができ、例えば、Cr−8i、Cr −S −i
、 O=、Ni−Cr、−J−a N等が好ましく用い
られる。
ることができ、例えば、Cr−8i、Cr −S −i
、 O=、Ni−Cr、−J−a N等が好ましく用い
られる。
(f)本発明によれば、抵抗コンデンサ素子の構成を変
更することにより、TCチップおよび配線基板にほとん
ど変更を加えずに、ICチップの搭載を行なう。しかし
、例えば、後の実施例で述べるように、若干全高が高く
なることを避けるために、配線基板の一部を削る程度の
加工や、コンデンサの電極に給電するために配線基板上
にコンデンサ用の配線を形成することを排除するもので
はない。
更することにより、TCチップおよび配線基板にほとん
ど変更を加えずに、ICチップの搭載を行なう。しかし
、例えば、後の実施例で述べるように、若干全高が高く
なることを避けるために、配線基板の一部を削る程度の
加工や、コンデンサの電極に給電するために配線基板上
にコンデンサ用の配線を形成することを排除するもので
はない。
[作用コ
ICの周辺回路は、受動素子による回路であり、抵抗、
コンデンサおよびコイルがそのために必要である。しか
し、コイルを使わなくても回路構成で代替することが可
能である。従って、抵抗とコンデンサを備えれば、一般
的には、受動回路の回路を構成できる。
コンデンサおよびコイルがそのために必要である。しか
し、コイルを使わなくても回路構成で代替することが可
能である。従って、抵抗とコンデンサを備えれば、一般
的には、受動回路の回路を構成できる。
抵抗は、電流容量の制限を無視すれば、長さ対幅の比を
一定にすることで原理」−いくらでも小さくできる。
一定にすることで原理」−いくらでも小さくできる。
ここで、問題はコンデンサである。コンデンサは、容量
を満たすために電極の対向する面積を確保しなければな
らない。
を満たすために電極の対向する面積を確保しなければな
らない。
コンデンサの容量″C”は、以下の式で表わされる。
C−ε。・ E、、 ・・・・・・(1)ここ
で、ε。:真空の誘電率 (8,85X10 F ・ロー )ε、:比誘
電率 S :電極面積 t :誘電体厚さ この式から明らかなように、電極間距離(誘電体厚さ)
を小さくすれば電極面積を小さくできる。
で、ε。:真空の誘電率 (8,85X10 F ・ロー )ε、:比誘
電率 S :電極面積 t :誘電体厚さ この式から明らかなように、電極間距離(誘電体厚さ)
を小さくすれば電極面積を小さくできる。
しかし、誘電体の厚さには限界がある。プロセスに依存
するが、実用上は10nm (100人)以下の膜を無
欠陥で作るのはたやすいことではない。
するが、実用上は10nm (100人)以下の膜を無
欠陥で作るのはたやすいことではない。
回路上、電源の平滑用としては最低0、μF(マイクロ
ファラッド)必要なので、一般的な誘電体である五酸化
タンタル(fl:約30)を例にとり計算すると、10
nmの膜厚で2nwn角の電極が必要になる。実際には
、歩留まりを考慮して、もっと厚い誘電体を作るので、
さらに、面積は増える。これだけの面積を、IC1個に
つき確保すると、実装面積に大きな影響を与える。
ファラッド)必要なので、一般的な誘電体である五酸化
タンタル(fl:約30)を例にとり計算すると、10
nmの膜厚で2nwn角の電極が必要になる。実際には
、歩留まりを考慮して、もっと厚い誘電体を作るので、
さらに、面積は増える。これだけの面積を、IC1個に
つき確保すると、実装面積に大きな影響を与える。
そこで、本発明では、面積を必要とするコンデンサをI
Cチップ下部のデッドスペースに配置し。
Cチップ下部のデッドスペースに配置し。
比較的面積を必要としないが接続数の多い抵抗を周囲に
配置する構造としである。この構造では、全体の高さが
若干大きくなるが、それは僅かであり、配線基板を削る
等の対応でこの僅かの増加を食い止めることも可能であ
る。しかも、ワイヤボンディングのための周囲スペース
を利用して抵抗を配置しているので面積増がないことが
特徴である。
配置する構造としである。この構造では、全体の高さが
若干大きくなるが、それは僅かであり、配線基板を削る
等の対応でこの僅かの増加を食い止めることも可能であ
る。しかも、ワイヤボンディングのための周囲スペース
を利用して抵抗を配置しているので面積増がないことが
特徴である。
(以下余白)
[実施例]
以下、本発明を、実施例により、さらに具体的に説明す
る。なお、本発明はこれら実施例に限定されない。
る。なお、本発明はこれら実施例に限定されない。
本発明の実施例1から9を、第1図乃至第13図に従っ
て説明する。
て説明する。
(実施例1)
本発明の第1の実施例について、第1A図〜第1C図を
参照して説明する。
参照して説明する。
第1A図は、本発明の第1の実施例の断面構造の一部を
模式的に示す断面図である。
模式的に示す断面図である。
本実施例の複合型集積回路装置は、配線基板9上に接着
M7を介して抵抗コンデンサ素子4を装着し、その上に
接着M3を介してICチップ1を装着して構成される。
M7を介して抵抗コンデンサ素子4を装着し、その上に
接着M3を介してICチップ1を装着して構成される。
配線基板9は、ガラスエポキシ樹脂等の絶縁材料により
構成され、その表面には、配線8が設けられている。こ
の配線8は、搭載されるICチップ1と、配線基板9内
または外の他の回路との接続を行なうためのもので、そ
の一端8a、すなわち、抵抗コンデンサ素子4と隣接す
る側の端部に、ボンディングワイヤ2の一端が接続され
る。
構成され、その表面には、配線8が設けられている。こ
の配線8は、搭載されるICチップ1と、配線基板9内
または外の他の回路との接続を行なうためのもので、そ
の一端8a、すなわち、抵抗コンデンサ素子4と隣接す
る側の端部に、ボンディングワイヤ2の一端が接続され
る。
抵抗コンデンサ素子4は、シリコン等の半導体または絶
縁体を用いて形成され、コンデンサ5と抵抗6とが設け
られている。これらは、後述する実施例において用いら
れるプロセスにより形成することができる。本実施例で
は、コンデンサ5をICチップ1の下部のデッドスペー
ス領域に配置し、抵抗をその外側の領域に配置しである
。
縁体を用いて形成され、コンデンサ5と抵抗6とが設け
られている。これらは、後述する実施例において用いら
れるプロセスにより形成することができる。本実施例で
は、コンデンサ5をICチップ1の下部のデッドスペー
ス領域に配置し、抵抗をその外側の領域に配置しである
。
ICチップ1は、例えば、シリコン等の半導体に、トラ
ンジスタ等の能動素子や、抵抗等の受動素子が集積化さ
れて設けられる。
ンジスタ等の能動素子や、抵抗等の受動素子が集積化さ
れて設けられる。
このICCチップ材、抵抗6と、コンデンサ5と、配線
8とは、それぞれボンディングワイヤ2を用いて必要な
接続がなされる。
8とは、それぞれボンディングワイヤ2を用いて必要な
接続がなされる。
本実施例は、ICCチップ材下部のデッドスペースにコ
ンデンサ5が配置される。このため、面積の大きいコン
デンサ5がICチップ1の面積とほぼ重なるため、コン
デンサ5を配置するための、配線基板9の必要面積の増
分を小さくすることができる。
ンデンサ5が配置される。このため、面積の大きいコン
デンサ5がICチップ1の面積とほぼ重なるため、コン
デンサ5を配置するための、配線基板9の必要面積の増
分を小さくすることができる。
また、面積をそれほど要しない抵抗6がコンデンサ5の
周囲に配置される。ところで、ICCチップ材、これを
囲む配線8の先端8aとの間は、ICチップ1の配置す
れの吸収、ワイヤボンデインクを行なうための空間確保
等のため、ある程度の余裕がデッI〜スペースとしてと
っである。また、抵抗6は、薄膜技術により非常に小さ
く形成できる。このため、コンデンサ5の周囲、すなわ
ち、ICチップ1の周囲に食み出して抵抗6が配置され
ても、これによっては、抵抗コンデンサ素子4の外周は
、それほど大きくならない。従って、抵抗コンデンサ素
子4は、ICCチップ材よびその周囲のデッドスペース
からなる領域内に収まって配置される。
周囲に配置される。ところで、ICCチップ材、これを
囲む配線8の先端8aとの間は、ICチップ1の配置す
れの吸収、ワイヤボンデインクを行なうための空間確保
等のため、ある程度の余裕がデッI〜スペースとしてと
っである。また、抵抗6は、薄膜技術により非常に小さ
く形成できる。このため、コンデンサ5の周囲、すなわ
ち、ICチップ1の周囲に食み出して抵抗6が配置され
ても、これによっては、抵抗コンデンサ素子4の外周は
、それほど大きくならない。従って、抵抗コンデンサ素
子4は、ICCチップ材よびその周囲のデッドスペース
からなる領域内に収まって配置される。
このように、本実施例の抵抗コンデンサ素子を搭載した
場合に、搭載前に比へて、IC1周辺の配線を含めた全
体で、実質的に体積増加を食い止めることができる。
場合に、搭載前に比へて、IC1周辺の配線を含めた全
体で、実質的に体積増加を食い止めることができる。
この点について、上記実施例の変形例を用いてさらに詳
細に説明する。
細に説明する。
第1B図は、従来の集積回路装置におけるICチップの
搭載状態を模式的に示す平面図、第1C図は本発明の複
合型集積回路装置の一実施例におけるICチップの搭載
状態を模式的に示す平面図である。
搭載状態を模式的に示す平面図、第1C図は本発明の複
合型集積回路装置の一実施例におけるICチップの搭載
状態を模式的に示す平面図である。
第1、3図に示す従来の装置は、配線基板1.01上に
設けられた配線102、ICチップ103およびボンデ
ィングワイヤ104で成り立っている。
設けられた配線102、ICチップ103およびボンデ
ィングワイヤ104で成り立っている。
なお、破線で囲んだ領域は、チップのダイボンディング
のためのデシ1〜スペース105である。デッドスペー
ス105の大きさは、ダイボンディング時の位置合わせ
精度や、基板の加工精度で決まる。
のためのデシ1〜スペース105である。デッドスペー
ス105の大きさは、ダイボンディング時の位置合わせ
精度や、基板の加工精度で決まる。
第1C図に示す本発明の実施例の装置は、配線基板10
上上に設けられた配線102、ICチップ103、ボン
ディングワイヤ104および抵抗コンデンサ素子106
を備えている。なお、破線で囲んだ領域は、チップのダ
イボンディングのためのデッドスペース105である。
上上に設けられた配線102、ICチップ103、ボン
ディングワイヤ104および抵抗コンデンサ素子106
を備えている。なお、破線で囲んだ領域は、チップのダ
イボンディングのためのデッドスペース105である。
第1B図と第1C図とを比較すれば明らかなように、本
実施例は、ICチップ]03の周囲のデッドスペース5
を従来のデッドスペース5と同様の寸法とすることがで
きる。抵抗コンデンサ素子1、06は、ICチップ10
3より大きいが、そのほとんどの部分がICチップ10
3の下部に隠れるために、ICチップ103からの輪郭
の膨らみをごく僅かにとどめることができるためである
。
実施例は、ICチップ]03の周囲のデッドスペース5
を従来のデッドスペース5と同様の寸法とすることがで
きる。抵抗コンデンサ素子1、06は、ICチップ10
3より大きいが、そのほとんどの部分がICチップ10
3の下部に隠れるために、ICチップ103からの輪郭
の膨らみをごく僅かにとどめることができるためである
。
また、この僅かの輪郭の膨らみが、そのままデッI〜ス
ペース105の輪郭の膨らみにつながる場合でも、膨ら
み分を配線102の領域で充分吸収することが可能であ
る。その結果、配線基板101の面方向の面積増加を全
体として食い止めることができる。
ペース105の輪郭の膨らみにつながる場合でも、膨ら
み分を配線102の領域で充分吸収することが可能であ
る。その結果、配線基板101の面方向の面積増加を全
体として食い止めることができる。
厚さ方向については、ワイヤボンディングのループ高さ
を制限すること、または、ICチップ下部の配線基板を
削ることで、高さの増加を抑えることが可能である。従
って、全体として、抵抗コンデンサ素子1.06の追加
搭載による実装体積の増加を食い止めることができる。
を制限すること、または、ICチップ下部の配線基板を
削ることで、高さの増加を抑えることが可能である。従
って、全体として、抵抗コンデンサ素子1.06の追加
搭載による実装体積の増加を食い止めることができる。
この構造では、ICチップ103から出ている抵抗コン
デンサ素子106の縁の部分が少ないので、ICチップ
103と抵抗コンデンサ素子106とのワイヤボンディ
ングが難しいように思われる。しかし、この問題は、配
線基板1.011でなく、抵抗コンデンサ素子106を
チップ状に分割する前のウェハ状態で抵抗コンデンサ素
子106上にICチップ103を搭載して、ボンディン
グワイヤ108を用いてワイヤボンディングを予め施す
ことで解決できる。すなわち、1.Cチップ103と抵
抗コンデンサ素子106とが一体に接着され、しかも、
お互いがワイヤボンディングで電気的に接続されたーっ
の部品として配線基板101上に搭載されることになる
。
デンサ素子106の縁の部分が少ないので、ICチップ
103と抵抗コンデンサ素子106とのワイヤボンディ
ングが難しいように思われる。しかし、この問題は、配
線基板1.011でなく、抵抗コンデンサ素子106を
チップ状に分割する前のウェハ状態で抵抗コンデンサ素
子106上にICチップ103を搭載して、ボンディン
グワイヤ108を用いてワイヤボンディングを予め施す
ことで解決できる。すなわち、1.Cチップ103と抵
抗コンデンサ素子106とが一体に接着され、しかも、
お互いがワイヤボンディングで電気的に接続されたーっ
の部品として配線基板101上に搭載されることになる
。
配線基板101上でのワイヤボンディングは、2種類、
すなわち、配線基板101と抵抗コンデンサ素子106
を結ぶボンディング(ボンディングワイヤ107)およ
び配線基板101とICチップ103を直接結ぶボンデ
ィング(ボンディングワイヤ109)である。
すなわち、配線基板101と抵抗コンデンサ素子106
を結ぶボンディング(ボンディングワイヤ107)およ
び配線基板101とICチップ103を直接結ぶボンデ
ィング(ボンディングワイヤ109)である。
(実施例2)
本発明の第2の実施例を第2図および第3図に従って説
明する。
明する。
第2図は、本発明の第2の実施例の断面構造を模式的に
示す断面図、第3図は第2の実施例の製造工程図である
。
示す断面図、第3図は第2の実施例の製造工程図である
。
第2図において、符号10はICチップ、11は接着層
、12は表面保護層、13は抵抗電極、14は抵抗体、
15は絶縁層、16はコンデンサ上部電極、17は誘電
体、18はコンデンサ下部電極、19は絶縁層、20は
シリコン基板、21は接着層、22は配線基板、23は
抵抗コンデンサ素子、24はバイアホール、25はバイ
アホールを各々意味する。なお、第2図では、抵抗コン
デンサ素子23の内部を詳しく表示し、配線基板22上
の配線およびボンディングワイヤを省略しである。
、12は表面保護層、13は抵抗電極、14は抵抗体、
15は絶縁層、16はコンデンサ上部電極、17は誘電
体、18はコンデンサ下部電極、19は絶縁層、20は
シリコン基板、21は接着層、22は配線基板、23は
抵抗コンデンサ素子、24はバイアホール、25はバイ
アホールを各々意味する。なお、第2図では、抵抗コン
デンサ素子23の内部を詳しく表示し、配線基板22上
の配線およびボンディングワイヤを省略しである。
本実施例は、配線基板22上に接着層21を用いて抵抗
コンデンサ素子23を、その上にICチップ10を接着
層11を用いてそれぞれ装着してある。本実施例のIC
チップ10は、3m角、抵抗コンデンサ素子23は、5
IIII+角である。
コンデンサ素子23を、その上にICチップ10を接着
層11を用いてそれぞれ装着してある。本実施例のIC
チップ10は、3m角、抵抗コンデンサ素子23は、5
IIII+角である。
このICチップ10には、能動素子および受動素子が複
数個集積化して設けられている。なお、以下の実施例に
おいて用いられるICチップも。
数個集積化して設けられている。なお、以下の実施例に
おいて用いられるICチップも。
特に、説明しない限り同様に構成される。
また、抵抗コンデンサ素子23には、シリコン基板20
に、絶縁層19を設け、この上に、コンデンサ下部電極
18、誘電体17およびコンデンサ上部電極1Gを設け
てコンデンサを形成しである。また、このコンデンサ上
部電極16上に絶縁[15を設け、このff!An層1
5上の一部の領域に、抵抗体14および抵抗電極13が
設けられている。
に、絶縁層19を設け、この上に、コンデンサ下部電極
18、誘電体17およびコンデンサ上部電極1Gを設け
てコンデンサを形成しである。また、このコンデンサ上
部電極16上に絶縁[15を設け、このff!An層1
5上の一部の領域に、抵抗体14および抵抗電極13が
設けられている。
上記コンデンサには、バイアホール24および25が設
けられ、外部との接続を可能としである。
けられ、外部との接続を可能としである。
また、抵抗コンデンサ素子23の上面には、上記バイア
ホール24.、25および抵抗電極13が設けられてい
る部分を除いた領域に表面保護層12が設けられている
。そして、この表面保護層12上にICチップ10が装
着される。この場合、ICチップ10は、上記バイアホ
ール24,25および抵抗電極13を覆わないように位
置決めして置かれる。
ホール24.、25および抵抗電極13が設けられてい
る部分を除いた領域に表面保護層12が設けられている
。そして、この表面保護層12上にICチップ10が装
着される。この場合、ICチップ10は、上記バイアホ
ール24,25および抵抗電極13を覆わないように位
置決めして置かれる。
本実施例では、コンデンサが抵抗コンデンサ素子23の
全面に配置されているため、ICチップの大きさに容量
が直接影響されない。従って、比較的小さいICチップ
10であるが、0、μFの容量を確保できている。
全面に配置されているため、ICチップの大きさに容量
が直接影響されない。従って、比較的小さいICチップ
10であるが、0、μFの容量を確保できている。
抵抗体14を構成する抵抗薄膜は、Cr−Si系の抵抗
体であって、クロム48重量%、シリコン52重量%の
材料を用い、膜厚を0.01μ■1としである。シート
抵抗は、約1にΩである。
体であって、クロム48重量%、シリコン52重量%の
材料を用い、膜厚を0.01μ■1としである。シート
抵抗は、約1にΩである。
また、シリコンウェハ(単結晶シリコン板)を基板とし
て用いた抵抗コンデンサ素子23の厚さは、0 、 3
mnであり、ボンディングワイヤ(図示せず)のループ
高さを低くするという対策で、ICチップ10と抵抗コ
ンデンサ素子23を合わせた全体の高さを抵抗コンデン
サ素子23を使用しない従来のものと同等に抑えること
ができる。
て用いた抵抗コンデンサ素子23の厚さは、0 、 3
mnであり、ボンディングワイヤ(図示せず)のループ
高さを低くするという対策で、ICチップ10と抵抗コ
ンデンサ素子23を合わせた全体の高さを抵抗コンデン
サ素子23を使用しない従来のものと同等に抑えること
ができる。
本実施例の製造手順について、第3図をも参照して説明
する。
する。
(a)シリコン基板20の表面を酸化し、厚さ約1.5
μmの絶縁層19を形成する。
μmの絶縁層19を形成する。
(b) アルミニウムの全面蒸着て、厚さ約2μm11
のコンデンサ下部電極]−8を成膜する。
のコンデンサ下部電極]−8を成膜する。
(c)厚さ約0.05μm11の五酸化タンタルの誘電
体17を形成する。この五酸化タンタルの層は、次のよ
うにして形成する。
体17を形成する。この五酸化タンタルの層は、次のよ
うにして形成する。
(c −1,) タンタルのアルコキシドを加水分解
し、ゾル状になった物質をスピンナで塗布する。1回の
塗布で、約0.017Lmの五酸化タンタルの薄層が形
成される。
し、ゾル状になった物質をスピンナで塗布する。1回の
塗布で、約0.017Lmの五酸化タンタルの薄層が形
成される。
(c−2) J上記(c−])の工程を5回繰り返す。
(d) アルミニウムの全面蒸着で、コンデンサ上部電
極16(厚さ約2μIn)を成膜する。
極16(厚さ約2μIn)を成膜する。
(e)化学的気相成長(CVD)法により、厚さ約2μ
Illの酸化シリコンによる絶縁層15を成膜する。
Illの酸化シリコンによる絶縁層15を成膜する。
(f) スパッタリングにより、厚さ約0,01μm1
1のクロム−シリコン薄膜を成膜する。
1のクロム−シリコン薄膜を成膜する。
(g)上記(f)に連続して、アルミニウムを約272
I11成膜する・ (h) レジスI〜膜をマスクとして、表面のアルミ
ニウムをりん酸系のエツチング液で除去し、パターン形
成をする。
I11成膜する・ (h) レジスI〜膜をマスクとして、表面のアルミ
ニウムをりん酸系のエツチング液で除去し、パターン形
成をする。
(1)レジスI−膜をマスクとして、表面のクロムシリ
コン薄膜をイオンミリングでパターニングする。この時
点で、抵抗体」4および抵抗電極13のパターンか形成
される。
コン薄膜をイオンミリングでパターニングする。この時
点で、抵抗体」4および抵抗電極13のパターンか形成
される。
(j)化学的気イ・[1成長(cvD)法により、厚さ
約2μmの酸化シリコンによる表面保護層12を成膜す
る。
約2μmの酸化シリコンによる表面保護層12を成膜す
る。
(k) レジス1へ膜をマスクとして、弗酸系のエツ
チング液で表面保護膜12と、絶縁層]5をエツチング
し、バイアホール25を形成する。
チング液で表面保護膜12と、絶縁層]5をエツチング
し、バイアホール25を形成する。
(Q) レジス[〜膜をマスクとして、りん酸系のエ
ツチング液でコンデンサ上部電極16をエツチングし、
さらに、イオンミリングで誘電体17をエツチングして
、バイアホール24を形成する。
ツチング液でコンデンサ上部電極16をエツチングし、
さらに、イオンミリングで誘電体17をエツチングして
、バイアホール24を形成する。
(m)以」二の工程を経て製作された抵抗コンデンす素
子23を、エポキシ系の接着剤で配線基板22上に固定
し、さらに、同じくエポキシ系の接着剤でICチップ1
0を抵抗コンデンサ素子23上に接着する。最後に、I
Cチップ10と抵抗電極13とバイアホール24.25
内のコンデンサ上部電極16および下部電極18との間
、また、これらと配線基板22のボンディングエリアと
の間を接続するため1図示しないボンディングワイヤで
ワイヤボンディングを行なって、本実施例の複合型集積
回路装置が完成する。
子23を、エポキシ系の接着剤で配線基板22上に固定
し、さらに、同じくエポキシ系の接着剤でICチップ1
0を抵抗コンデンサ素子23上に接着する。最後に、I
Cチップ10と抵抗電極13とバイアホール24.25
内のコンデンサ上部電極16および下部電極18との間
、また、これらと配線基板22のボンディングエリアと
の間を接続するため1図示しないボンディングワイヤで
ワイヤボンディングを行なって、本実施例の複合型集積
回路装置が完成する。
本実施例の最大の特徴は、コンデンサが抵抗コンデンサ
素子23の全面に形成されていることである。そのため
、同一の寸法では、最大の容量を得ることができる。
素子23の全面に形成されていることである。そのため
、同一の寸法では、最大の容量を得ることができる。
本実施例は、シリコン基板20について、通常のICの
製造プロセスを流用できるので、プロセス上有利である
。しかも、シリコン基板20と、ICチップ10の材質
が等しいので、ICチップのサイズが大きくなっても、
熱膨張係数差による信頼性の低下を心配する必要がない
。
製造プロセスを流用できるので、プロセス上有利である
。しかも、シリコン基板20と、ICチップ10の材質
が等しいので、ICチップのサイズが大きくなっても、
熱膨張係数差による信頼性の低下を心配する必要がない
。
五酸化タンタルの薄膜の製法には、一般的なものの一つ
としてスパッタリング法がある。本実施例では、スパッ
タリングではなくゾルゲル法を採用している。本実施例
で採用したツルゲル法は、大面積に容易に対応でき、真
空にする必要がないので、処理能力が高く、しかも、電
気特性がスパッタリング法によるものと同等以上の膜質
が得られており、有効な生産手段である。
としてスパッタリング法がある。本実施例では、スパッ
タリングではなくゾルゲル法を採用している。本実施例
で採用したツルゲル法は、大面積に容易に対応でき、真
空にする必要がないので、処理能力が高く、しかも、電
気特性がスパッタリング法によるものと同等以上の膜質
が得られており、有効な生産手段である。
本実施例は、抵抗体14としてクロム−シリコンの合金
を使用している。これは、比抵抗が高く抵抗値の調整範
囲が大きいためである。比抵抗は小さいが、ニッケルー
クロムや、窒化タンタルといった、一般的によく使わJ
している材料を用いてもよい。
を使用している。これは、比抵抗が高く抵抗値の調整範
囲が大きいためである。比抵抗は小さいが、ニッケルー
クロムや、窒化タンタルといった、一般的によく使わJ
している材料を用いてもよい。
本実施例では、抵抗を抵抗コンデンサ素子23の片側の
みに配置したが、もちろん、両側(さらには、四方)に
配置してもよい。目的により配置を選択することができ
る。
みに配置したが、もちろん、両側(さらには、四方)に
配置してもよい。目的により配置を選択することができ
る。
(実施例3)
本発明の第3の実施例について第4図から第6図に従っ
て説明する。
て説明する。
第4図は、本発明の第3の実施例の断面構造を模式的に
示す断面図、第5図は第3の実施例の製造工程図、第6
図は第3の実施例の製造工程の一部を示す説明図である
。
示す断面図、第5図は第3の実施例の製造工程図、第6
図は第3の実施例の製造工程の一部を示す説明図である
。
符号26はICチップ、27は接着層、28は表面保護
層、29抵抗電極、30は抵抗体、31は抵抗電極、3
2は抵抗体、33はバイアホール、34はコンデンサ上
部電極、35はバイアホール、36は誘電体、37はコ
ンデンサ下部電極、38は絶縁層、39はシリコン基板
、40は接着層、41は配線基板、42は抵抗コンデン
サ素子を意味する。なお、第4図に示す実施例では第1
図と同じく、抵抗コンデンサ素子42の内部を詳しく表
示し、配線基板41上の配線およびボンディングワイヤ
を省略しである。また、配線およびワイヤボンディング
は、例えば、上述した第1C図に示すように行なうこと
ができる。
層、29抵抗電極、30は抵抗体、31は抵抗電極、3
2は抵抗体、33はバイアホール、34はコンデンサ上
部電極、35はバイアホール、36は誘電体、37はコ
ンデンサ下部電極、38は絶縁層、39はシリコン基板
、40は接着層、41は配線基板、42は抵抗コンデン
サ素子を意味する。なお、第4図に示す実施例では第1
図と同じく、抵抗コンデンサ素子42の内部を詳しく表
示し、配線基板41上の配線およびボンディングワイヤ
を省略しである。また、配線およびワイヤボンディング
は、例えば、上述した第1C図に示すように行なうこと
ができる。
本実施例は、配線基板41上に接着層4oを用いて抵抗
コンデンサ素子42を、その上にICチップ26を接着
層27を用いてそれぞれ装着しである。本実施例のIC
チップ26は、3nwn角、抵抗コンデンサ素子42は
5m角である。
コンデンサ素子42を、その上にICチップ26を接着
層27を用いてそれぞれ装着しである。本実施例のIC
チップ26は、3nwn角、抵抗コンデンサ素子42は
5m角である。
抵抗コンデンサ素子42は、シリコン基板39に、絶縁
層38を設け、この上に、コンデンサ下部電極37と、
誘電体36と、抵抗体30および抵抗電極29からなる
コンデンサ上部電極34とを有して構成されるコンデン
サ、ならびに、上記誘電体36上に、抵抗体32および
抵抗電極31からなる抵抗が設けられる。
層38を設け、この上に、コンデンサ下部電極37と、
誘電体36と、抵抗体30および抵抗電極29からなる
コンデンサ上部電極34とを有して構成されるコンデン
サ、ならびに、上記誘電体36上に、抵抗体32および
抵抗電極31からなる抵抗が設けられる。
これらの上には、表面保護M2Bが設けられると共に、
上記抵抗電極31.33およびコンデンサ下部電極37
に対する接続用のバイアホールが設けられる。この表面
保護層28上にICチップ26が搭載される。この場合
、ICチップ26は、上述したように、抵抗コンデンサ
素子42のコンデンサ領域の上に配置される。
上記抵抗電極31.33およびコンデンサ下部電極37
に対する接続用のバイアホールが設けられる。この表面
保護層28上にICチップ26が搭載される。この場合
、ICチップ26は、上述したように、抵抗コンデンサ
素子42のコンデンサ領域の上に配置される。
本実施例では、コンデンサの実効面積(コンデンサ上部
電極の面積に相当)がほぼICチップ26と同じであり
、五酸化タンタルでは容量の確保が困難であるので、比
誘電率の高いバリウム・鉛・ネオジウム・チタンの複合
酸化物(BaO−PbO・Nd、03・4TiO,)を
用いている。比誘電率が約90と、五酸化タンタルの約
3倍あるので、面積の小さい分を補い、0、μFの容量
を確保できる。抵抗体30および32を構成する抵抗薄
膜は、最も安定性が高いと称せられている窒化タンタル
を用い、膜厚を0.01μmとしである。シート抵抗は
、約100Ωである。
電極の面積に相当)がほぼICチップ26と同じであり
、五酸化タンタルでは容量の確保が困難であるので、比
誘電率の高いバリウム・鉛・ネオジウム・チタンの複合
酸化物(BaO−PbO・Nd、03・4TiO,)を
用いている。比誘電率が約90と、五酸化タンタルの約
3倍あるので、面積の小さい分を補い、0、μFの容量
を確保できる。抵抗体30および32を構成する抵抗薄
膜は、最も安定性が高いと称せられている窒化タンタル
を用い、膜厚を0.01μmとしである。シート抵抗は
、約100Ωである。
本実施例の製造手順について、第5図に従って説明する
。
。
(a)シリコン基板39の表面を酸化し、厚さ約1.5
μn1の#!縁層38を形成する。
μn1の#!縁層38を形成する。
(b) アルミニウムの全面蒸着で厚さ約2μmのコン
デンサ下部電極37を成膜する。
デンサ下部電極37を成膜する。
(c)厚さ約0.05μmのバリウム・鉛・ネオジウム
・チタンの複合酸化物(BaO−PbO−Nd20゜4
TiO□)の誘電体36を形成する。
・チタンの複合酸化物(BaO−PbO−Nd20゜4
TiO□)の誘電体36を形成する。
なお、詳しい工程は、後述する。
(d) スパッタリングにより、厚さ約0.01μmの
窒化タンタル薄膜を成膜する。
窒化タンタル薄膜を成膜する。
(e)上記(d)工程に連続して、アルミニウムを約2
7tm成膜する。
7tm成膜する。
(f) レジスト膜をマスクとして、表面のアルミニ
ウムをりん酸系のエツチング液で除去し、パターン形成
をする。
ウムをりん酸系のエツチング液で除去し、パターン形成
をする。
(g) レジスト膜をマスクとして、表面の窒化タン
タル薄膜をイオンミリングでパターニングする。
タル薄膜をイオンミリングでパターニングする。
この時点で、抵抗体32および抵抗電極31のパターン
が形成される。
が形成される。
(h)化学的気相成長法により、厚さ約2μmの酸化シ
リコンによる表面保護層28を成膜する。
リコンによる表面保護層28を成膜する。
(i) レジスト膜をマスクとして、弗酸系のエツチ
ング液で表面保護層28をエツチングし、バイアホール
33を形成する。
ング液で表面保護層28をエツチングし、バイアホール
33を形成する。
(j) レジスト膜をマスクとして、イオンミリング
で誘電体36をエツチングして、バイアホール35を形
成する。
で誘電体36をエツチングして、バイアホール35を形
成する。
(k)以上、でき上がった抵抗コンデンサ素子42をエ
ポキシ系の接着剤で配線基板41上に固定し、さらに、
同じくエポキシ系の接着剤でICデツプ26を抵抗コン
デンサ素子/lI2上に接着し、最後に、ワイヤボンデ
ィングして、本実施例が完成する。
ポキシ系の接着剤で配線基板41上に固定し、さらに、
同じくエポキシ系の接着剤でICデツプ26を抵抗コン
デンサ素子/lI2上に接着し、最後に、ワイヤボンデ
ィングして、本実施例が完成する。
次に、バリウム・鉛・ネオジウム・チタンの複合酸化物
(BaO−PbO・Nd2O3・4Tj02)の製造プ
ロセスの一例について、第6図に基づいて述へる。
(BaO−PbO・Nd2O3・4Tj02)の製造プ
ロセスの一例について、第6図に基づいて述へる。
■還流管付間ソ]」フラスコ(500mQ用)にバリウ
ム(Ba) 1.37g (0,01mo+)とイソプ
ロピルアルコール(j−C,If、01l) 80m
Qを入れ、オイルバスを用い、窒素中80℃で30分間
還流する。溶液中では、バリウムのアルコキシドが形成
されている。
ム(Ba) 1.37g (0,01mo+)とイソプ
ロピルアルコール(j−C,If、01l) 80m
Qを入れ、オイルバスを用い、窒素中80℃で30分間
還流する。溶液中では、バリウムのアルコキシドが形成
されている。
■ この四ツ1]フラスコに、チタンのアルコキシド(
Ti (QC3H□)4) 1. ]、、3g (0,
04+nol−)をイソプロピルアルコール(i−C,
11,011) 1.00m Qに溶解した溶液、鉛の
アルコキシド(Pi) (OC3H7)2)3.25g
(0,0]、mol)をイソプロピルアルコール(j
−C311701+) 50mQに溶解した溶液、およ
び、硝酸ネオジウム(Nd (No、 L・511□O
)4.20g(0、01,mol−)を、イソプI]
ヒ)I)7)IJコ−)Li (jC3II7011)
50 +n Q、に溶解し、窒素中、80°Cで30
分間反応させた溶液(Nd(OC3117)3)をそれ
ぞれ滴下ロー1へに入れ、装着する。
Ti (QC3H□)4) 1. ]、、3g (0,
04+nol−)をイソプロピルアルコール(i−C,
11,011) 1.00m Qに溶解した溶液、鉛の
アルコキシド(Pi) (OC3H7)2)3.25g
(0,0]、mol)をイソプロピルアルコール(j
−C311701+) 50mQに溶解した溶液、およ
び、硝酸ネオジウム(Nd (No、 L・511□O
)4.20g(0、01,mol−)を、イソプI]
ヒ)I)7)IJコ−)Li (jC3II7011)
50 +n Q、に溶解し、窒素中、80°Cで30
分間反応させた溶液(Nd(OC3117)3)をそれ
ぞれ滴下ロー1へに入れ、装着する。
■T]、 (QC,H□)4、Pb (QCjH7)z
およびNd (QC,11,)。
およびNd (QC,11,)。
の溶液を、同時に1時間かけて滴下する。滴下後、反応
溶液を80°Cに保ち2時間撹拌する。
溶液を80°Cに保ち2時間撹拌する。
■水(If20) ]、、26g (0,07++1o
1)および酢酸(CIl、Co○If) 6g (0、
1mol、)をイソプロピルアルコール(j−C,11
,,0ff) 30m Qに溶解した溶液を、滴下ロー
1・を用い30分間かけて滴下する。
1)および酢酸(CIl、Co○If) 6g (0、
1mol、)をイソプロピルアルコール(j−C,11
,,0ff) 30m Qに溶解した溶液を、滴下ロー
1・を用い30分間かけて滴下する。
■この反応溶液を80℃で2時間撹拌した後、還流管を
リービッヒ冷却管等に取り替え、減圧蒸留できる装置と
する。
リービッヒ冷却管等に取り替え、減圧蒸留できる装置と
する。
(Φ この装置を用い、反応媒体であるイソプロピルア
ルコール(]−C311□011)を蒸留除去し、反応
溶液を100 m Qまで濃縮する。
ルコール(]−C311□011)を蒸留除去し、反応
溶液を100 m Qまで濃縮する。
■この濃縮溶液をスピンナを用い、塗布する。
なお、1回の塗布で約0.01μmの膜厚が得られる。
完全な連続膜にするため、本実施例では塗布回数を5回
としである。
としである。
■空気中400℃で1時間熱処理し、BaO・pbo・
Nd2O3・4T10□の薄膜が完成する。
Nd2O3・4T10□の薄膜が完成する。
本実施例のような複合酸化物は、蒸着やスパッタリング
といった通常の薄膜形成方法で形成することが難しい。
といった通常の薄膜形成方法で形成することが難しい。
その理由は、目的とする構造および組成を基板上で実現
することが難しいことによる。
することが難しいことによる。
例えば、目的組成(BaO・PbO−Nd2O3・4T
jO2)のターゲラ1〜によるスパッタリングでは、ス
パッタリングによるエネルギで複合酸化物の結合が外れ
、基板上には、組成は近似しているが、構造の全く異な
る物質が形成される。
jO2)のターゲラ1〜によるスパッタリングでは、ス
パッタリングによるエネルギで複合酸化物の結合が外れ
、基板上には、組成は近似しているが、構造の全く異な
る物質が形成される。
また、目的組成をるつぼに入れて蒸着、または、エレク
トロブレーティングをしようとすると、蒸発する際に、
スパッタリングと同じように構造が破壊される。さらに
、構成物間の蒸気圧の差によって蒸気圧の低いものが選
択的に堆積する結果、組成までずれる。
トロブレーティングをしようとすると、蒸発する際に、
スパッタリングと同じように構造が破壊される。さらに
、構成物間の蒸気圧の差によって蒸気圧の低いものが選
択的に堆積する結果、組成までずれる。
組成をずらさないようにするには、複数の蒸発源から構
成物を別々に蒸発させる方法がある。この場合、基板」
−で複合酸化物になる保証がない。
成物を別々に蒸発させる方法がある。この場合、基板」
−で複合酸化物になる保証がない。
また、真空雰囲気は、還元性を持っており、スパッタリ
ングでも、純粋のアルゴンでなく、酸素を混入したガス
雰囲気で行なう必要があるが、この酸素の作用は消極的
、すなわち、ターゲット中の酸素の離脱を抑えるという
ものである。
ングでも、純粋のアルゴンでなく、酸素を混入したガス
雰囲気で行なう必要があるが、この酸素の作用は消極的
、すなわち、ターゲット中の酸素の離脱を抑えるという
ものである。
その点、イオンミキシング法で、スパッタリンク、ある
いは、イオンビームスパッタリング、蒸着て粒子か基板
に飛来する途中の経路に酸素イオンを照射して、酸化を
促進する方法もある。この場合には、原料として酸化物
でなく、金属元素のままでもよく、蒸発のコントロール
はやりやすい。
いは、イオンビームスパッタリング、蒸着て粒子か基板
に飛来する途中の経路に酸素イオンを照射して、酸化を
促進する方法もある。この場合には、原料として酸化物
でなく、金属元素のままでもよく、蒸発のコントロール
はやりやすい。
しかし、この場合でも、基板」二の薄膜が目的の複合酸
化物になっている保証がない。
化物になっている保証がない。
その点、本実施例の方法は、複合酸化物が分解するほど
の加熱工程を含まないので、比較的容易に複合酸化物の
薄膜を形成することができる。
の加熱工程を含まないので、比較的容易に複合酸化物の
薄膜を形成することができる。
本実施例の最大の特徴は、プロセスが第2の実施例より
簡略化されていることである。第2の実施例ではmまで
あった工程が、本実施例ではkになっている。逐次積層
の薄膜工程では、1工程毎に歩留まりが低下するので、
1工程でも少ない方が望ましい。本実施例では、コンデ
ンサの面積を犠牲にして工程を少なくする選択をしたも
のである。
簡略化されていることである。第2の実施例ではmまで
あった工程が、本実施例ではkになっている。逐次積層
の薄膜工程では、1工程毎に歩留まりが低下するので、
1工程でも少ない方が望ましい。本実施例では、コンデ
ンサの面積を犠牲にして工程を少なくする選択をしたも
のである。
なお、比誘電率の高い材料として、上記したものの他に
、例えば、BaTi0.、Pb (Zr、Ti)03等
の酸化物強誘電体を用いることも可能である。
、例えば、BaTi0.、Pb (Zr、Ti)03等
の酸化物強誘電体を用いることも可能である。
(以下余白)
(実施例4)
本発明の第4の実施例を第7図および第8図に従って説
明する。
明する。
第7図は、本発明の第4の実施例の断面構造を模式的に
示す断面図、第8図は第4の実施例の製造工程の一部で
ある。
示す断面図、第8図は第4の実施例の製造工程の一部で
ある。
符号43はICチップ、44は接着層、45は表面保護
層、46は抵抗電極、47は抵抗体、48はバイアホー
ル、49はバイアホール、5゜は絶縁層、51はコンデ
ンサ上部電極、52は誘電体、53はコンデンサ下部電
極、54はガラス基板、55は接着層、56は配線基板
、57は抵抗コンデンサ素子を意味する。なお、第7図
では、抵抗コンデンサ素子57の内部を詳しく表示し、
配線基板56上の配線およびボンディングワイヤを省略
しである。
層、46は抵抗電極、47は抵抗体、48はバイアホー
ル、49はバイアホール、5゜は絶縁層、51はコンデ
ンサ上部電極、52は誘電体、53はコンデンサ下部電
極、54はガラス基板、55は接着層、56は配線基板
、57は抵抗コンデンサ素子を意味する。なお、第7図
では、抵抗コンデンサ素子57の内部を詳しく表示し、
配線基板56上の配線およびボンディングワイヤを省略
しである。
本実施例は、配線基板56に凹穴状に設けられた搭載部
56aに、接着層55を用いて抵抗コンデンサ素子57
を、その上に、接着[44を用いてICチップ43をそ
れぞれ装着しである。本実−43= 旅例のICチップ43は、3■角、抵抗コンデンサ素子
57は5m角である。
56aに、接着層55を用いて抵抗コンデンサ素子57
を、その上に、接着[44を用いてICチップ43をそ
れぞれ装着しである。本実−43= 旅例のICチップ43は、3■角、抵抗コンデンサ素子
57は5m角である。
抵抗コンデンサ素子57は、ガラス基板54に、コンデ
ンサ下部電極53、誘電体52およびコンデンサ上部電
極51を設けてコンデンサが形成される。また、このコ
ンデンサ上部電極51上に絶縁層50を設け、この絶縁
[50上の一部の領域に、抵抗体47および抵抗電極4
6が設けられる。
ンサ下部電極53、誘電体52およびコンデンサ上部電
極51を設けてコンデンサが形成される。また、このコ
ンデンサ上部電極51上に絶縁層50を設け、この絶縁
[50上の一部の領域に、抵抗体47および抵抗電極4
6が設けられる。
上記コンデンサには、バイアホール48.49が設けら
れ、外部との接続を行なう接続部が確保されている。
れ、外部との接続を行なう接続部が確保されている。
また、抵抗コンデンサ素子57の上面には、第2実施例
と同様に、バイアホール4.8,4.9および抵抗電極
46が設けられている部分を除いた領域に、表面保護層
45が設けられている。そして、この表面保護層45上
に、ICチップ43が装着される。この場合、ICチッ
プ43は、上記第2実施例の場合と同様に、接続部とな
るバイアホール48,49および抵抗電極46を覆わな
いように配置される。
と同様に、バイアホール4.8,4.9および抵抗電極
46が設けられている部分を除いた領域に、表面保護層
45が設けられている。そして、この表面保護層45上
に、ICチップ43が装着される。この場合、ICチッ
プ43は、上記第2実施例の場合と同様に、接続部とな
るバイアホール48,49および抵抗電極46を覆わな
いように配置される。
本実施例では、第2の実施例と同じく、コンデンサが抵
抗コンデンサ素子57の全面に配置されているため、0
、μFの容量を確保できている。
抗コンデンサ素子57の全面に配置されているため、0
、μFの容量を確保できている。
抵抗体47を構成する抵抗薄膜は、上記第2の実施例と
同様に、クロム48重量%、シリコン52重量%の材料
を用い、膜厚を0.01μmとしである。シート抵抗は
、約1にΩである。
同様に、クロム48重量%、シリコン52重量%の材料
を用い、膜厚を0.01μmとしである。シート抵抗は
、約1にΩである。
また、硼珪酸ガラスを基板として用いた抵抗コンデンサ
素子57の厚さは、0.5mmであり、ボンディングワ
イヤ(図示せず)のループ高さを低くする対策を施した
だけでは、ICチップ43までの全高を、抵抗コンデン
サ素子57を使用しない従来のものと同等に抑えること
ができないので、配線基板56の、抵抗コンデンサ素子
57搭載部56aを0.2 mm削って凹状に設け、全
高を従来並みにしである。
素子57の厚さは、0.5mmであり、ボンディングワ
イヤ(図示せず)のループ高さを低くする対策を施した
だけでは、ICチップ43までの全高を、抵抗コンデン
サ素子57を使用しない従来のものと同等に抑えること
ができないので、配線基板56の、抵抗コンデンサ素子
57搭載部56aを0.2 mm削って凹状に設け、全
高を従来並みにしである。
基板として絶縁物のがラスを採用したので、シリコンの
ように表面を絶縁皮膜で蔽う工夫をする必要がないこと
が、本実施例の特徴といえる。
ように表面を絶縁皮膜で蔽う工夫をする必要がないこと
が、本実施例の特徴といえる。
本実施例は、シリコンよりは耐熱性の乏しいガラスを採
用したので、上記第2、第3の実施例よりも熱処理温度
を低く抑えるために、誘電体の成膜方法を工夫しである
。以下に、五酸化タンタルによる誘電体膜の製法を第8
図に従って述へる。
用したので、上記第2、第3の実施例よりも熱処理温度
を低く抑えるために、誘電体の成膜方法を工夫しである
。以下に、五酸化タンタルによる誘電体膜の製法を第8
図に従って述へる。
なお、この成膜方法は、成膜と同時にパターン形成がで
きる点が、低温プロセスという点に加えての特徴である
。従って、上記第2の実施例より全体プロセスが簡略化
されている。しかし、他の部分が第2の実施例(第3図
)と同じであるので、ここでは省略する。
きる点が、低温プロセスという点に加えての特徴である
。従って、上記第2の実施例より全体プロセスが簡略化
されている。しかし、他の部分が第2の実施例(第3図
)と同じであるので、ここでは省略する。
第8図は本発明を実施する五酸化タンタルの成膜装置の
一例を示す構成図である。
一例を示す構成図である。
純空気等の雰囲気置換が可能なボックス6G内に、紫外
線ランプ等の光照射装置58、特定波長の光を選択的に
取り出すことができるモノクロメータ59、抵抗コンデ
ンサ素子65を保持するための微動可能なステージ63
、モノクロメータ59で選択された波長の紫外線等を一
定時間照射するためのシャッター機構67、ホトマスク
68と抵抗コンデンサ素子65とを位置合わせするため
の、自動あるいは手動によるパターン認識位置合わせ機
構(図示せず)を備えた、露光装置69が、その中央に
配置されている。
線ランプ等の光照射装置58、特定波長の光を選択的に
取り出すことができるモノクロメータ59、抵抗コンデ
ンサ素子65を保持するための微動可能なステージ63
、モノクロメータ59で選択された波長の紫外線等を一
定時間照射するためのシャッター機構67、ホトマスク
68と抵抗コンデンサ素子65とを位置合わせするため
の、自動あるいは手動によるパターン認識位置合わせ機
構(図示せず)を備えた、露光装置69が、その中央に
配置されている。
また、左側には、ビー力62内の反応溶液を抵抗コンデ
ンサ素子65に薄く、均一に塗布するためのスピンナ6
0が配置されている。
ンサ素子65に薄く、均一に塗布するためのスピンナ6
0が配置されている。
さらに、右側には、抵抗コンデンサ素子65」二の不要
な五酸化タンタル反応溶液を除去するための洗浄液を満
たしたビー力64が、超音波振動装置61上に配置され
ている。
な五酸化タンタル反応溶液を除去するための洗浄液を満
たしたビー力64が、超音波振動装置61上に配置され
ている。
次に、この装置による五酸化タンタルの成膜の一例につ
いて説明する。具体的には、次の手順により行なった。
いて説明する。具体的には、次の手順により行なった。
■ タンタルエトキシドがエタノール1リツ1〜ル当た
り0 、5 mol、 (モル)含まれる溶液を作製し
た。この溶液2mQ(ミリリットル)に水0.5mol
を1リッ+−ルのエタノールに溶解した液8mQと塩酸
0 、1. molを1リツ1〜ルのエタノールに溶解
した液2 、5 m Qとを混合した。この混合溶液に
エタノール2 m Qを加えた溶液を作り、3mj1/
分の速度てビー力に滴下して透明な均一溶液を得た。
り0 、5 mol、 (モル)含まれる溶液を作製し
た。この溶液2mQ(ミリリットル)に水0.5mol
を1リッ+−ルのエタノールに溶解した液8mQと塩酸
0 、1. molを1リツ1〜ルのエタノールに溶解
した液2 、5 m Qとを混合した。この混合溶液に
エタノール2 m Qを加えた溶液を作り、3mj1/
分の速度てビー力に滴下して透明な均一溶液を得た。
スピンナ60を停止させた状態で、スピンナ60」二の
抵抗コンデンサ素子65のほぼ中央にこの混合溶液をビ
ー力62から滴下した。次いで、抵抗コンデンサ素子6
5を載せたスピンナ60を1分間約2000回転で回転
させ、抵抗コンデンサ素子65上に五酸化タンタル反応
溶液の均一な膜を形成した。
抵抗コンデンサ素子65のほぼ中央にこの混合溶液をビ
ー力62から滴下した。次いで、抵抗コンデンサ素子6
5を載せたスピンナ60を1分間約2000回転で回転
させ、抵抗コンデンサ素子65上に五酸化タンタル反応
溶液の均一な膜を形成した。
■抵抗コンデンサ素子65を露光装置のステージ63上
に移動し、パターン認識位置合わせ機構(図示せず)を
用いて、ホトマスク68のパターンを抵抗コンデンサ素
子65に合わせた。次に、モノクロメータ59を調節し
て、タンタルエトキシ基の結合エネルギに対応する25
4nmの単色光を発生させ、シャッター機構67を操作
して、光を30分間照射した。その結果、ホI・マスク
68の透明部分に対応する抵抗コンデンサ素子65の部
分のみ、タンタルエトキシドの結合が破られ、エタノー
ルに不溶な物質となった。
に移動し、パターン認識位置合わせ機構(図示せず)を
用いて、ホトマスク68のパターンを抵抗コンデンサ素
子65に合わせた。次に、モノクロメータ59を調節し
て、タンタルエトキシ基の結合エネルギに対応する25
4nmの単色光を発生させ、シャッター機構67を操作
して、光を30分間照射した。その結果、ホI・マスク
68の透明部分に対応する抵抗コンデンサ素子65の部
分のみ、タンタルエトキシドの結合が破られ、エタノー
ルに不溶な物質となった。
■ エタノールを満たしたビー力64内に抵抗コンデン
サ素子65を浸漬し、超音波振動装置61による振動で
、光反応をしなかった、不要なタンタルエトキシドを溶
解した。
サ素子65を浸漬し、超音波振動装置61による振動で
、光反応をしなかった、不要なタンタルエトキシドを溶
解した。
■ホlへマスク68を露光装置69から取り外し、モノ
クロメータ59を調節して、取り出す波長を、純空気中
においてオゾンを発生させるための184nmとした。
クロメータ59を調節して、取り出す波長を、純空気中
においてオゾンを発生させるための184nmとした。
抵抗コンデンサ素子65を再度ステージ63上に移動し
、シャッター機構67を操作して、光を約10分間照射
した。その結果、パターンを形成した抵抗コンデンサ素
子65上の薄膜は、0.05μm厚の五酸化タンタルと
なった。
、シャッター機構67を操作して、光を約10分間照射
した。その結果、パターンを形成した抵抗コンデンサ素
子65上の薄膜は、0.05μm厚の五酸化タンタルと
なった。
上記製法を用いて作製した五酸化タンタル薄膜中の残留
有機物量、化学量論組成比を、ESCAを用いて測定し
た。その結果、光照射した膜は、有機物残留量4.Oa
tm%、TaOx組成比(0/Ta)2、2であった。
有機物量、化学量論組成比を、ESCAを用いて測定し
た。その結果、光照射した膜は、有機物残留量4.Oa
tm%、TaOx組成比(0/Ta)2、2であった。
一方、光照射しない膜では、有機物残留量11.Oat
m%、TaOx組成比(0/Ta)1、6であった。光
照射した膜は、光照射しない膜に比較して、有機物残留
量て] / 2.8、TaOx組成比(0/Ta)で1
.4倍の値を示し、有機物残留量の少ない化学量論比に
近い膜が得られた。光照射した膜と同様な有機物残留量
、TaOx組成比(0/Ta)の組成比の薄膜を得るに
は、光照射しない膜に対して400℃以上の熱処理が必
要であった。
m%、TaOx組成比(0/Ta)1、6であった。光
照射した膜は、光照射しない膜に比較して、有機物残留
量て] / 2.8、TaOx組成比(0/Ta)で1
.4倍の値を示し、有機物残留量の少ない化学量論比に
近い膜が得られた。光照射した膜と同様な有機物残留量
、TaOx組成比(0/Ta)の組成比の薄膜を得るに
は、光照射しない膜に対して400℃以上の熱処理が必
要であった。
周知のように、五酸化タンタルは、弗酸でエツチングさ
れる。ところが、弗酸は、本実施例の五酸化タンタル薄
膜の下地であるアルミニウムおよび二酸化シリコンをも
エツチングする。従って、通常のエツチング技法では、
五酸化タンタルのパターンを、下地に影響を与えずに形
成することができない。本実施例では、選ばれた波長の
紫外線をタンタルエトキシドに照射するという巧妙な手
段で、兄事にパターン形成を実現した。しかも、−船釣
に必要となる感光性のエツチングレジストを使用するこ
となく、光照射のみでパターン形成を行なった点がさら
に効果を大きくしている。
れる。ところが、弗酸は、本実施例の五酸化タンタル薄
膜の下地であるアルミニウムおよび二酸化シリコンをも
エツチングする。従って、通常のエツチング技法では、
五酸化タンタルのパターンを、下地に影響を与えずに形
成することができない。本実施例では、選ばれた波長の
紫外線をタンタルエトキシドに照射するという巧妙な手
段で、兄事にパターン形成を実現した。しかも、−船釣
に必要となる感光性のエツチングレジストを使用するこ
となく、光照射のみでパターン形成を行なった点がさら
に効果を大きくしている。
(以下余白)
(実施例5)
本発明の第5の実施例を第9図に従って説明する。
第9図は、本発明の第5の実施例の構成を模式的に示す
断面図である。
断面図である。
符号72はICチップ、73は接着層、74は表面保護
層、75は抵抗電極、76は抵抗体、77はバイアホー
ル、78は絶縁層、79はコンデンサ上部電極、80は
誘電体、81は金属基板、82は接着層、83は配線基
板、84は抵抗コンデンサ素子、85は配線を意味する
。
層、75は抵抗電極、76は抵抗体、77はバイアホー
ル、78は絶縁層、79はコンデンサ上部電極、80は
誘電体、81は金属基板、82は接着層、83は配線基
板、84は抵抗コンデンサ素子、85は配線を意味する
。
本実施例は、配線基板83上に接着層82を用いて抵抗
コンデンサ素子84を装着し、その上に接着層73を用
いてrcチップ72を装着しである。なお、配線基板8
3には配線85が設けである。
コンデンサ素子84を装着し、その上に接着層73を用
いてrcチップ72を装着しである。なお、配線基板8
3には配線85が設けである。
抵抗コンデンサ素子84は、金属基板81に誘電体80
を設け、この上に、コンデンサ上部電極79を設けて構
成されるコンデンサと、上記コンデンサ上部電極79上
に絶縁層78を設け、この上に抵抗体76および抵抗電
極75を設けて構成される抵抗とを備えている。
を設け、この上に、コンデンサ上部電極79を設けて構
成されるコンデンサと、上記コンデンサ上部電極79上
に絶縁層78を設け、この上に抵抗体76および抵抗電
極75を設けて構成される抵抗とを備えている。
これらの上には、表面保ffJ[74が設けられる。
この表面保護層74には、上記抵抗電極75およびコン
デンサ上部電極79に対する開口部が設けられ、これに
より、外部との接続を行なう接続部が確保される。
デンサ上部電極79に対する開口部が設けられ、これに
より、外部との接続を行なう接続部が確保される。
また、抵抗コンデンサ素子84の上面には、 上記接続
部を除いた領域に、ICチップ72が搭載される。
部を除いた領域に、ICチップ72が搭載される。
なお、本実施例のICチップ72は、3 nrn角、抵
抗コンデンサ素子84は、5nin角である。
抗コンデンサ素子84は、5nin角である。
本実施例では、上記第2の実施例あるいは第4の実施例
と同じく、コンデンサが抵抗コンデンサ素子84の全面
に配置されているため、0、μFの容量を確保できてい
る。
と同じく、コンデンサが抵抗コンデンサ素子84の全面
に配置されているため、0、μFの容量を確保できてい
る。
抵抗体76を構成する抵抗薄膜は、クロム48重量%、
シリコン52重量%の材料を用い、膜厚を0.01μm
とした。シート抵抗は、約1にΩである。
シリコン52重量%の材料を用い、膜厚を0.01μm
とした。シート抵抗は、約1にΩである。
また、金属を基板として用いた抵抗コンデンサ素子84
の厚さは、0.3nnであり、ボンディングワイヤ(図
示せず)のループ高さを低くする対策で、ICチップ7
2までの全高を抵抗コンデンサ素子84を使用しない従
来のものと同等に抑えることができる。
の厚さは、0.3nnであり、ボンディングワイヤ(図
示せず)のループ高さを低くする対策で、ICチップ7
2までの全高を抵抗コンデンサ素子84を使用しない従
来のものと同等に抑えることができる。
基板として金属を採用しているので、コンデンサの下部
電極を基板で代用することができる。その結果、構造が
簡単になっている。コンデンサの下部電極への給電は、
導電性の接着層82を通じて配線基板83上の配線85
から行われる。もちろん、半導体であるシリコンを基板
としても同じ構成が可能であるが、比抵抗の小さい金属
の方が゛直流抵抗が小さく、コンデンサとして高性能で
ある。
電極を基板で代用することができる。その結果、構造が
簡単になっている。コンデンサの下部電極への給電は、
導電性の接着層82を通じて配線基板83上の配線85
から行われる。もちろん、半導体であるシリコンを基板
としても同じ構成が可能であるが、比抵抗の小さい金属
の方が゛直流抵抗が小さく、コンデンサとして高性能で
ある。
また、金属は、一般に熱膨張係数がシリコンより大きい
。素子のオン・オフや、季節変動等による温度変化に対
して信頼性を高くするためには、シリコンの熱膨張に近
い金属を使うことが望ましい。本実施例では、熱膨張係
数の小さい42重量%ニッケル含有の鉄合金とした。
。素子のオン・オフや、季節変動等による温度変化に対
して信頼性を高くするためには、シリコンの熱膨張に近
い金属を使うことが望ましい。本実施例では、熱膨張係
数の小さい42重量%ニッケル含有の鉄合金とした。
(実施例6)
本発明の第6の実施例を第10図に従って説明する。
第10図は、本発明の第6の実施例の構成を模式的に示
す平面図である。
す平面図である。
符号86は抵抗コンデンサ素子、87はICチップ搭載
場所、88はコンデンサ形成場所、89はコンデンサー
に1部電極引き出し部、90はコンデンサ下部電極引き
出し部、91は抵抗A、92は抵抗B、93は抵抗C1
94は抵抗D、95は抵抗E、96は抵抗I?を意味す
る。
場所、88はコンデンサ形成場所、89はコンデンサー
に1部電極引き出し部、90はコンデンサ下部電極引き
出し部、91は抵抗A、92は抵抗B、93は抵抗C1
94は抵抗D、95は抵抗E、96は抵抗I?を意味す
る。
図では、コンデンサおよびt(杭の配置を主に説明する
ため、ICチップおよび配線基板の表示を省略した。断
面構造は、上述した第2の実施例と同様である。従って
、コンデンサ形成場所88は、抵抗コンデンサ素子86
のほぼ全面に互っている(図では班点て表示した)。
ため、ICチップおよび配線基板の表示を省略した。断
面構造は、上述した第2の実施例と同様である。従って
、コンデンサ形成場所88は、抵抗コンデンサ素子86
のほぼ全面に互っている(図では班点て表示した)。
また、コンデンサの電極には、コンデンサ上部電極引き
出し部89およびコンデンサ下部電極弓き出し部90と
してそれぞれ2箇所ずつ電極が配置されている。片方は
、配線基板と接続するため、また、片方は、ICチップ
と接続するためである。
出し部89およびコンデンサ下部電極弓き出し部90と
してそれぞれ2箇所ずつ電極が配置されている。片方は
、配線基板と接続するため、また、片方は、ICチップ
と接続するためである。
抵抗は、6種類、10本形成されている。第10図では
、抵抗体を班点入りで、抵抗電極を白抜きの正方形で表
示している。本実施例では、抵抗体と抵抗電極とで構成
されるものを抵抗として一括して呼ぶことにする。
、抵抗体を班点入りで、抵抗電極を白抜きの正方形で表
示している。本実施例では、抵抗体と抵抗電極とで構成
されるものを抵抗として一括して呼ぶことにする。
抵抗A91は、6種類の中で最も面積を必要としない形
状で、抵抗体91□lと抵抗型jm 9 l bとを有
し、]箇所に4木がまとまって配置されている。抵抗B
92は、抵抗体92aと抵抗電極921)とを有し、
抵抗A、91より細長く、抵抗値の高い抵抗である。さ
らに長い抵抗になると、抵抗C93のように、抵抗体9
3aがICチップ搭載場所87の下を通って、一対の抵
抗電極93bがICチップの反対側に位置するような形
態を採用することもてきる。もちろん、抵抗D94のよ
うに、ICチップ搭載場所87の下を使わず、抵抗体9
4aを折れ曲がりの形態で対応することも可能である。
状で、抵抗体91□lと抵抗型jm 9 l bとを有
し、]箇所に4木がまとまって配置されている。抵抗B
92は、抵抗体92aと抵抗電極921)とを有し、
抵抗A、91より細長く、抵抗値の高い抵抗である。さ
らに長い抵抗になると、抵抗C93のように、抵抗体9
3aがICチップ搭載場所87の下を通って、一対の抵
抗電極93bがICチップの反対側に位置するような形
態を採用することもてきる。もちろん、抵抗D94のよ
うに、ICチップ搭載場所87の下を使わず、抵抗体9
4aを折れ曲がりの形態で対応することも可能である。
さらに、高抵抗が必要な場合、抵抗E95のように、抵
抗体95aがICチップ搭載場所87で折れ曲がる形態
とすることが、全体の実装密度向上に有利である。なぜ
ならば、ICチップ搭載場所87に抵抗95bを配置す
ることがてきないからである。なお、低抵抗のものとし
ては、長さより幅が大きい抵抗体96aを有する抵抗■
?96がある。
抗体95aがICチップ搭載場所87で折れ曲がる形態
とすることが、全体の実装密度向上に有利である。なぜ
ならば、ICチップ搭載場所87に抵抗95bを配置す
ることがてきないからである。なお、低抵抗のものとし
ては、長さより幅が大きい抵抗体96aを有する抵抗■
?96がある。
(実施例7)
本発明の第7の実施例を第11図に従って説明する。
第11図は、本発明の第7の実施例の構成を模式的に示
す平面図である。符号97は抵抗コンデンサ素子、98
はICチップ搭載場所、99はコンデンサ形成場所、1
00はコンデンサ上部電極引き出し部、101はコンデ
ンサ下部電極引き出し部、102は抵抗G、103は抵
抗1−1、04は抵抗工、105は抵抗J、106は抵
抗Kを意味する。
す平面図である。符号97は抵抗コンデンサ素子、98
はICチップ搭載場所、99はコンデンサ形成場所、1
00はコンデンサ上部電極引き出し部、101はコンデ
ンサ下部電極引き出し部、102は抵抗G、103は抵
抗1−1、04は抵抗工、105は抵抗J、106は抵
抗Kを意味する。
図では、コンデンサおよび抵抗の配置を主に説明するた
め、ICチップおよび配線基板の表示を省略した。断面
構造は、上述した第3の実施例と同様である。従って、
実施例6とは異なり、コンデンサ形成場所99は、抵抗
コンデンサ素子97の、抵抗形成領域外(図では班点で
表示した)となる。
め、ICチップおよび配線基板の表示を省略した。断面
構造は、上述した第3の実施例と同様である。従って、
実施例6とは異なり、コンデンサ形成場所99は、抵抗
コンデンサ素子97の、抵抗形成領域外(図では班点で
表示した)となる。
また、コンデンサの電極には、コンデンサ」一部電極引
き出し部100およびコンデンサ下部電極引き出し部」
01としてそれぞれ2箇所ずつ電極が配置されている。
き出し部100およびコンデンサ下部電極引き出し部」
01としてそれぞれ2箇所ずつ電極が配置されている。
片方は、配線基板と接続するため、また、片方は、IC
チップと接続するためである。
チップと接続するためである。
抵抗は、5種類、6本形成されている。本実施例でも、
実施例6と同じく、第11図において、抵抗体を班点入
りで、抵抗電極を白抜きの正方形で表示している。また
、抵抗体と抵抗電極とて構成されるものを抵抗として一
括して呼ぶことにする。
実施例6と同じく、第11図において、抵抗体を班点入
りで、抵抗電極を白抜きの正方形で表示している。また
、抵抗体と抵抗電極とて構成されるものを抵抗として一
括して呼ぶことにする。
本実施例では、実施例6と異なり抵抗を配置する領域と
コンデンサ形成場所99とを分離する必要があるため、
自ずから、抵抗の数が限定されることになる。特に要求
がなければ、第3の実施例で述べたように、コンデンサ
形成場所99は、ICチップ搭載場所98を総て使い、
端子部のみ一部ICチップ搭載場所98からはみ出すの
が通常である。しかし、本実施例では、特に大きい抵抗
値(抵抗に106)と、小さい抵抗値(抵抗H103)
を両方必要としているので、必然的に抵抗がICチップ
搭載場所98に食い込んでいる。
コンデンサ形成場所99とを分離する必要があるため、
自ずから、抵抗の数が限定されることになる。特に要求
がなければ、第3の実施例で述べたように、コンデンサ
形成場所99は、ICチップ搭載場所98を総て使い、
端子部のみ一部ICチップ搭載場所98からはみ出すの
が通常である。しかし、本実施例では、特に大きい抵抗
値(抵抗に106)と、小さい抵抗値(抵抗H103)
を両方必要としているので、必然的に抵抗がICチップ
搭載場所98に食い込んでいる。
この場合、第11図に示すように、ICチップ搭載場所
98外部のコンデンサ形成場所99を増すことで、コン
デンサの容量低下を最小限に食い止めることが可能にな
る。
98外部のコンデンサ形成場所99を増すことで、コン
デンサの容量低下を最小限に食い止めることが可能にな
る。
以上述べた各実施例において、その構造と製法とは、特
に関連を持たない。すなわち、例えば、第2の実施例の
構造を、第3の実施例の製法で作製する、といった種々
の組み合わせが可能である。
に関連を持たない。すなわち、例えば、第2の実施例の
構造を、第3の実施例の製法で作製する、といった種々
の組み合わせが可能である。
次に、上述したような抵抗コンデンサ素子とICチップ
とを用いて構成される混成集積回路装置の実施例につい
て第8実施例および第9実施例として説明する。
とを用いて構成される混成集積回路装置の実施例につい
て第8実施例および第9実施例として説明する。
(実施例8)
第12図は、本発明の第8の実施例の構成を模式的に示
す斜視図である。
す斜視図である。
本実施例は、3個の論理ICを搭載した混成集積回路に
、本発明による抵抗コンデンサ素子を搭載したものであ
る。
、本発明による抵抗コンデンサ素子を搭載したものであ
る。
本実施例は、プリント基板110上にICチップ111
を3個搭載し、また、プリント基板110の両端には、
2.54ミリのピッチで並んだピン114を配置しであ
る。なお、ピン列同士の間隔は15.24ミリである。
を3個搭載し、また、プリント基板110の両端には、
2.54ミリのピッチで並んだピン114を配置しであ
る。なお、ピン列同士の間隔は15.24ミリである。
抵抗コンデンサ素子112には、図示していないが、各
ICチップ111の電源と接地の間に挿入される0、1
マイクロフアラツドのコンデンサ1個と、各ICの入出
力端子で必要とする20オームから20キロオームの抵
抗20個が実装されている。
ICチップ111の電源と接地の間に挿入される0、1
マイクロフアラツドのコンデンサ1個と、各ICの入出
力端子で必要とする20オームから20キロオームの抵
抗20個が実装されている。
第12図は製造の途中段階のものを示す。この後、硬化
性樹脂でピンを残してモールドし、外観的には、プリン
ト基板挿入用のプラスチック・パッケージとなる。IC
チップ111とプリント基6〇− 板110との配線は、ワイヤボンディングである。
性樹脂でピンを残してモールドし、外観的には、プリン
ト基板挿入用のプラスチック・パッケージとなる。IC
チップ111とプリント基6〇− 板110との配線は、ワイヤボンディングである。
プリント基板110と抵抗コンデンサ素子112を結ぶ
ボンディングワイヤ115、抵抗コンデンサ素子112
とICチップ111を結ぶボンディングワイヤ116お
よびプリント基板110とICチップ111を直接結ぶ
ボンディングワイヤ117の3種類がある。また、回路
の都合で、ICチップ111の一辺は総てプリント基板
に直接接続される(ボンディングワイヤ117)ので、
抵抗コンデンサ素子112の一辺がICチップ111か
らはみ出さない(端部が揃った)構造になっている。
ボンディングワイヤ115、抵抗コンデンサ素子112
とICチップ111を結ぶボンディングワイヤ116お
よびプリント基板110とICチップ111を直接結ぶ
ボンディングワイヤ117の3種類がある。また、回路
の都合で、ICチップ111の一辺は総てプリント基板
に直接接続される(ボンディングワイヤ117)ので、
抵抗コンデンサ素子112の一辺がICチップ111か
らはみ出さない(端部が揃った)構造になっている。
本実施例はマルチチップ半導体装置であるから、当然、
配線113には、ピン114と直接接続する外部接続配
線118だけではなく、ICチップ111同士を接続す
る内部接続配線119がある。
配線113には、ピン114と直接接続する外部接続配
線118だけではなく、ICチップ111同士を接続す
る内部接続配線119がある。
しかし、抵抗コンデンサ素子112の搭載によって、も
う一種の配線、即ち、ICチップと周辺の抵抗やコンデ
ンサとを結ぶための内部接続配線が不要になり、その結
果、プリン1〜基板110の表面のみの配線(片面配線
)でまかなえる。
う一種の配線、即ち、ICチップと周辺の抵抗やコンデ
ンサとを結ぶための内部接続配線が不要になり、その結
果、プリン1〜基板110の表面のみの配線(片面配線
)でまかなえる。
論理ICには、周辺回路としてICIチップ当たり1個
のコンデンサと複数個の抵抗が必要である。特に、本実
施例の回路のように、チップ当たり20個と多くの抵抗
が必要である場合、従来の技術では、第12図に示した
プリント基板110表面には、チップ抵抗、チップコン
デンサ等の部品および配線が、また、裏面には表面では
まかないきれない配線が隙間なく配置されることになる
。
のコンデンサと複数個の抵抗が必要である。特に、本実
施例の回路のように、チップ当たり20個と多くの抵抗
が必要である場合、従来の技術では、第12図に示した
プリント基板110表面には、チップ抵抗、チップコン
デンサ等の部品および配線が、また、裏面には表面では
まかないきれない配線が隙間なく配置されることになる
。
本実施例では、従来構造と同一寸法のプリント基板に抵
抗コンデンサ素子を搭載したものである。
抗コンデンサ素子を搭載したものである。
ICチップ111の下に抵抗コンデンサ素子112が、
それぞれ1個ずつ配置されている。その結果、ICチッ
プ周りに配置されていた抵抗およびコンデンサの個別部
品およびプリント基板110の裏面の配線を無くすこと
ができる。
それぞれ1個ずつ配置されている。その結果、ICチッ
プ周りに配置されていた抵抗およびコンデンサの個別部
品およびプリント基板110の裏面の配線を無くすこと
ができる。
もちろん、プリント基板に両面配線を施すことで、IC
チップ111の間隔を詰めてプリント基板100を約半
分の大きさにすることは可能である。また、プリント基
板の大きさを小さくしなければ、ICチップを2倍の6
個搭載することも可能である。この場合も、プリンI・
基板に両面配線を施せばよい。
チップ111の間隔を詰めてプリント基板100を約半
分の大きさにすることは可能である。また、プリント基
板の大きさを小さくしなければ、ICチップを2倍の6
個搭載することも可能である。この場合も、プリンI・
基板に両面配線を施せばよい。
第13図は、本発明の第9の実施例の構成を模式的に示
す斜視図である。
す斜視図である。
本実施例は、工Cチップとして4メガビットのダイナミ
ックRAMチップを4個搭載し、合計2メガバイ1への
容量にしたメモリカー1〜である。
ックRAMチップを4個搭載し、合計2メガバイ1への
容量にしたメモリカー1〜である。
プリンI・基板120の表面には、ICチップ12]が
4個搭載されている。TCチップ12]とプリン1一基
板]20の間には、1チツプ当たり1個の抵抗コンデン
サ素子122が挿入されている。抵抗コンデンサ素子1
22には、各ICチップ121の電源と接地の間に挿入
される0、1マイクロフアラツドのコンデンサ1個と、
各ICの入出力端子(データ端子および71〜レス端子
)で必要とする50オームから5キロオームの抵抗22
個が実装されている。プリン1〜基板120と抵抗コン
デンサ素子122とICチップ121とは、ホンディン
グワイヤ123,124を用いて接続する。
4個搭載されている。TCチップ12]とプリン1一基
板]20の間には、1チツプ当たり1個の抵抗コンデン
サ素子122が挿入されている。抵抗コンデンサ素子1
22には、各ICチップ121の電源と接地の間に挿入
される0、1マイクロフアラツドのコンデンサ1個と、
各ICの入出力端子(データ端子および71〜レス端子
)で必要とする50オームから5キロオームの抵抗22
個が実装されている。プリン1〜基板120と抵抗コン
デンサ素子122とICチップ121とは、ホンディン
グワイヤ123,124を用いて接続する。
本実施例でも先の実施例と同じく、チップコンデンサや
チップ抵抗が不要であるため、実装構造が単純になって
いる。先の実施例と異なり、本実施例ではプリント基板
120の寸法を抵抗コンデンサ素子122の搭載に合わ
せて小さくしたので、高密度実装を実現している。
チップ抵抗が不要であるため、実装構造が単純になって
いる。先の実施例と異なり、本実施例ではプリント基板
120の寸法を抵抗コンデンサ素子122の搭載に合わ
せて小さくしたので、高密度実装を実現している。
メモリカードは、通常はスタティックRAMを使用し、
ボタン型の電池を内蔵してメモリ内容が消えないように
工夫される。これに対し、本実施例は、OA機器に取り
伺けて内部のメモリ不足を補うためのものであり、電源
は機器本体から供給される。このような事情から、標準
的なメモリカー1〜の寸法に合わせる必要がないので、
少し小さく、43X27X3.3ミリとしである。通常
のメモリカードと同しく、外部との接続は、プリンI・
基板120の端部に設けられた外部接続端子125によ
っている。
ボタン型の電池を内蔵してメモリ内容が消えないように
工夫される。これに対し、本実施例は、OA機器に取り
伺けて内部のメモリ不足を補うためのものであり、電源
は機器本体から供給される。このような事情から、標準
的なメモリカー1〜の寸法に合わせる必要がないので、
少し小さく、43X27X3.3ミリとしである。通常
のメモリカードと同しく、外部との接続は、プリンI・
基板120の端部に設けられた外部接続端子125によ
っている。
本実施例のICチップ]21は、メモリチップであるた
め、ボンティングパッドが少なく、通常、図− その長辺側のみにポンディングパッドが設けられている
。そこで、本実施例の抵抗コンデンサ素子122は、そ
の短辺側ではICチップ121の短辺の位置からはみ出
さないようにして、最大の実装密度が得られるようにし
である。
め、ボンティングパッドが少なく、通常、図− その長辺側のみにポンディングパッドが設けられている
。そこで、本実施例の抵抗コンデンサ素子122は、そ
の短辺側ではICチップ121の短辺の位置からはみ出
さないようにして、最大の実装密度が得られるようにし
である。
また、本実施例は、配線を高密度に配置するため、両面
配線を採用し、チップセレクト用の配線127のみ表面
で、アドレスとデータ用の配線(これらは、各ICチッ
プ121で共通であり、並列接続される)は、裏面にな
っている。第13図では、裏面配線および表裏間を結ぶ
ためのスルーホール配線を図示していないが、表面に現
れるスルーホール端128を図示しである。
配線を採用し、チップセレクト用の配線127のみ表面
で、アドレスとデータ用の配線(これらは、各ICチッ
プ121で共通であり、並列接続される)は、裏面にな
っている。第13図では、裏面配線および表裏間を結ぶ
ためのスルーホール配線を図示していないが、表面に現
れるスルーホール端128を図示しである。
本実施例も、内部が見えるように、製造の途中段階の図
を示しである。この後、外部接続端子125を残して熱
硬化性樹脂でモールドし、メモリカードが完成される。
を示しである。この後、外部接続端子125を残して熱
硬化性樹脂でモールドし、メモリカードが完成される。
特に、メモリチップのように機能の単純なチップでは、
本実施例で示すように、各ICで必要な周辺回路を各I
Cに付属させであると、機能の増減、すなわち、ICチ
ップの増減が極く簡単に行える。従って、大幅な設計変
更をせずに、4メガバイI・および8メガバイトのカー
ドも併せて製造することができる。なお、8メガバイト
の製品は、例えば、標準的なメモリカードの寸法(86
×54−X3.3ミリ)となっている。
本実施例で示すように、各ICで必要な周辺回路を各I
Cに付属させであると、機能の増減、すなわち、ICチ
ップの増減が極く簡単に行える。従って、大幅な設計変
更をせずに、4メガバイI・および8メガバイトのカー
ドも併せて製造することができる。なお、8メガバイト
の製品は、例えば、標準的なメモリカードの寸法(86
×54−X3.3ミリ)となっている。
また、従来例では、周辺回路の配置を実装規模に応じて
設計し直す必要があったために、製品のシリーズ化に工
数を要したが、本実施例では、−F−述したように、I
Cチップの増減が簡単に行なえるので、製品のシリーズ
化が容易である。
設計し直す必要があったために、製品のシリーズ化に工
数を要したが、本実施例では、−F−述したように、I
Cチップの増減が簡単に行なえるので、製品のシリーズ
化が容易である。
このような特徴は、仕様に合わせて記憶容量が適宜設け
られるメモリカー1・等に好都合である。
られるメモリカー1・等に好都合である。
上記各実施例における抵抗コンデンサ素子は、基板上に
コンデンサが設けられ、その上部の層に抵抗が設けられ
る構造となっているが、本発明は、これに限定されない
。例えば、抵抗の層の−ににコンデンサの層が配置され
てもよい。
コンデンサが設けられ、その上部の層に抵抗が設けられ
る構造となっているが、本発明は、これに限定されない
。例えば、抵抗の層の−ににコンデンサの層が配置され
てもよい。
また、上記実施例では、1の抵抗コンデンサ素子上に2
以」−のICチップが搭載される構成としてもよい。
以」−のICチップが搭載される構成としてもよい。
[発明の効果]
本発明によれば、ICにも配線基板にも実質的に変更を
加えず、しかも、実装体積を実質的にほとんど増加させ
ずに、ICチップで必要とする抵抗と満足な容量のコン
デンサをICチップ毎に確保することができる。
加えず、しかも、実装体積を実質的にほとんど増加させ
ずに、ICチップで必要とする抵抗と満足な容量のコン
デンサをICチップ毎に確保することができる。
第1A図は本発明の第1の実施例の断面構造の一部を模
式的に示す断面図、第1B図は従来の集積回路装置にお
けるICチップの搭載状態を模式的に示す平面図、第1
C図は本発明の複合型集積回路装置の一実施例における
ICチップの搭載状態を模式的に示す平面図、第2図は
本発明による第2の実施例の断面構造を模式的に示す断
面図、第3図は本発明の第2の実施例の製造工程を示す
説明図、第4図は本発明の第3の実施例の断面構造を模
式的に示す断面図、第5図および第6図は第3の実施例
の製造工程の一例を示す説明図、第7図は本発明の第4
の実施例の断面構造を模式的に示す断面図、第8図は本
発明の第4の実施例の製造工程の一部を示す説明図、第
9図は本発明の第5の実施例の断面構造を模式的に示す
断面図、第10図は本発明の第6の実施例の平面構造を
模式的に示す平面図、第11図は本発明の第7の実施例
の平面構造を模式的に示す平面図、第12図は本発明の
第8の実施例の構成を模式的に示す斜視図、第13図は
本発明の第9の実施例の構成を模式的に示す斜視図であ
る。 1、0,26,43,72,103,111゜121−
I Cチップ、2 、10 /1. 、107 、1
.08 。 109−、15,116,117,123,124ボン
デイングワイヤ、3,7,11,21,27゜40.4
4,55,73・・・接着層、4.23゜42.57,
65,84,86,97,106゜112、22・・・
抵抗コンデンサ素子、5・・・コンデンサ、6・・・抵
抗、s、85,102,113配線、9,22.41,
56,83,101・・・配線基板、12.28,45
.74・・・表面保護層、13.29,4.6.75・
・抵抗電極、14,30゜=67− 32.47.、−76・・・抵抗体、15、9.38゜
50.78・・・絶縁層、16,34,5]、、79・
コンデンサ上部電極、17,36,52.80誘電体、
18,37.53・・・コンデンサ下部電極、20.3
9・・シリコン基板、54・・ガラス基板、81・・・
金属基板、82・・・接着層、105・・・デッドスペ
ース、110,120・・・プリント基板、104・・
ピン。
式的に示す断面図、第1B図は従来の集積回路装置にお
けるICチップの搭載状態を模式的に示す平面図、第1
C図は本発明の複合型集積回路装置の一実施例における
ICチップの搭載状態を模式的に示す平面図、第2図は
本発明による第2の実施例の断面構造を模式的に示す断
面図、第3図は本発明の第2の実施例の製造工程を示す
説明図、第4図は本発明の第3の実施例の断面構造を模
式的に示す断面図、第5図および第6図は第3の実施例
の製造工程の一例を示す説明図、第7図は本発明の第4
の実施例の断面構造を模式的に示す断面図、第8図は本
発明の第4の実施例の製造工程の一部を示す説明図、第
9図は本発明の第5の実施例の断面構造を模式的に示す
断面図、第10図は本発明の第6の実施例の平面構造を
模式的に示す平面図、第11図は本発明の第7の実施例
の平面構造を模式的に示す平面図、第12図は本発明の
第8の実施例の構成を模式的に示す斜視図、第13図は
本発明の第9の実施例の構成を模式的に示す斜視図であ
る。 1、0,26,43,72,103,111゜121−
I Cチップ、2 、10 /1. 、107 、1
.08 。 109−、15,116,117,123,124ボン
デイングワイヤ、3,7,11,21,27゜40.4
4,55,73・・・接着層、4.23゜42.57,
65,84,86,97,106゜112、22・・・
抵抗コンデンサ素子、5・・・コンデンサ、6・・・抵
抗、s、85,102,113配線、9,22.41,
56,83,101・・・配線基板、12.28,45
.74・・・表面保護層、13.29,4.6.75・
・抵抗電極、14,30゜=67− 32.47.、−76・・・抵抗体、15、9.38゜
50.78・・・絶縁層、16,34,5]、、79・
コンデンサ上部電極、17,36,52.80誘電体、
18,37.53・・・コンデンサ下部電極、20.3
9・・シリコン基板、54・・ガラス基板、81・・・
金属基板、82・・・接着層、105・・・デッドスペ
ース、110,120・・・プリント基板、104・・
ピン。
Claims (1)
- 【特許請求の範囲】 1、能動素子および受動素子を含む集積回路素子と、こ
れを支持すると共に外部回路との接続を行なう配線基板
と、上記集積回路素子と配線基板との間に配置され、1
以上の抵抗およびコンデンサを有する抵抗コンデンサ素
子とを備え、上記抵抗コンデンサ素子は、その上に配置
される集積回路素子より大きな面積を有し、集積回路素
子搭載領域に、コンデンサの少なくとも一部が設けられ
ることを特徴とする複合型集積回路装置。 2、上記抵抗コンデンサ素子は、基板を有し、この基板
に、コンデンサ形成部および抵抗形成部を設けて構成さ
れる請求項1記載の複合型集積回路装置。 3、コンデンサ形成部は、抵抗コンデンサ素子の面に全
体に渡って層状に設けられるものである請求項2記載の
複合型集積回路装置。 4、上記基板として、シリコンを用いた請求項2記載の
複合型集積回路装置。 5、上記基板として、ガラスを用いた請求項2記載の複
合型集積回路装置。 6、上記基板として、金属を用いた請求項2記載の複合
型集積回路装置。 7、上記抵抗コンデンサ素子は、シリコン基板上に絶縁
層を設け、この上に、コンデンサ下部電極、誘電体およ
びコンデンサ上部電極を設けると共に、コンデンサ上部
電極の上に絶縁層を設け、この上に、抵抗体および抵抗
電極を設け、さらに、抵抗およびコンデンサの、外部と
の接続を行なう接続部を残して、上面を表面保護層によ
り覆って形成され、 この抵抗コンデンサ素子の上記表面保護層の上に、上記
集積回路素子が搭載されることを特徴とする請求項4記
載の複合型集積回路装置。 8、誘電体として、五酸化タンタルを用いた請求項7記
載の複合型集積回路装置。 9.コンデンサ上部電極が、上記抵抗体および抵抗電極
と同じ膜により形成されるものである請求項7記載の複
合型集積回路装置。 10、誘電体が、バリウム、鉛、ジルコニウム、ネオジ
ウム、チタン、タングステンの一群から選ばれる少なく
とも2種の元素についての複合酸化物を成分として含む
ものである請求項9記載の複合型集積回路装置。 11、上記抵抗コンデンサ素子は、ガラス基板上に、コ
ンデンサ下部電極、誘電体およびコンデンサ上部電極を
設けると共に、コンデンサ上部電極の上に絶縁層を設け
、この上に、抵抗体および抵抗電極を設け、さらに、抵
抗およびコンデンサの、外部との接続を行なう接続部を
残して、上面を表面保護層により覆って形成され、 この抵抗コンデンサ素子の上記表面保護層の上に、上記
集積回路素子が搭載されることを特徴とする請求項5記
載の複合型集積回路装置。 12、配線基板の、抵抗コンデンサ搭載部を凹状に加工
して、該凹部内に抵抗コンデンサ素子を配置することを
特徴とする請求項11記載の複合型集積回路装置。 13、上記抵抗コンデンサ素子は、金属基板上に、誘電
体およびコンデンサ上部電極を設けると共に、コンデン
サ上部電極の上に絶縁層を設け、この上に、抵抗体およ
び抵抗電極を設け、さらに、抵抗およびコンデンサの、
外部との接続を行なう接続部を残して、上面を表面保護
層により覆って形成され、 この抵抗コンデンサ素子の上記表面保護層の上に、上記
集積回路素子が搭載されることを特徴とする請求項6記
載の複合型集積回路装置。 14、配線基板上にコンデンサ接続用の配線を設け、該
配線と上記金属基板底面とを導電性の接着層により接続
することを特徴とする請求項13記載の複合型集積回路
装置。 15、能動素子および受動素子を含む集積回路素子と、
これを支持すると共に外部回路との接続を行なう配線基
板と、上記集積回路素子と配線基板との間に配置され、
1以上の抵抗およびコンデンサを有する抵抗コンデンサ
素子とを備え、上記抵抗コンデンサ素子は、その上に配
置される集積回路素子より大きな面積を有し、かつ、周
辺部に、抵抗およびコンデンサの、外部との接続を行な
う接続部が設けられることを特徴とする複合型集積回路
装置。 16、上記接続部が設けられる部分を覆わない位置に集
積回路素子が搭載される請求項15記載の複合型集積回
路装置。 17、上記集積回路素子、抵抗コンデンサ素子の接続部
と、配線基板に設けられる配線とが、それぞれワイヤボ
ンディングにより接続されるものである請求項15記載
の複合型集積回路装置。 18、抵抗コンデンサ素子は、その上に搭載される集積
回路素子について用いられる抵抗およびコンデンサが設
けられているものである請求項15記載の複合型集積回
路装置。 19、抵抗コンデンサ素子は、その上に搭載される集積
回路素子と配線基板との間で行なわれるワイヤボンディ
ングに必要な空間内に、その周囲が位置する大きさに設
けられるものである、請求項15記載の複合型集積回路
装置。 20、配線基板に、集積回路素子を複数個配置し、各集
積回路素子と配線基板との間に、1以上の抵抗およびコ
ンデンサを有する抵抗コンデンサ素子を配置することを
特徴とする混成集積回路装置。 21、上記抵抗コンデンサ素子は、その上に配置される
集積回路素子より大きな面積を有すると共に、周辺部に
、抵抗およびコンデンサの、外部との接続を行なう接続
部が設けられ、該接続部が設けられる部分を覆わない位
置に集積回路素子が搭載されて、該集積回路素子、抵抗
コンデンサ素子の接続部と、配線基板に設けられる配線
とが、それぞれワイヤボンディングにより接続されるも
のである請求項20記載の混成集積回路装置。 22、配線基板に、集積回路素子を複数個配置し、各集
積回路素子と配線基板との間に、1以上の抵抗およびコ
ンデンサを有する抵抗コンデンサ素子を配置し、かつ、
全体をカード型に成型することを特徴とするICカード
。 23、集積回路がメモリである請求項22記載のICカ
ード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2142801A JPH0435058A (ja) | 1990-05-31 | 1990-05-31 | 複合集積回路装置および混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2142801A JPH0435058A (ja) | 1990-05-31 | 1990-05-31 | 複合集積回路装置および混成集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0435058A true JPH0435058A (ja) | 1992-02-05 |
Family
ID=15323951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2142801A Pending JPH0435058A (ja) | 1990-05-31 | 1990-05-31 | 複合集積回路装置および混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0435058A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1035164A (ja) * | 1996-04-25 | 1998-02-10 | Samsung Aerospace Ind Ltd | Icカード及びその製造方法 |
KR20000071262A (ko) * | 1999-01-18 | 2000-11-25 | 사토 게니치로 | 전기장치 |
WO2007000798A1 (ja) * | 2005-06-27 | 2007-01-04 | Renesas Technology Corp. | 半導体装置 |
JP2007514326A (ja) * | 2003-12-22 | 2007-05-31 | インテル・コーポレーション | 積層ダイ内のスペーサに接した複数の受動素子を集積する方法 |
WO2007116677A1 (ja) * | 2006-03-30 | 2007-10-18 | Oji Paper Co., Ltd. | Icモジュール、icインレット及びic実装体 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS557346B2 (ja) * | 1975-08-27 | 1980-02-25 | ||
JPS61285739A (ja) * | 1985-06-12 | 1986-12-16 | Sumitomo Electric Ind Ltd | 高密度実装形セラミツクicパツケ−ジ |
-
1990
- 1990-05-31 JP JP2142801A patent/JPH0435058A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS557346B2 (ja) * | 1975-08-27 | 1980-02-25 | ||
JPS61285739A (ja) * | 1985-06-12 | 1986-12-16 | Sumitomo Electric Ind Ltd | 高密度実装形セラミツクicパツケ−ジ |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1035164A (ja) * | 1996-04-25 | 1998-02-10 | Samsung Aerospace Ind Ltd | Icカード及びその製造方法 |
KR20000071262A (ko) * | 1999-01-18 | 2000-11-25 | 사토 게니치로 | 전기장치 |
JP2007514326A (ja) * | 2003-12-22 | 2007-05-31 | インテル・コーポレーション | 積層ダイ内のスペーサに接した複数の受動素子を集積する方法 |
WO2007000798A1 (ja) * | 2005-06-27 | 2007-01-04 | Renesas Technology Corp. | 半導体装置 |
JPWO2007000798A1 (ja) * | 2005-06-27 | 2009-01-22 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4680259B2 (ja) * | 2005-06-27 | 2011-05-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2007116677A1 (ja) * | 2006-03-30 | 2007-10-18 | Oji Paper Co., Ltd. | Icモジュール、icインレット及びic実装体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100585796C (zh) | 半导体器件的制造方法 | |
CN107887170B (zh) | 多层电容器及其制造方法 | |
KR920006329B1 (ko) | 카드구조 및 ic카드 | |
TW452868B (en) | Semiconductor device, method for manufacturing the same, circuit board and electronic apparatus | |
US6751082B2 (en) | Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias | |
US7713788B2 (en) | Method of manufacturing semiconductor package using redistribution substrate | |
US6967138B2 (en) | Process for manufacturing a substrate with embedded capacitor | |
JPH04284661A (ja) | 半導体装置 | |
TW200941694A (en) | Semiconductor device | |
JPH09129844A (ja) | 半導体集積回路装置及び当該装置の製造方法 | |
JPH09512964A (ja) | 集積回路用コンデンサおよびその製造方法、並びに集積回路へのチップ上コンデンサの集積方法 | |
US5449948A (en) | Semiconductor integrated circuit devices including means for reducing noise generated by high frequency internal circuitry | |
JPH0435058A (ja) | 複合集積回路装置および混成集積回路装置 | |
JP2006286690A (ja) | 半導体装置およびその製造方法 | |
JP2695893B2 (ja) | 半導体装置及びその製造方法 | |
JPH0745787A (ja) | 薄膜複合集積回路部品及びその製造方法 | |
JP2007013051A (ja) | 基板及びその製造方法 | |
JP3419695B2 (ja) | 半導体素子 | |
CN111769096B (zh) | 一种基于三维电容电感的通用基板及制备方法 | |
JP2737322B2 (ja) | メモリモジュール | |
US10461146B1 (en) | Package structure and manufacturing method thereof | |
JP2004281424A (ja) | 薄膜素子の製造方法、薄膜トランジスタ回路、アクティブマトリクス型表示装置、電気光学装置、電子機器 | |
JP2507564B2 (ja) | マルチチップ半導体装置とその製造方法 | |
JP2022085196A (ja) | セラミック電子部品、実装基板およびセラミック電子部品の製造方法 | |
JP2000252163A (ja) | コンデンサ |