JPH04349785A - Gradation correction device - Google Patents
Gradation correction deviceInfo
- Publication number
- JPH04349785A JPH04349785A JP3123648A JP12364891A JPH04349785A JP H04349785 A JPH04349785 A JP H04349785A JP 3123648 A JP3123648 A JP 3123648A JP 12364891 A JP12364891 A JP 12364891A JP H04349785 A JPH04349785 A JP H04349785A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- histogram
- output signal
- memory
- cumulative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001186 cumulative effect Effects 0.000 claims description 68
- 238000010606 normalization Methods 0.000 claims description 20
- 238000009825 accumulation Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract description 11
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- 240000008168 Ficus benjamina Species 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、テレビジョン受像機、
ビデオテープレコーダ、ビデオカメラ、ビデオディスク
等の、映像信号の階調を補正する場合に用いる階調補正
装置に関するものである。[Industrial Application Field] The present invention relates to a television receiver,
The present invention relates to a gradation correction device used for correcting the gradation of a video signal of a video tape recorder, a video camera, a video disc, etc.
【０００２】0002
【従来の技術】近年、階調補正装置は、カラーテレビジ
ョン受像機の大型化、高画質化にともない、画像をより
鮮明に見せるため、映像信号を非線形な増幅器に通すこ
とによって、映像信号の階調を補正し、ＣＲＴ上の映像
のダイナミックレンジを拡大するために重要視されてき
ている。[Background Art] In recent years, as color television receivers have become larger and have higher image quality, tone correction devices have been developed to improve the image quality by passing the video signal through a non-linear amplifier in order to make the image appear clearer. It has become important to correct gradation and expand the dynamic range of images on CRTs.
【０００３】以下に、従来の階調補正装置について説明
する。図３は、従来の階調補正装置のブロック図を示す
ものである。図３において、１は入力輝度信号をディジ
タル値に変換するＡ／Ｄ変換器である。２は、入力輝度
信号の輝度ヒストグラムを抽出するヒストグラムメモリ
であり、一般にはメモリのアドレスに入力信号の輝度レ
ベルを、そのデータに度数が入るようにする。３は、ヒ
ストグラム演算回路であり、ヒストグラムメモリ２のデ
ータから入力輝度信号の平均値、モード値、最小値、最
大値、偏差係数、白面積、黒面積等を算出し、その結果
によりリミッタレベル、一定加算値、累積スタート輝度
レベル、累積ストップ輝度レベル、最大輝度レベル等の
各制御値を計算し、リミッタ・加算回路５、累積コント
ロールレジスタ回路６、正規化コントロールレジスタ回
路７に出力する。リミッタ・加算回路５は、ヒストグラ
ムメモリ２のデータを処理するものであり、ヒストグラ
ム演算回路３から転送されるデータにより、輝度ヒスト
グラムの度数があるレベル以上にならないように制限を
加えたり、一定値の加算演算を行う。一般に、輝度ヒス
トグラムを抽出している期間（サンプルしている期間）
はアドレスが一度アクセスされる間にデータ処理を終え
る。累積コントロールレジスタ回路６は、累積ヒストグ
ラムを求める際に、その累積を始める輝度レベルと、累
積を止める輝度レベルをヒストグラム演算回路３より与
えられ、ヒストグラム累積加算回路８を制御する。[0003] A conventional tone correction device will be explained below. FIG. 3 shows a block diagram of a conventional tone correction device. In FIG. 3, 1 is an A/D converter that converts an input luminance signal into a digital value. Reference numeral 2 denotes a histogram memory for extracting a luminance histogram of the input luminance signal, and generally the luminance level of the input signal is stored in the address of the memory, and the frequency is stored in the data. 3 is a histogram calculation circuit that calculates the average value, mode value, minimum value, maximum value, deviation coefficient, white area, black area, etc. of the input luminance signal from the data in the histogram memory 2, and uses the results to calculate the limiter level, Control values such as a constant addition value, cumulative start brightness level, cumulative stop brightness level, and maximum brightness level are calculated and output to the limiter/adder circuit 5, the cumulative control register circuit 6, and the normalization control register circuit 7. The limiter/adder circuit 5 processes the data in the histogram memory 2, and uses the data transferred from the histogram calculation circuit 3 to limit the frequency of the brightness histogram so that it does not exceed a certain level, or to limit the frequency to a certain value. Performs an addition operation. Generally, the period during which the luminance histogram is extracted (the period during which it is sampled)
finishes processing data while the address is accessed once. When obtaining a cumulative histogram, the cumulative control register circuit 6 receives the luminance level at which the accumulation starts and the luminance level at which the accumulation stops from the histogram calculation circuit 3, and controls the histogram cumulative addition circuit 8.
【０００４】ヒストグラム累積加算回路８は、累積コン
トロールレジスタ回路６の制御信号によりヒストグラム
メモリ２の処理データの累積を行う。９は、累積ヒスト
グラムメモリであり、ヒストグラム累積加算回路８の累
積演算の結果を記憶する。一般には、メモリのアドレス
に輝度レベルを、そのデータに度数が入るようにする。
正規化コントロールレジスタ回路７は、累積ヒストグラ
ムのデータを正規化してルックアップテーブルを作成す
る際に、その正規化後の出力輝度信号の最大輝度レベル
をヒストグラム演算回路３より与えられ、その値に応じ
てルックアップテーブル演算回路１０で用いる正規化係
数を制御する。ルックアップテーブル演算回路１０は、
累積ヒストグラムメモリ９の各データを正規化コントロ
ールレジスタ回路７の出力信号に基づいて正規化を行う
。１１は、ルックアップテーブルメモリであり、ルック
アップテーブル演算回路１０で正規化されたデータを記
憶する。一般には、メモリのアドレスに輝度レベルを、
そのデータに度数が入るようにする。１２は、タイミン
グ制御回路であり、各演算の順序や、各メモリの制御等
を行う。１３はＤ／Ａ変換器であり、ルックアップテー
ブルで補正されたディジタルの出力信号をアナログ信号
に変換する。[0004] The histogram accumulation adder circuit 8 accumulates the processed data in the histogram memory 2 in response to a control signal from the accumulation control register circuit 6. Reference numeral 9 denotes a cumulative histogram memory, which stores the results of the cumulative operation of the histogram cumulative addition circuit 8. Generally, the brightness level is stored in the memory address, and the degree is stored in the data. When the normalization control register circuit 7 normalizes the cumulative histogram data and creates a lookup table, the normalization control register circuit 7 receives the maximum brightness level of the output brightness signal after normalization from the histogram calculation circuit 3, and performs processing according to the value. to control the normalization coefficients used in the lookup table calculation circuit 10. The lookup table calculation circuit 10 is
Each data in the cumulative histogram memory 9 is normalized based on the output signal of the normalization control register circuit 7. A lookup table memory 11 stores data normalized by the lookup table calculation circuit 10. In general, the brightness level is set to a memory address.
Make sure that the data includes frequencies. 12 is a timing control circuit that controls the order of each calculation, each memory, etc. 13 is a D/A converter, which converts the digital output signal corrected by the look-up table into an analog signal.
【０００５】以上のように構成された階調補正回路につ
いて、以下その動作について説明する。図４に各部の動
作波形を図示する。The operation of the gradation correction circuit configured as described above will be explained below. FIG. 4 shows the operating waveforms of each part.
【０００６】まず、入力輝度信号ａをＡ／Ｄ変換器１に
入力し、ディジタル信号に変換し、変換入力輝度信号ｂ
として出力する。ヒストグラムメモリ２は、この変換入
力輝度信号ｂをアドレスとし、そのアドレスのデータを
リミッタ・加算回路５で処理する。この動作を一垂直走
査期間行うことによって入力輝度信号ａの輝度ヒストグ
ラムを抽出することができる。この様子を図４（ａ）に
示す。First, an input luminance signal a is input to an A/D converter 1, converted into a digital signal, and converted into a converted input luminance signal b.
Output as . The histogram memory 2 uses this converted input luminance signal b as an address, and the limiter/adder circuit 5 processes the data at that address. By performing this operation for one vertical scanning period, the luminance histogram of the input luminance signal a can be extracted. This situation is shown in FIG. 4(a).
【０００７】次に、この輝度ヒストグラムの入ったヒス
トグラムメモリ２のデータをヒストグラム演算回路３が
読み出し、入力輝度信号ａの平均値、モード値、最小値
、最大値、偏差係数、白面積、黒面積等を計算する。
そして、これらの計算結果からリミッタレベル、一定加
算値、累積計算のスタート輝度レベルおよびストップ輝
度レベル、正規化後の最大輝度レベル等の各制御値を求
め、これらの制御信号ｅをリミッタ・加算回路５、累積
コントロールレジスタ回路６、正規化コントロールレジ
スタ回路７に転送する。Next, the histogram calculation circuit 3 reads out the data in the histogram memory 2 containing this luminance histogram, and calculates the average value, mode value, minimum value, maximum value, deviation coefficient, white area, and black area of the input luminance signal a. Calculate etc. Then, from these calculation results, each control value such as the limiter level, constant addition value, start brightness level and stop brightness level for cumulative calculation, maximum brightness level after normalization, etc. is determined, and these control signals e are sent to the limiter/addition circuit. 5. Transfer to accumulation control register circuit 6 and normalization control register circuit 7.
【０００８】次に、リミッタ・加算回路５はヒストグラ
ムメモリ２からデータを読み出し、各データに対しヒス
トグラム演算回路３から転送された各制御信号をもとに
リミッタ（図４（ｂ）参照）や一定値の加算（図４（ｃ
）参照）等の演算を行い、その結果を補正ヒストグラム
データｃとしてヒストグラム累積加算回路８に出力する
。ここで、加算する一定値が大きいほど累積加算した曲
線は直線に近くなり、またその値が小さいほどヒストグ
ラム平坦化処理に近くなる（図４（ｄ）参照）。Next, the limiter/adder circuit 5 reads the data from the histogram memory 2, and uses the limiter (see FIG. 4(b)) and constant Addition of values (Figure 4(c)
), and outputs the result to the histogram cumulative addition circuit 8 as corrected histogram data c. Here, the larger the constant value to be added, the closer the cumulatively added curve becomes to a straight line, and the smaller the value, the closer to the histogram flattening process (see FIG. 4(d)).
【０００９】そして、ヒストグラム累積加算回路８は、
累積コントロールレジスタ回路６より与えられる累積ス
タート輝度レベルと累積ストップ輝度レベルにより、そ
の範囲内について補正ヒストグラムデータｃの累積ヒス
トグラムデータｆを計算し、この結果を累積ヒストグラ
ムメモリ９に記憶する。この様子を図４（ｃ）および（
ｄ）に示す。[0009]The histogram cumulative addition circuit 8 is
Based on the cumulative start brightness level and cumulative stop brightness level given by the cumulative control register circuit 6, cumulative histogram data f of the corrected histogram data c is calculated within the range, and this result is stored in the cumulative histogram memory 9. This situation is shown in Figures 4(c) and (
Shown in d).
【００１０】次に、ルックアップテーブル演算回路１０
は、累積ヒストグラムメモリ９からデータを読み出し、
その累積ヒストグラムデータの最大値が正規化コントロ
ールレジスタ回路７より与えられる最大出力輝度レベル
ｈとなるような正規化係数を求め、この係数をもとに累
積ヒストグラムの各データｇに対して演算を行い、その
結果ｉをルックアップテーブルメモリ１１に記憶する。
このとき、最大出力輝度レベルｈを制御することにより
自動コントラストコントロール（ＡＣＬ）や、自動ブラ
イトコントロール（ＡＢＬ）のような動作ができる。こ
の動作を図４（ｅ）に示す。Next, lookup table calculation circuit 10
reads data from the cumulative histogram memory 9,
A normalization coefficient is determined so that the maximum value of the cumulative histogram data becomes the maximum output brightness level h given by the normalization control register circuit 7, and an operation is performed for each data g of the cumulative histogram based on this coefficient. , and stores the result i in the lookup table memory 11. At this time, by controlling the maximum output brightness level h, operations such as automatic contrast control (ACL) and automatic brightness control (ABL) can be performed. This operation is shown in FIG. 4(e).
【００１１】次に、ルックアップテーブルメモリ１１は
、変換入力輝度信号ｂをアドレスとしてそのデータを読
み出し、このデータを補正出力輝度信号ｊとして出力す
る。図４（ｆ）は、補正後の輝度信号のヒストグラムを
示す。そして、Ｄ／Ａ変換器１３は、この補正出力輝度
信号ｊをアナログ信号ｋに変換して出力する。Next, the look-up table memory 11 reads out the data using the converted input luminance signal b as an address, and outputs this data as a corrected output luminance signal j. FIG. 4(f) shows a histogram of the luminance signal after correction. Then, the D/A converter 13 converts this corrected output luminance signal j into an analog signal k and outputs it.
【００１２】タイミング制御回路１２は、以上述べたよ
うな順序で各部の動作が行われるように各回路の動作を
制御する。（たとえば、同一出願人の出願にかかる特願
平１−２６５３９３号「階調補正装置」参照）The timing control circuit 12 controls the operation of each circuit so that each section operates in the order described above. (For example, see Japanese Patent Application No. 1-265393 “Tone Correction Device” filed by the same applicant)
【００１
３】001
3]
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、累積ヒストグラムを算出する際に制御す
る累積スタート輝度レベルおよび累積ストップ輝度レベ
ルが入力映像信号の平均輝度レベルにより制御されない
ので、入力映像信号の平均輝度レベルにより黒側の階調
がつぶれたり、また、黒側の輝度レベルが浮いたり、さ
らに、白側の輝度レベルが高くなり過ぎＣＲＴのビーム
電流が増加し、その結果ブルーミングを起こすという課
題を有していた。However, in the conventional configuration described above, the cumulative start brightness level and cumulative stop brightness level that are controlled when calculating the cumulative histogram are not controlled by the average brightness level of the input video signal. Depending on the average brightness level of the signal, the black gradation is distorted, the black brightness level is raised, and the white brightness level becomes too high, causing the CRT beam current to increase, resulting in blooming. There was a problem with this.
【００１４】本発明は上記従来の課題を解決するもので
、あらゆる平均輝度レベルの入力映像信号に対しても黒
側の階調を確保し、黒側の輝度レベルの浮きを抑え、さ
らに、白側の輝度レベルの上がり過ぎを抑制した階調補
正装置を提供することを目的とする。[0014] The present invention solves the above-mentioned problems of the prior art, and ensures the black gradation even for input video signals of any average brightness level, suppresses the floating of the black side brightness level, and further improves the whiteness. An object of the present invention is to provide a gradation correction device that suppresses an excessive increase in the brightness level of the side.
【００１５】[0015]
【課題を解決するための手段】この目的を達成するため
に本発明の階調補正装置は、ヒストグラムメモリと、ヒ
ストグラム演算回路と、リミッタ・加算回路と、累積コ
ントロールレジスタ回路と、正規化コントロールレジス
タ回路と、ヒストグラム累積加算回路と、累積ヒストグ
ラムメモリと、ルックアップテーブル演算回路と、ルッ
クアップテーブルメモリと、タイミング制御回路とを備
え、上記ヒストグラム演算回路は、定数と、入力輝度信
号の平均輝度レベルを検出する回路と、この検出した平
均輝度レベルから上記定数を減算する減算器と、この減
算器の出力信号を０以上の値をもつ信号に制限する下限
リミッタ回路を含む回路を含む回路から構成されている
。[Means for Solving the Problems] To achieve this object, the gradation correction device of the present invention includes a histogram memory, a histogram calculation circuit, a limiter/addition circuit, an accumulation control register circuit, and a normalization control register. circuit, a histogram cumulative addition circuit, a cumulative histogram memory, a lookup table calculation circuit, a lookup table memory, and a timing control circuit, and the histogram calculation circuit includes a constant and an average brightness level of an input brightness signal. , a subtracter that subtracts the above constant from the detected average luminance level, and a circuit that includes a lower limiter circuit that limits the output signal of this subtracter to a signal having a value of 0 or more. has been done.
【００１６】さらに、上記ヒストグラム演算回路は、定
数と、入力輝度信号の平均輝度レベルを検出する回路と
、この検出した平均輝度レベルと上記定数を加算する加
算器と、この加算器の出力信号をある上限値に制限する
上限リミッタ回路を含む回路から構成されている。Further, the histogram calculation circuit includes a constant, a circuit for detecting the average luminance level of the input luminance signal, an adder for adding the detected average luminance level and the constant, and an output signal of the adder. It is composed of a circuit including an upper limiter circuit that limits it to a certain upper limit value.
【００１７】さらに、上記ヒストグラム演算回路は、定
数と、入力輝度信号の平均輝度レベルを検出する回路と
、この検出した平均輝度レベルから上記定数を減算する
減算器と、この減算器の出力信号を定数倍する回路と、
この定数倍回路の出力信号を０以上の値をもつ信号に制
限する下限リミッタ回路を含む回路から構成されている
。Further, the histogram calculation circuit includes a constant, a circuit for detecting the average luminance level of the input luminance signal, a subtracter for subtracting the constant from the detected average luminance level, and an output signal of the subtracter. A circuit that multiplies by a constant,
The circuit includes a lower limiter circuit that limits the output signal of the constant multiplier circuit to a signal having a value of 0 or more.
【００１８】さらに、上記ヒストグラム演算回路は、定
数と、入力輝度信号の平均輝度レベルを検出する回路と
、この検出した平均輝度レベルと上記定数を加算する加
算器と、この加算器の出力信号を定数倍する回路と、こ
の定数倍回路の出力信号をある上限値に制限する上限リ
ミッタ回路を含む回路から構成されている。Further, the histogram calculation circuit includes a constant, a circuit for detecting the average luminance level of the input luminance signal, an adder for adding the detected average luminance level and the constant, and an output signal of the adder. It consists of a circuit that multiplies by a constant and an upper limiter circuit that limits the output signal of the constant multiplier to a certain upper limit value.
【００１９】[0019]
【作用】この構成によって、累積ヒストグラムを算出す
る際の制御信号のうち累積スタート輝度レベルを入力信
号の平均輝度レベルに応じて可変することにより、あら
ゆる平均輝度レベルの入力映像信号に対しても黒側の階
調を確保し、また黒側の輝度レベルの浮きを抑えること
ができる。[Operation] With this configuration, by varying the cumulative start luminance level of the control signal used when calculating the cumulative histogram according to the average luminance level of the input signal, black can be obtained even for input video signals of any average luminance level. It is possible to maintain the gradation on the black side, and to suppress fluctuations in the brightness level on the black side.
【００２０】さらに、累積ヒストグラムを算出する際の
制御信号のうち累積ストップ輝度レベルを入力信号の平
均輝度レベルに応じて可変することにより、白側の輝度
レベルの上がり過ぎを抑制し、ＣＲＴのブルーミングを
防止することができる。Furthermore, by varying the cumulative stop brightness level of the control signal used to calculate the cumulative histogram in accordance with the average brightness level of the input signal, it is possible to suppress the brightness level on the white side from rising too much and prevent blooming of the CRT. can be prevented.
【００２１】さらに、入力信号の平均輝度レベルに応じ
て可変させた累積スタート輝度レベルの変化点を決める
定数や、さらに、定数倍回路で乗算する係数をＣＲＴ等
の表示装置やその表示装置を駆動する回路の特性に応じ
て可変することにより、黒側の輝度レベルのより最適な
階調補正を行うことができる。Furthermore, a constant that determines the change point of the cumulative start luminance level that is varied according to the average luminance level of the input signal, and a coefficient to be multiplied by a constant multiplier circuit are used to drive a display device such as a CRT or the like. By varying the brightness level according to the characteristics of the circuit to be used, it is possible to perform more optimal gradation correction of the luminance level on the black side.
【００２２】さらに、入力信号の平均輝度レベルに応じ
て可変させた累積ストップ輝度レベルの変化点を決める
定数や、さらに、定数倍回路で乗算する係数をＣＲＴ等
の表示装置やその表示装置を駆動する回路の特性に応じ
て可変することにより、白側の輝度レベルのより最適な
階調補正を行うことができる。Furthermore, a constant that determines the change point of the cumulative stop brightness level that is varied according to the average brightness level of the input signal, and a coefficient to be multiplied by a constant multiplier circuit are used to drive a display device such as a CRT or the like. By varying the brightness level according to the characteristics of the circuit to be used, more optimal gradation correction of the brightness level on the white side can be performed.
【００２３】[0023]
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【００２４】図１は本発明の一実施例の階調補正回路の
うち要部のみのブロック図である。図１において、６は
累積コントロールレジスタ回路、８はヒストグラム累積
加算回路であり従来例と同様である。９９は平均輝度レ
ベル検出回路であり、入力輝度信号の平均輝度レベルを
検出する。１０１は減算器であり、上記平均輝度レベル
検出回路９９の出力信号からある定数１００を減算する
。１０２は第１の定数倍回路であり、減算器１０１の出
力信号を定数倍する。１０３は下限リミッタ回路であり
、上記第１の定数倍回路１０２で出力された信号が０以
上の値をもつ信号になるように制限する。また、１１１
は加算器であり、上記平均輝度レベル検出回路９９の出
力信号とある定数１１０の加算を行う。１１３は上限リ
ミッタ回路であり、上記加算器１１１の出力信号がある
値を越えないように制限する。FIG. 1 is a block diagram of only the main parts of a tone correction circuit according to an embodiment of the present invention. In FIG. 1, 6 is an accumulation control register circuit, and 8 is a histogram accumulation addition circuit, which are similar to the conventional example. 99 is an average brightness level detection circuit that detects the average brightness level of the input brightness signal. A subtracter 101 subtracts a certain constant 100 from the output signal of the average brightness level detection circuit 99. 102 is a first constant multiplier circuit, which multiplies the output signal of the subtracter 101 by a constant. A lower limiter circuit 103 limits the signal output from the first constant multiplier circuit 102 so that it has a value of 0 or more. Also, 111
is an adder, which adds the output signal of the average luminance level detection circuit 99 and a certain constant 110. An upper limiter circuit 113 limits the output signal of the adder 111 so that it does not exceed a certain value.
【００２５】以上のように構成された階調補正装置につ
いてその動作を説明する。まず、平均輝度レベル検出回
路９９で入力輝度信号の平均輝度レベル（以後、ＡＰＬ
と略す）を検出する。次に、減算器１０１で、検出した
ＡＰＬからある定数１００を減算し、その減算結果を第
１の定数倍回路１０２である係数を乗算する。そして、
この乗算結果が負の値となる信号は０に固定し、０以上
の値をもつ信号となるように下限リミッタ回路１０３を
通す。この下限リミッタ回路１０３の出力信号を累積ヒ
ストグラムを算出する際の累積スタート輝度レベルとし
て累積コントロールレジスタ回路６に出力する。The operation of the gradation correction device configured as described above will be explained. First, the average brightness level detection circuit 99 detects the average brightness level (hereinafter referred to as APL) of the input brightness signal.
) is detected. Next, the subtracter 101 subtracts a certain constant 100 from the detected APL, and the subtraction result is multiplied by a coefficient in the first constant multiplier circuit 102. and,
A signal whose multiplication result is a negative value is fixed to 0, and is passed through the lower limiter circuit 103 so that the signal has a value of 0 or more. The output signal of the lower limiter circuit 103 is outputted to the cumulative control register circuit 6 as the cumulative start luminance level when calculating the cumulative histogram.
【００２６】このときの累積スタート輝度レベルの特性
曲線を図２に示す。図２（ａ）は、上記定数１００の値
を変化させたときの累積スタート輝度レベルの特性曲線
である。曲線ｌは、この定数１００の値を小さくした場
合の特性であり、曲線ｍは定数１００の値を大きくした
場合の特性である。また、図２（ｂ）は、第１の定数倍
回路１０２の係数を変化させたときの累積スタート輝度
レベルの特性曲線である。曲線ｎは、この係数の値を小
さくした場合の特性であり、曲線ｏは係数の値を大きく
した場合の特性である。このように、ＡＰＬが高いとき
は、累積スタート輝度レベルを大きくして黒側の輝度レ
ベルの浮きを抑え、逆に、ＡＰＬが小さいときは、累積
スタート輝度レベルを小さくして黒側の階調のつぶれを
なくす。さらに、定数１００の値や第１の定数倍回路１
０２の係数をＣＲＴ等の表示装置やその表示装置を駆動
する回路の特性に応じて可変することにより、より最適
な黒側の階調補正を行うことができる。A characteristic curve of the cumulative start luminance level at this time is shown in FIG. FIG. 2(a) is a characteristic curve of the cumulative start brightness level when the value of the constant 100 is changed. The curve 1 is the characteristic when the value of the constant 100 is decreased, and the curve m is the characteristic when the value of the constant 100 is increased. Further, FIG. 2(b) is a characteristic curve of the cumulative start luminance level when the coefficient of the first constant multiplier circuit 102 is changed. Curve n is the characteristic when the value of this coefficient is decreased, and curve o is the characteristic when the value of the coefficient is increased. In this way, when the APL is high, the cumulative start brightness level is increased to suppress the floating of the black side brightness level, and conversely, when the APL is low, the cumulative start brightness level is decreased to suppress the floating of the black side gradation. Eliminate crushing. Furthermore, the value of the constant 100 and the first constant multiplier circuit 1
By varying the coefficient of 02 in accordance with the characteristics of a display device such as a CRT or a circuit that drives the display device, more optimal black-side gradation correction can be performed.
【００２７】また、図１においては、加算器１１１で、
上記検出したＡＰＬとある定数１１０の加算を行い、そ
の加算結果を第２の定数倍回路１１２である係数を乗算
する。そして、上限リミッタ回路１１３で、上記第２の
定数倍回路１１２の出力信号がある値を越えた場合はそ
の最大値に固定して、制限を加える。この上限リミッタ
回路１１３の出力信号を累積ヒストグラムを算出する際
の累積ストップ輝度レベルとして累積コントロールレジ
スタ回路６に出力する。In addition, in FIG. 1, the adder 111
A constant 110 is added to the detected APL, and the result of the addition is multiplied by a coefficient of a second constant multiplier 112. Then, in the upper limiter circuit 113, when the output signal of the second constant multiplier circuit 112 exceeds a certain value, it is fixed at the maximum value and limited. The output signal of this upper limiter circuit 113 is outputted to the cumulative control register circuit 6 as a cumulative stop brightness level when calculating a cumulative histogram.
【００２８】このときの累積ストップ輝度レベルの特性
曲線を図２に示す。図２（ｃ）は、上記定数１１０の値
を変化させたときの累積ストップ輝度レベルの特性曲線
である。曲線ｐは、この定数の値を小さくした場合の特
性であり、曲線ｑは定数の値を大きくした場合の特性で
ある。また、図２（ｄ）は、第２の定数倍回路１１２の
係数を変化させたときの累積ストップ輝度レベルの特性
曲線である。曲線ｒは、この係数の値を小さくした場合
の特性であり、曲線ｓは係数の値を大きくした場合の特
性である。このように、ＡＰＬが高くなるにつれ累積ス
トップ輝度レベルを大きくして、白側の輝度レベルの上
がり過ぎを抑制し、ＣＲＴのブルーミングを防止する。
さらに、定数１１０の値や第２の定数倍回路１１２の係
数をＣＲＴ等の表示装置やその表示装置を駆動する回路
の特性に応じて可変することにより、より最適な白側の
階調補正を行うことができる。A characteristic curve of the cumulative stop brightness level at this time is shown in FIG. FIG. 2(c) is a characteristic curve of the cumulative stop brightness level when the value of the constant 110 is changed. The curve p is the characteristic when the value of this constant is decreased, and the curve q is the characteristic when the value of the constant is increased. Further, FIG. 2(d) is a characteristic curve of the cumulative stop brightness level when the coefficient of the second constant multiplier circuit 112 is changed. The curve r represents the characteristic when the value of this coefficient is decreased, and the curve s represents the characteristic when the value of the coefficient is increased. In this way, as the APL increases, the cumulative stop brightness level is increased to suppress the white side brightness level from increasing too much and prevent CRT blooming. Furthermore, by varying the value of the constant 110 and the coefficient of the second constant multiplier circuit 112 according to the characteristics of the display device such as a CRT and the circuit that drives the display device, more optimal gray scale correction on the white side can be achieved. It can be carried out.
【００２９】以上のように本実施例によれば、平均輝度
レベル検出回路９９と、定数１００と、減算器１０１と
、第１の定数倍回路１０２と、下限リミッタ回路１０３
と、定数１１０と、加算器１１１と、第２の定数倍回路
１１２と、上限リミッタ回路１１３を設けることにより
、どのような平均輝度レベルの入力映像信号に対しても
黒側の階調を確保し、また、黒側の輝度レベルの浮きを
抑えた階調補正ができる。さらに、白側の輝度レベルの
上がり過ぎを抑制した階調補正を行うことができる。
さらに、各定数の値や乗算する各係数をＣＲＴ等の表示
装置やその表示装置を駆動する回路の特性に応じて可変
することにより、より最適な階調補正を行うことができ
る。As described above, according to this embodiment, the average brightness level detection circuit 99, the constant 100, the subtracter 101, the first constant multiplier circuit 102, and the lower limiter circuit 103
By providing a constant 110, an adder 111, a second constant multiplier circuit 112, and an upper limiter circuit 113, black gradation is ensured for input video signals of any average brightness level. In addition, gradation correction can be performed to suppress the floating of the brightness level on the black side. Furthermore, it is possible to perform gradation correction that suppresses an excessive increase in the brightness level on the white side. Further, by varying the value of each constant and each coefficient to be multiplied according to the characteristics of a display device such as a CRT or a circuit that drives the display device, more optimal gradation correction can be performed.
【００３０】[0030]
【発明の効果】以上のように本発明は、ヒストグラムメ
モリと、ヒストグラム演算回路と、リミッタ・加算回路
と、累積コントロールレジスタ回路と、正規化コントロ
ールレジスタ回路と、ヒストグラム累積加算回路と、累
積ヒストグラムメモリと、ルックアップテーブル演算回
路と、ルックアップテーブルメモリと、タイミング制御
回路とを備え、上記ヒストグラム演算回路を、定数と、
平均輝度レベル検出回路と、上記平均輝度レベルから上
記定数を減算する減算器と、この減算器の出力信号を０
以上の値をもつ信号に制限する下限リミッタ回路を含む
回路として設けることにより、あらゆる平均輝度レベル
の入力映像信号に対して黒側の階調を確保し、また黒側
の輝度レベルの浮きを抑えることができる階調補正装置
を実現できる。As described above, the present invention provides a histogram memory, a histogram calculation circuit, a limiter/adder circuit, an accumulation control register circuit, a normalization control register circuit, a histogram accumulation addition circuit, and an accumulation histogram memory. , a lookup table calculation circuit, a lookup table memory, and a timing control circuit, and the histogram calculation circuit is configured to include a constant,
an average brightness level detection circuit; a subtracter that subtracts the constant from the average brightness level;
By providing a circuit that includes a lower limiter circuit that limits signals with values above or below, it is possible to secure black gradation for input video signals of all average brightness levels, and to suppress fluctuations in the black side brightness level. It is possible to realize a gradation correction device that can perform the following steps.
【００３１】さらに、上記ヒストグラム演算回路を、定
数と、平均輝度レベル検出回路と、上記平均輝度レベル
と上記定数を加算する加算器と、この加算器の出力信号
をある上限値に制限する上限リミッタ回路を含む回路と
して設けることにより、白側の輝度レベルの上がり過ぎ
を抑制し、ＣＲＴのブルーミングを防止することができ
る階調補正装置を実現できる。Furthermore, the histogram calculation circuit includes a constant, an average brightness level detection circuit, an adder that adds the average brightness level and the constant, and an upper limiter that limits the output signal of this adder to a certain upper limit value. By providing a circuit including the circuit, it is possible to realize a gradation correction device that can suppress an excessive increase in the brightness level on the white side and prevent blooming of a CRT.
【００３２】さらに、上記ヒストグラム演算回路を、定
数と、平均輝度レベル検出回路と、上記平均輝度レベル
から上記定数を減算する減算器と、この減算器の出力信
号を定数倍する回路と、この定数倍回路の出力信号を０
以上の値をもつ信号に制限する下限リミッタ回路を含む
回路として設け、上記定数や上記定数倍回路の係数をＣ
ＲＴ等の表示装置やその表示装置を駆動する回路の特性
に応じて可変することにより、黒側の輝度レベルのより
最適な階調補正を行うことができる階調補正装置を実現
できる。Further, the histogram calculation circuit includes a constant, an average brightness level detection circuit, a subtracter for subtracting the constant from the average brightness level, a circuit for multiplying the output signal of the subtracter by a constant, and a circuit for multiplying the output signal of the subtracter by a constant. The output signal of the doubler circuit is 0
It is provided as a circuit including a lower limiter circuit that limits signals having a value above, and the above constant and the coefficient of the above constant multiplier circuit are set as C.
By varying this according to the characteristics of a display device such as an RT or a circuit that drives the display device, it is possible to realize a gradation correction device that can perform more optimal gradation correction of the luminance level on the black side.
【００３３】さらに、上記ヒストグラム演算回路を、定
数と、平均輝度レベル検出回路と、上記平均輝度レベル
と上記定数を加算する加算器と、この加算器の出力信号
を定数倍する回路と、この定数倍回路の出力信号をある
上限値に制限する上限リミッタ回路を含む回路として設
け、上記定数や上記定数倍回路の係数をＣＲＴ等の表示
装置やその表示装置を駆動する回路の特性に応じて可変
することにより、白側の輝度レベルのより最適な階調補
正を行うことができる階調補正装置を実現できる。Furthermore, the histogram calculation circuit includes a constant, an average brightness level detection circuit, an adder for adding the average brightness level and the constant, a circuit for multiplying the output signal of the adder by a constant, and the constant. A circuit is provided that includes an upper limiter circuit that limits the output signal of the multiplier circuit to a certain upper limit value, and the above constant and the coefficient of the constant multiplier circuit are variable according to the characteristics of a display device such as a CRT or a circuit that drives the display device. By doing so, it is possible to realize a gradation correction device that can perform more optimal gradation correction of the luminance level on the white side.
【図１】本発明の実施例における階調補正装置の要部の
ブロック図。FIG. 1 is a block diagram of main parts of a tone correction device in an embodiment of the present invention.
【図２】本発明の動作の概略を示す特性図。FIG. 2 is a characteristic diagram showing an outline of the operation of the present invention.
【図３】従来の階調補正装置のブロック図。FIG. 3 is a block diagram of a conventional tone correction device.
【図４】従来の階調補正装置の動作を説明する波形図。FIG. 4 is a waveform diagram illustrating the operation of a conventional gradation correction device.
９９ 平均輝度レベル検出回路 １００ 定数 １０１ 減算器 １０２ 第１の定数倍回路 １０３ 下限リミッタ回路 １１０ 定数 １１１ 加算器 １１２ 第２の定数倍回路 １１３ 上限リミッタ回路 99 Average brightness level detection circuit 100 constant 101 Subtractor 102 First constant multiplier circuit 103 Lower limit limiter circuit 110 Constant 111 Adder 112 Second constant multiplier circuit 113 Upper limiter circuit
Claims (4)
憶するヒストグラムメモリと、このヒストグラムメモリ
の出力信号を入力としこのデータから輝度ヒストグラム
の特徴を抽出するヒストグラム演算回路と、このヒスト
グラム演算回路の出力端に接続され上記ヒストグラムメ
モリのデータを処理するリミッタ・加算回路と、上記ヒ
ストグラム演算回路の出力端にそれぞれ接続された累積
コントロールレジスタ回路および正規化コントロールレ
ジスタ回路と、上記ヒストグラムメモリの出力信号と累
積コントロールレジスタ回路の出力信号を入力し上記ヒ
ストグラムメモリの処理データを累積加算するヒストグ
ラム累積加算回路と、この累積加算した結果を記憶する
累積ヒストグラムメモリと、この累積ヒストグラムメモ
リの出力信号と正規化コントロールレジスタ回路の出力
信号を入力し累積ヒストグラムメモリのデータを正規化
するルックアップテーブル演算回路と、この演算結果を
記憶するルックアップテーブルメモリを備え、上記ヒス
トグラム演算回路は、定数と、入力輝度信号の平均輝度
レベルを検出する回路と、この検出した平均輝度レベル
から上記定数を減算する減算器と、この減算器の出力信
号を０以上の値をもつ信号に制限する下限リミッタ回路
を含む回路よりなることを特徴とする階調補正装置。1. A histogram memory that stores a luminance histogram of a video luminance signal, a histogram calculation circuit that receives an output signal of the histogram memory and extracts the characteristics of the luminance histogram from this data, and an output terminal of the histogram calculation circuit. a limiter/adder circuit connected to process the data of the histogram memory, an accumulation control register circuit and a normalization control register circuit connected to the output terminals of the histogram calculation circuit, respectively, and an output signal of the histogram memory and the accumulation control register. A histogram cumulative addition circuit that inputs the output signal of the circuit and cumulatively adds the processed data of the histogram memory, a cumulative histogram memory that stores the result of this cumulative addition, and an output signal of the cumulative histogram memory and a normalization control register circuit. The histogram calculation circuit includes a lookup table calculation circuit that inputs an output signal and normalizes the data in the cumulative histogram memory, and a lookup table memory that stores the calculation results. , a subtracter that subtracts the constant from the detected average luminance level, and a lower limiter circuit that limits the output signal of the subtracter to a signal having a value of 0 or more. gradation correction device.
憶するヒストグラムメモリと、このヒストグラムメモリ
の出力信号を入力としこのデータから輝度ヒストグラム
の特徴を抽出するヒストグラム演算回路と、このヒスト
グラム演算回路の出力端に接続され上記ヒストグラムメ
モリのデータを処理するリミッタ・加算回路と、上記ヒ
ストグラム演算回路の出力端にそれぞれ接続された累積
コントロールレジスタ回路および正規化コントロールレ
ジスタ回路と、上記ヒストグラムメモリの出力信号と累
積コントロールレジスタ回路の出力信号を入力し上記ヒ
ストグラムメモリの処理データを累積加算するヒストグ
ラム累積加算回路と、この累積加算した結果を記憶する
累積ヒストグラムメモリと、この累積ヒストグラムメモ
リの出力信号と正規化コントロールレジスタ回路の出力
信号を入力し累積ヒストグラムメモリのデータを正規化
するルックアップテーブル演算回路と、この演算結果を
記憶するルックアップテーブルメモリを備え、上記ヒス
トグラム演算回路は、定数と、入力輝度信号の平均輝度
レベルを検出する回路と、この検出した平均輝度レベル
と上記定数を加算する加算器と、この加算器の出力信号
をある上限値に制限する上限リミッタ回路を含む回路よ
りなることを特徴とする階調補正装置。2. A histogram memory for storing a luminance histogram of a video luminance signal; a histogram calculation circuit for receiving an output signal of the histogram memory and extracting characteristics of the luminance histogram from this data; and an output terminal of the histogram calculation circuit. a limiter/adder circuit connected to process the data of the histogram memory, an accumulation control register circuit and a normalization control register circuit connected to the output terminals of the histogram calculation circuit, respectively, and an output signal of the histogram memory and the accumulation control register. A histogram cumulative addition circuit that inputs the output signal of the circuit and cumulatively adds the processed data of the histogram memory, a cumulative histogram memory that stores the result of this cumulative addition, and an output signal of the cumulative histogram memory and a normalization control register circuit. The histogram calculation circuit includes a lookup table calculation circuit that inputs an output signal and normalizes the data in the cumulative histogram memory, and a lookup table memory that stores the calculation results. , an adder that adds the detected average luminance level to the constant, and an upper limiter circuit that limits the output signal of the adder to a certain upper limit value. correction device.
憶するヒストグラムメモリと、このヒストグラムメモリ
の出力信号を入力としこのデータから輝度ヒストグラム
の特徴を抽出するヒストグラム演算回路と、このヒスト
グラム演算回路の出力端に接続され上記ヒストグラムメ
モリのデータを処理するリミッタ・加算回路と、上記ヒ
ストグラム演算回路の出力端にそれぞれ接続された累積
コントロールレジスタ回路および正規化コントロールレ
ジスタ回路と、上記ヒストグラムメモリの出力信号と累
積コントロールレジスタ回路の出力信号を入力し上記ヒ
ストグラムメモリの処理データを累積加算するヒストグ
ラム累積加算回路と、この累積加算した結果を記憶する
累積ヒストグラムメモリと、この累積ヒストグラムメモ
リの出力信号と正規化コントロールレジスタ回路の出力
信号を入力し累積ヒストグラムメモリのデータを正規化
するルックアップテーブル演算回路と、この演算結果を
記憶するルックアップテーブルメモリを備え、上記ヒス
トグラム演算回路は、定数と、入力輝度信号の平均輝度
レベルを検出する回路と、この検出した平均輝度レベル
から上記定数を減算する減算器と、この減算器の出力信
号を定数倍する回路と、この定数倍回路の出力信号を０
以上の値をもつ信号に制限する下限リミッタ回路を含む
回路よりなることを特徴とする階調補正装置。3. A histogram memory for storing a luminance histogram of a video luminance signal; a histogram calculation circuit for receiving an output signal of the histogram memory and extracting characteristics of the luminance histogram from this data; and an output terminal of the histogram calculation circuit. a limiter/adder circuit connected to process the data of the histogram memory, an accumulation control register circuit and a normalization control register circuit connected to the output terminals of the histogram calculation circuit, respectively, and an output signal of the histogram memory and the accumulation control register. A histogram cumulative addition circuit that inputs the output signal of the circuit and cumulatively adds the processed data of the histogram memory, a cumulative histogram memory that stores the result of this cumulative addition, and an output signal of the cumulative histogram memory and a normalization control register circuit. The histogram calculation circuit includes a lookup table calculation circuit that inputs an output signal and normalizes the data in the cumulative histogram memory, and a lookup table memory that stores the calculation results. a subtracter that subtracts the above constant from the detected average luminance level, a circuit that multiplies the output signal of this subtracter by a constant, and an output signal of this constant multiplier circuit that
1. A gradation correction device comprising a circuit including a lower limiter circuit that limits signals having a value equal to or above.
憶するヒストグラムメモリと、このヒストグラムメモリ
の出力信号を入力としこのデータから輝度ヒストグラム
の特徴を抽出するヒストグラム演算回路と、このヒスト
グラム演算回路の出力端に接続され上記ヒストグラムメ
モリのデータを処理するリミッタ・加算回路と、上記ヒ
ストグラム演算回路の出力端にそれぞれ接続された累積
コントロールレジスタ回路および正規化コントロールレ
ジスタ回路と、上記ヒストグラムメモリの出力信号と累
積コントロールレジスタ回路の出力信号を入力し上記ヒ
ストグラムメモリの処理データを累積加算するヒストグ
ラム累積加算回路と、この累積加算した結果を記憶する
累積ヒストグラムメモリと、この累積ヒストグラムメモ
リの出力信号と正規化コントロールレジスタ回路の出力
信号を入力し累積ヒストグラムメモリのデータを正規化
するルックアップテーブル演算回路と、この演算結果を
記憶するルックアップテーブルメモリを備え、上記ヒス
トグラム演算回路は、定数と、入力輝度信号の平均輝度
レベルを検出する回路と、この検出した平均輝度レベル
と上記定数を加算する加算器と、この加算器の出力信号
を定数倍する回路と、この定数倍回路の出力信号をある
上限値に制限する上限リミッタ回路を含む回路よりなる
ことを特徴とする階調補正装置。4. A histogram memory for storing a luminance histogram of a video luminance signal, a histogram calculation circuit receiving an output signal of the histogram memory and extracting characteristics of the luminance histogram from this data, and an output terminal of the histogram calculation circuit. a limiter/adder circuit connected to process the data of the histogram memory, an accumulation control register circuit and a normalization control register circuit connected to the output terminals of the histogram calculation circuit, respectively, and an output signal of the histogram memory and the accumulation control register. A histogram cumulative addition circuit that inputs the output signal of the circuit and cumulatively adds the processed data of the histogram memory, a cumulative histogram memory that stores the result of this cumulative addition, and an output signal of the cumulative histogram memory and a normalization control register circuit. The histogram calculation circuit includes a lookup table calculation circuit that inputs an output signal and normalizes the data in the cumulative histogram memory, and a lookup table memory that stores the calculation results. an adder that adds the detected average brightness level to the above constant, a circuit that multiplies the output signal of this adder by a constant, and an upper limit that limits the output signal of this constant multiplier circuit to a certain upper limit value. A gradation correction device comprising a circuit including a limiter circuit.
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123648A JP3021769B2 (en) | 1991-05-28 | 1991-05-28 | Gradation correction device |
| US07/886,801 US5289282A (en) | 1991-05-28 | 1992-05-22 | Video signal gradation corrector |
| CA002069365A CA2069365C (en) | 1991-05-28 | 1992-05-25 | Video signal gradation corrector |
| AU17140/92A AU641320B2 (en) | 1991-05-28 | 1992-05-26 | Video signal gradation corrector |
| MYPI92000907A MY108732A (en) | 1991-05-28 | 1992-05-27 | Video signal gradation corrector. |
| EP92108950A EP0516084B1 (en) | 1991-05-28 | 1992-05-27 | Video signal gradation corrector |
| KR1019920008985A KR960011974B1 (en) | 1991-05-28 | 1992-05-27 | Gradation correcting apparatus |
| DE69224102T DE69224102T2 (en) | 1991-05-28 | 1992-05-27 | Gradation correction arrangement for video signal |
| CN92104239A CN1026378C (en) | 1991-05-28 | 1992-05-28 | Arrangement for correcting grey scale of picture signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123648A JP3021769B2 (en) | 1991-05-28 | 1991-05-28 | Gradation correction device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04349785A true JPH04349785A (en) | 1992-12-04 |
| JP3021769B2 JP3021769B2 (en) | 2000-03-15 |
Family
ID=14865801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3123648A Expired - Fee Related JP3021769B2 (en) | 1991-05-28 | 1991-05-28 | Gradation correction device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3021769B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118608A (en) * | 2006-10-11 | 2008-05-22 | Victor Co Of Japan Ltd | Video signal processor and video display device |
-
1991
- 1991-05-28 JP JP3123648A patent/JP3021769B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118608A (en) * | 2006-10-11 | 2008-05-22 | Victor Co Of Japan Ltd | Video signal processor and video display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3021769B2 (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011974B1 (en) | Gradation correcting apparatus | |
| US5239378A (en) | Gradation corrector with improved smoothing, signal-to-noise ratio and fast response time | |
| KR960010188B1 (en) | Gradation correcting apparatus | |
| EP0505073B1 (en) | Video signal gradation corrector | |
| KR100714204B1 (en) | Image signal processor and image signal processing method | |
| EP0525976B1 (en) | Intensity correction device | |
| JP2512562B2 (en) | Gradation correction device | |
| EP0684733B1 (en) | Contrast correction device | |
| US6996271B2 (en) | Apparatus and method for image processing and storage medium for the same | |
| EP0442369B1 (en) | Gradation correcting apparatus | |
| JPH05191824A (en) | Video signal correction device | |
| US5394194A (en) | Gain control circuit and gradation correcting apparatus | |
| JPH04349785A (en) | Gradation correction device | |
| US5396300A (en) | Contrast correction device for correcting video signal contrast by varying luminance signal | |
| JP3087409B2 (en) | Gradation correction device | |
| JPH0690382A (en) | Gradation correction device | |
| JPH10173958A (en) | Video signal processor | |
| JP3934363B2 (en) | Gamma correction circuit | |
| JPH04349784A (en) | Gradation correction device | |
| JP3033309B2 (en) | Gradation correction device | |
| JP2003348378A (en) | Video signal processing circuit | |
| JPH07250339A (en) | Gradation correction device | |
| KR19980014689A (en) | Gamma correction device using histogram | |
| JPH0410784A (en) | Contrast adjusting device | |
| JPH04363976A (en) | Gradation converter for video signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |