JPH04348548A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04348548A JPH04348548A JP12074991A JP12074991A JPH04348548A JP H04348548 A JPH04348548 A JP H04348548A JP 12074991 A JP12074991 A JP 12074991A JP 12074991 A JP12074991 A JP 12074991A JP H04348548 A JPH04348548 A JP H04348548A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- aluminum wiring
- temperature
- thin film
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 230000008018 melting Effects 0.000 claims abstract description 9
- 238000002844 melting Methods 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000005496 eutectics Effects 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims 2
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線における接続
孔の構造を特徴とする半導体装置及びその製造方法に関
するものである。
孔の構造を特徴とする半導体装置及びその製造方法に関
するものである。
【０００２】
【従来の技術】通常、配線金属としては、スパッタリン
グ法を用いて堆積したＡｌもしくはＳｉ、Ｔｉ、Ｃｕ、
Ｇｅ、Ｈｆ、Ｂ等を含有したＡｌ合金が用いられている
（以下、特に理由のない限り、ＡｌまたはＡｌ合金をア
ルミと呼ぶことにする）。
グ法を用いて堆積したＡｌもしくはＳｉ、Ｔｉ、Ｃｕ、
Ｇｅ、Ｈｆ、Ｂ等を含有したＡｌ合金が用いられている
（以下、特に理由のない限り、ＡｌまたはＡｌ合金をア
ルミと呼ぶことにする）。
【０００３】従来、半導体装置における接続孔の構造を
形成する方法として、図２に示すように、半導体素子を
形成したシリコン基板上１に絶縁膜２を介して第１層ア
ルミ配線３を形成した後、層間絶縁膜７の堆積及び平坦
化を行い、該層間絶縁膜７にビアホールを形成して、第
２層アルミ配線６を形成する方法が用いられている。
形成する方法として、図２に示すように、半導体素子を
形成したシリコン基板上１に絶縁膜２を介して第１層ア
ルミ配線３を形成した後、層間絶縁膜７の堆積及び平坦
化を行い、該層間絶縁膜７にビアホールを形成して、第
２層アルミ配線６を形成する方法が用いられている。
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うな方法では、半導体装置の高密度化に伴い、接続孔の
径に対する層間絶縁膜厚の比（アスペクト比）が高くな
り、ビアホールは深くなるため、スパッタリング法によ
り堆積したアルミ配線は、ビアホールにおいて段差被覆
性（ステップカバレジ）が低下し、初期の段階で断線に
至ったり、エレクトロマイグレーションやストレスマイ
グレーションにより断線を引き起こすという問題があっ
た。
うな方法では、半導体装置の高密度化に伴い、接続孔の
径に対する層間絶縁膜厚の比（アスペクト比）が高くな
り、ビアホールは深くなるため、スパッタリング法によ
り堆積したアルミ配線は、ビアホールにおいて段差被覆
性（ステップカバレジ）が低下し、初期の段階で断線に
至ったり、エレクトロマイグレーションやストレスマイ
グレーションにより断線を引き起こすという問題があっ
た。
【０００５】本発明は上述の課題に鑑み、半導体装置の
多層配線において、ステップカバレジを向上させ、かつ
エレクトロマイグレーションやストレスマイグレーショ
ンによる断線不良を防ぐことのできる接続孔の構造を有
した半導体装置及びその製造方法を提供することを目的
とする。
多層配線において、ステップカバレジを向上させ、かつ
エレクトロマイグレーションやストレスマイグレーショ
ンによる断線不良を防ぐことのできる接続孔の構造を有
した半導体装置及びその製造方法を提供することを目的
とする。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置は、接続孔を設けた半導体基板
上の絶縁膜とアルミ配線との間に、Ａｌとの共晶点がＡ
ｌの融点より低い金属薄膜を有したことを特徴とする。
めに本発明の半導体装置は、接続孔を設けた半導体基板
上の絶縁膜とアルミ配線との間に、Ａｌとの共晶点がＡ
ｌの融点より低い金属薄膜を有したことを特徴とする。
【０００７】
【作用】本発明は、上述の構成により、金属膜とＡｌと
の反応によってできたＡｌ合金の融点がＡｌの融点より
低下し、Ａｌの溶融を基板加熱で引き起こしステップカ
バレジを向上させることができる。
の反応によってできたＡｌ合金の融点がＡｌの融点より
低下し、Ａｌの溶融を基板加熱で引き起こしステップカ
バレジを向上させることができる。
【０００８】
【実施例】本発明の実施例を図面を参照しながら説明す
る。図１は本発明の一実施例における工程断面図を示す
ものである。
る。図１は本発明の一実施例における工程断面図を示す
ものである。
【０００９】まず、図１ａでは、半導体素子を形成した
シリコン基板１上に厚さ０．８μｍの絶縁膜２を介して
第１層アルミ配線３を厚さが０．８μｍになるように形
成する。第１層アルミ配線３の形成方法としては、スパ
ッタリング法を用い、材料としては、Ｓｉを１％、Ｃｕ
を０．５％含有したＡｌ合金を用いる。また、Ｔｉ、Ｇ
ｅ、Ｈｆ、Ｂ等の元素を添加したＡｌ合金を用いても良
い。次に、全面にプラズマＣＶＤ法によりシリコン酸化
膜４を形成し、ドライエッチング法によりシリコン酸化
膜４にビアホール１０を形成する。この場合、シリコン
酸化膜４の平坦化はレジストエッチバック法により行な
う。
シリコン基板１上に厚さ０．８μｍの絶縁膜２を介して
第１層アルミ配線３を厚さが０．８μｍになるように形
成する。第１層アルミ配線３の形成方法としては、スパ
ッタリング法を用い、材料としては、Ｓｉを１％、Ｃｕ
を０．５％含有したＡｌ合金を用いる。また、Ｔｉ、Ｇ
ｅ、Ｈｆ、Ｂ等の元素を添加したＡｌ合金を用いても良
い。次に、全面にプラズマＣＶＤ法によりシリコン酸化
膜４を形成し、ドライエッチング法によりシリコン酸化
膜４にビアホール１０を形成する。この場合、シリコン
酸化膜４の平坦化はレジストエッチバック法により行な
う。
【００１０】次に、図１ｂでは、Ａｒスパッタによりビ
アホール１０における第１層アルミ配線３の表面酸化膜
を除去した後、全面にＧｅ薄膜５を形成し続いて第２層
アルミ配線６を形成し、ビアホール１０にＡｌ膜を堆積
する。第２層アルミ配線６の材料としては、Ｓｉを１％
、Ｃｕを０．５％含有したＡｌ合金を用い、形成方法と
しては、基板温度を２００℃に設定したスパッタリング
法を用いる。室温設定の場合のステップカバレジ１０％
に比べ、２００℃設定にすると２０％に向上した。
アホール１０における第１層アルミ配線３の表面酸化膜
を除去した後、全面にＧｅ薄膜５を形成し続いて第２層
アルミ配線６を形成し、ビアホール１０にＡｌ膜を堆積
する。第２層アルミ配線６の材料としては、Ｓｉを１％
、Ｃｕを０．５％含有したＡｌ合金を用い、形成方法と
しては、基板温度を２００℃に設定したスパッタリング
法を用いる。室温設定の場合のステップカバレジ１０％
に比べ、２００℃設定にすると２０％に向上した。
【００１１】さらに、図１ｃでは、４００〜５００℃に
設定したスパッタリング法を用いると完全な埋め込みが
達成される。
設定したスパッタリング法を用いると完全な埋め込みが
達成される。
【００１２】以上のように本実施例によれば、第２層ア
ルミ配線６の下にＧｅ薄膜５を形成することによって、
Ｇｅ５とＡｌ６との共晶点が下がり（約４３０℃）、接
続孔１０内へのアルミ６の流れ込みが強調される。その
ため、接続孔１０内でのステップカバレジを向上され、
エレクトロマイグレーションおよびストレスマイグレー
ションによる断線を防止でき、その実用効果は大きい。
ルミ配線６の下にＧｅ薄膜５を形成することによって、
Ｇｅ５とＡｌ６との共晶点が下がり（約４３０℃）、接
続孔１０内へのアルミ６の流れ込みが強調される。その
ため、接続孔１０内でのステップカバレジを向上され、
エレクトロマイグレーションおよびストレスマイグレー
ションによる断線を防止でき、その実用効果は大きい。
【００１３】なお、本実施例では、接続孔を設けた半導
体基板上の絶縁膜とアルミ配線との間にＧｅ薄膜を設け
たが、Ａｌとの共晶点がＡｌの融点（約６６０℃）より
低い金属薄膜を用いても同様の効果を有する。
体基板上の絶縁膜とアルミ配線との間にＧｅ薄膜を設け
たが、Ａｌとの共晶点がＡｌの融点（約６６０℃）より
低い金属薄膜を用いても同様の効果を有する。
【００１４】
【発明の効果】以上のように本発明によれば、アルミ配
線の下にＡｌとの共晶点がＡｌの融点より低い金属薄膜
を形成することによって、接続孔内でのステップカバレ
ジを向上させ、エレクトロマイグレーションおよびスト
レスマイグレーションによる断線を防止でき、その実用
効果は大きい。
線の下にＡｌとの共晶点がＡｌの融点より低い金属薄膜
を形成することによって、接続孔内でのステップカバレ
ジを向上させ、エレクトロマイグレーションおよびスト
レスマイグレーションによる断線を防止でき、その実用
効果は大きい。
【図１】本発明の実施例における工程断面図である。
【図２】従来の多層配線構造の断面図である。
１ 半導体基板
２ 絶縁膜
３ 第１層アルミ配線
４ シリコン酸化膜
５ Ｇｅ薄膜
６ 第２層アルミ配線
７ 層間絶縁膜
Claims (3)
- 【請求項１】 接続孔を設けた半導体基板上の絶縁膜
とアルミ配線との間に、Ａｌとの共晶点がＡｌの融点よ
り低い金属薄膜を有したことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の金属がＧｅであること
を特徴とする半導体装置。 - 【請求項３】 Ａｌ堆積開始後、Ａｌ堆積終了までに
基板を２００−５００℃に加熱してＡｌ堆積することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12074991A JPH04348548A (ja) | 1991-05-27 | 1991-05-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12074991A JPH04348548A (ja) | 1991-05-27 | 1991-05-27 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04348548A true JPH04348548A (ja) | 1992-12-03 |
Family
ID=14794037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12074991A Pending JPH04348548A (ja) | 1991-05-27 | 1991-05-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04348548A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0603105A1 (en) * | 1992-12-18 | 1994-06-22 | International Business Machines Corporation | Antifuse element with electrical or optical programming |
| US7750476B2 (en) | 1995-12-20 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a reliable contact |
-
1991
- 1991-05-27 JP JP12074991A patent/JPH04348548A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0603105A1 (en) * | 1992-12-18 | 1994-06-22 | International Business Machines Corporation | Antifuse element with electrical or optical programming |
| JPH06260558A (ja) * | 1992-12-18 | 1994-09-16 | Internatl Business Mach Corp <Ibm> | プログラミング可能なアンチヒューズ要素 |
| US5485032A (en) * | 1992-12-18 | 1996-01-16 | International Business Machines Corporation | Antifuse element with electrical or optical programming |
| US7750476B2 (en) | 1995-12-20 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a reliable contact |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| JPH0514417B2 (ja) | ||
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 | |
| JPH065544A (ja) | 半導体装置の製造方法 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JP3237917B2 (ja) | 半導体素子の製造方法 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH11238699A (ja) | 半導体装置の製造方法及びＣｕ埋め込み配線の形成方法 | |
| JPH06302703A (ja) | 半導体装置の製造方法 | |
| JPH0235753A (ja) | 半導体装置の製造方法 | |
| JPH05243229A (ja) | 半導体集積回路装置 | |
| JPH08255833A (ja) | 半導体装置の製造方法 |