JPH04328839A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JPH04328839A JPH04328839A JP3098901A JP9890191A JPH04328839A JP H04328839 A JPH04328839 A JP H04328839A JP 3098901 A JP3098901 A JP 3098901A JP 9890191 A JP9890191 A JP 9890191A JP H04328839 A JPH04328839 A JP H04328839A
- Authority
- JP
- Japan
- Prior art keywords
- bonding wire
- lead frame
- bonding
- lsi
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000007747 plating Methods 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000011347 resin Substances 0.000 abstract description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229920001721 polyimide Polymers 0.000 description 20
- 239000004642 Polyimide Substances 0.000 description 18
- 239000010408 film Substances 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910017980 Ag—Sn Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩなどの半導体素
子を外部容器のリードフレームあるいは半導体素子を搭
載する回路基板の端子部にボンディングワイヤにより接
続して実装した半導体装置に関するものである。
子を外部容器のリードフレームあるいは半導体素子を搭
載する回路基板の端子部にボンディングワイヤにより接
続して実装した半導体装置に関するものである。
【０００２】
【従来の技術】従来、半導体パッケージではＬＳＩとリ
ードフレームの接合をボンディングワイヤにより行って
いた。図８は、従来の一般的な半導体パッケージの断面
構造を示す断面図であり、図９は、従来の半導体パッケ
ージのボンディングワイヤによる接続部分を示す拡大斜
視図である。これらの図に示すように、金（Ａｕ）線な
どの従来のボンディングワイヤ２１の一方の先端は、ボ
ンディングツール２３の加熱により先端にボール２２が
形成され、ダイパッド６上のＬＳＩ４の電極７と熱圧着
接合される。ボンディングワイヤ２１は通常金線で３５
〜５０ｍｍφのものが使用される。電極７はアルミ蒸着
膜である。ボンディングワイヤ２１の他端はリードフレ
ーム２の先端に超音波ボンディング法により接続される
。このようにＬＳＩ４側にボール２２を形成して接合す
る方法はボールボンディング法と呼ばれＬＳＩ４の電極
７に対してボンディングワイヤ２１は直角に接続される
。このためワイヤボンディング法ではボンディングワイ
ヤ２１により一定のループ高さで接続される。
ードフレームの接合をボンディングワイヤにより行って
いた。図８は、従来の一般的な半導体パッケージの断面
構造を示す断面図であり、図９は、従来の半導体パッケ
ージのボンディングワイヤによる接続部分を示す拡大斜
視図である。これらの図に示すように、金（Ａｕ）線な
どの従来のボンディングワイヤ２１の一方の先端は、ボ
ンディングツール２３の加熱により先端にボール２２が
形成され、ダイパッド６上のＬＳＩ４の電極７と熱圧着
接合される。ボンディングワイヤ２１は通常金線で３５
〜５０ｍｍφのものが使用される。電極７はアルミ蒸着
膜である。ボンディングワイヤ２１の他端はリードフレ
ーム２の先端に超音波ボンディング法により接続される
。このようにＬＳＩ４側にボール２２を形成して接合す
る方法はボールボンディング法と呼ばれＬＳＩ４の電極
７に対してボンディングワイヤ２１は直角に接続される
。このためワイヤボンディング法ではボンディングワイ
ヤ２１により一定のループ高さで接続される。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来のボンディングワイヤ２１による接合には以下のよう
な問題がある。 １．従来のボンディングワイヤ２１を用いる接合におい
ては、ボンディング時の熱により、ＬＳＩ４の電極７に
形成されるボール２２の首の部分が弱くなり、ある程度
引っ張られると、ボール２２の首のところから折れる現
象、いわゆるネッキングが生じる。このボールボンディ
ングにおけるネッキングを防ぐためワイヤボンディング
法における接合においてはボンディングワイヤに一定の
ループ高さが必要となる。このためパッケージの厚さを
減少できず、また、パッケージの幅形状も大きくなる。 ２．このためボンディングワイヤのワイヤ長を短くでき
ず、接続抵抗が大きくなる。 ３．ボンディングワイヤの断面が円形のため、インダク
タンスＬが大きくなり、クロストーク大となる。 ４．ボンディングワイヤ１本の接続に約０．１秒を要し
多ピンの場合、ピン数の増加につれて生産量がダウンす
る。約３００ピンの時、約３０秒の接続時間を要する。 ５．多ピンの場合ボンディングワイヤのループの間隔が
せまくなり、短絡をおこす場合がある。 ６．所定のピン数に対して一定の金線長が必要で高価で
あり、多ピンの場合さらに高価となる。
来のボンディングワイヤ２１による接合には以下のよう
な問題がある。 １．従来のボンディングワイヤ２１を用いる接合におい
ては、ボンディング時の熱により、ＬＳＩ４の電極７に
形成されるボール２２の首の部分が弱くなり、ある程度
引っ張られると、ボール２２の首のところから折れる現
象、いわゆるネッキングが生じる。このボールボンディ
ングにおけるネッキングを防ぐためワイヤボンディング
法における接合においてはボンディングワイヤに一定の
ループ高さが必要となる。このためパッケージの厚さを
減少できず、また、パッケージの幅形状も大きくなる。 ２．このためボンディングワイヤのワイヤ長を短くでき
ず、接続抵抗が大きくなる。 ３．ボンディングワイヤの断面が円形のため、インダク
タンスＬが大きくなり、クロストーク大となる。 ４．ボンディングワイヤ１本の接続に約０．１秒を要し
多ピンの場合、ピン数の増加につれて生産量がダウンす
る。約３００ピンの時、約３０秒の接続時間を要する。 ５．多ピンの場合ボンディングワイヤのループの間隔が
せまくなり、短絡をおこす場合がある。 ６．所定のピン数に対して一定の金線長が必要で高価で
あり、多ピンの場合さらに高価となる。
【０００４】ところで、ボンディングワイヤを用いずに
、半導体素子の電極とテープキャリアのリードフレーム
のインナーリードとを一括ボンディングする方法も種々
提案されている（例えば、特開平０２−２２８５０号公
報、同０２−１２１３４３号公報、同０２−２１５１４
５号公報等）。ところで、本出願人の出願による特開平
０２−２２８５０号公報に開示されたリードフレームで
は、インナーリードのみを金属箔エッチングパターンに
より形成し、アウターリードを金属板によって形成する
ことにより多ピン化および微細化に対応しているが、半
導体素子の電極との接続のため、半導体素子を格納する
デバイスホールにインナーリードを突き出す必要がある
。しかし、デバイスホールに突出したインナーリード、
いわゆるフィンガーは曲がりやすく、特に小ピッチでは
歩留りが悪く問題となっている。
、半導体素子の電極とテープキャリアのリードフレーム
のインナーリードとを一括ボンディングする方法も種々
提案されている（例えば、特開平０２−２２８５０号公
報、同０２−１２１３４３号公報、同０２−２１５１４
５号公報等）。ところで、本出願人の出願による特開平
０２−２２８５０号公報に開示されたリードフレームで
は、インナーリードのみを金属箔エッチングパターンに
より形成し、アウターリードを金属板によって形成する
ことにより多ピン化および微細化に対応しているが、半
導体素子の電極との接続のため、半導体素子を格納する
デバイスホールにインナーリードを突き出す必要がある
。しかし、デバイスホールに突出したインナーリード、
いわゆるフィンガーは曲がりやすく、特に小ピッチでは
歩留りが悪く問題となっている。
【０００５】また、特開平０２−２１５１４５号公報に
開示されたテープキャリアでは、スパッター蒸着によっ
てポリイミドなどのテープ上に金属被膜を主体とする金
属箔層をエッチングまたはフラッシュエッチングして得
られたリードフレームのインナーリードを支持するテー
プに穿孔して電極部を形成した後、インナーリード下の
テープを薄肉化して電極部を突出させることにより、微
細化を可能とし、インナーリードに充分なフィンガー強
度付与している。しかし、この方法は複雑な工程を必要
とするという問題があるし、用いるテープ面積が大きい
ため、先端のみを用いるのは不経済であり、高価なポリ
イミドフィルムを多量に使用することとなり、全体が高
価になりがちであるという問題もある。
開示されたテープキャリアでは、スパッター蒸着によっ
てポリイミドなどのテープ上に金属被膜を主体とする金
属箔層をエッチングまたはフラッシュエッチングして得
られたリードフレームのインナーリードを支持するテー
プに穿孔して電極部を形成した後、インナーリード下の
テープを薄肉化して電極部を突出させることにより、微
細化を可能とし、インナーリードに充分なフィンガー強
度付与している。しかし、この方法は複雑な工程を必要
とするという問題があるし、用いるテープ面積が大きい
ため、先端のみを用いるのは不経済であり、高価なポリ
イミドフィルムを多量に使用することとなり、全体が高
価になりがちであるという問題もある。
【０００６】本発明の目的は、上記従来技術の問題点を
解消し、ＬＳＩなどの半導体素子とリードフレームや基
板との接合にボンディングワイヤを用いる半導体パッケ
ージにおいて、パッケージの薄型化が可能で、ボンディ
ングワイヤ長が短く、短絡の恐れがなく、電気特性に優
れた一括ボンディングが可能な半導体装置を提供するに
ある。
解消し、ＬＳＩなどの半導体素子とリードフレームや基
板との接合にボンディングワイヤを用いる半導体パッケ
ージにおいて、パッケージの薄型化が可能で、ボンディ
ングワイヤ長が短く、短絡の恐れがなく、電気特性に優
れた一括ボンディングが可能な半導体装置を提供するに
ある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体素子を内蔵した半導体パッケージ
において、前記半導体素子とリードフレームまたは基板
とが予めめっき法により作製されたボンディングワイヤ
によって接続されていることを特徴とする半導体装置を
提供するものである。
に、本発明は、半導体素子を内蔵した半導体パッケージ
において、前記半導体素子とリードフレームまたは基板
とが予めめっき法により作製されたボンディングワイヤ
によって接続されていることを特徴とする半導体装置を
提供するものである。
【０００８】前記ボンディングワイヤは、テープキャリ
アまたは前記基板上に、それらの接続位置に対応させて
厚めっきされているのが好ましく、また、前記ボンディ
ングワイヤは、銅めっきよりなり、その上部に錫めっき
を有する。
アまたは前記基板上に、それらの接続位置に対応させて
厚めっきされているのが好ましく、また、前記ボンディ
ングワイヤは、銅めっきよりなり、その上部に錫めっき
を有する。
【０００９】
【発明の作用】本発明の半導体装置は、ＬＳＩなどの半
導体素子の電極とリードフレームまたは基板との接続に
めっきにより形成されたボンディングワイヤを用いたも
のである。そして、好ましくは、このボンディングワイ
ヤは、パーケージのリードフレームまたは基板上に、ボ
ンディング位置座標に位置合わせして厚めっきすること
により形成され、また、このめっきは銅めっきであり、
さらに必要に応じ、この銅めっき上に錫めっきされてい
る。また、好ましくは、めっき製のボンディングワイヤ
の片端または両端にバンプが形成されている。さらに好
ましくは、ＬＳＩなどの半導体素子とリードフレームま
たは基板は一括ボンディングされる。ここで、半導体素
子とリードフレームまたは基板とをめっきボンディング
ワイヤで接続する際に、ボンディングワイヤをリードフ
レームの先端に予め接続し、その後半導体素子を接続す
る場合、半導体素子に予め接続し、その後リードフレー
ムまたは基板に接続する場合、および両接続を同時に一
括して行う場合のいずれを採用してもよい。
導体素子の電極とリードフレームまたは基板との接続に
めっきにより形成されたボンディングワイヤを用いたも
のである。そして、好ましくは、このボンディングワイ
ヤは、パーケージのリードフレームまたは基板上に、ボ
ンディング位置座標に位置合わせして厚めっきすること
により形成され、また、このめっきは銅めっきであり、
さらに必要に応じ、この銅めっき上に錫めっきされてい
る。また、好ましくは、めっき製のボンディングワイヤ
の片端または両端にバンプが形成されている。さらに好
ましくは、ＬＳＩなどの半導体素子とリードフレームま
たは基板は一括ボンディングされる。ここで、半導体素
子とリードフレームまたは基板とをめっきボンディング
ワイヤで接続する際に、ボンディングワイヤをリードフ
レームの先端に予め接続し、その後半導体素子を接続す
る場合、半導体素子に予め接続し、その後リードフレー
ムまたは基板に接続する場合、および両接続を同時に一
括して行う場合のいずれを採用してもよい。
【００１０】このような構成を有するため、本発明の半
導体装置は、薄型パーケージとすることができ、ボンデ
ィングワイヤの長さを短縮でき、全体を小型化すること
ができる。しかも、本発明の半導体装置は短絡も生じな
いし、クロストークもなく電気特性に優れている。また
、この装置は、半導体素子とボンディングワイヤ、リー
ドフレームまたは基板とボンディングワイヤ、あるいは
その両者間の接合を一括ボンディングすることも可能で
ある。また、上記各特徴を有し、また金線が不要とする
ことができるので、パッケージコストを低減できる。
導体装置は、薄型パーケージとすることができ、ボンデ
ィングワイヤの長さを短縮でき、全体を小型化すること
ができる。しかも、本発明の半導体装置は短絡も生じな
いし、クロストークもなく電気特性に優れている。また
、この装置は、半導体素子とボンディングワイヤ、リー
ドフレームまたは基板とボンディングワイヤ、あるいは
その両者間の接合を一括ボンディングすることも可能で
ある。また、上記各特徴を有し、また金線が不要とする
ことができるので、パッケージコストを低減できる。
【００１１】
【実施例】以下に、本発明に係る半導体装置を添付の図
面に示す好適実施例を参照して詳細に説明する。
面に示す好適実施例を参照して詳細に説明する。
【００１２】図１は、本発明の半導体装置の構造の一実
施例を示す断面図である。同図において、１は本発明の
最も特徴的なめっきにより形成されたボンディングワイ
ヤ（以下、めっきボンディングワイヤという）である。 めっきボンディングワイヤ１の一端はリードフレーム２
の一端はリードフレーム２の一端に直接熱融着され、他
端はダイパッド６上のＬＳＩ４の対応する電極７にバン
プ５を介して熱融着されている。このようにリードフレ
ーム２とめっきボンディングワイヤ１により接続された
ＬＳＩ４は樹脂８によりモールドされている。このよう
な樹脂モールド半導体装置はプリント基板３にリードフ
レーム２の外端によって接続される。
施例を示す断面図である。同図において、１は本発明の
最も特徴的なめっきにより形成されたボンディングワイ
ヤ（以下、めっきボンディングワイヤという）である。 めっきボンディングワイヤ１の一端はリードフレーム２
の一端はリードフレーム２の一端に直接熱融着され、他
端はダイパッド６上のＬＳＩ４の対応する電極７にバン
プ５を介して熱融着されている。このようにリードフレ
ーム２とめっきボンディングワイヤ１により接続された
ＬＳＩ４は樹脂８によりモールドされている。このよう
な樹脂モールド半導体装置はプリント基板３にリードフ
レーム２の外端によって接続される。
【００１３】ここで、本発明の最も特徴とするめっきボ
ンディングワイヤ１の構造と製造方法およびＬＳＩ４の
電極７およびリードフレーム２への接続方法について図
２、図３および図４に基づいて説明する。まず、図２お
よび図４に示すように、ポリイミド製のテープキャリア
９の全面に蒸着法により銅の薄膜１２を形成し、次にホ
トレジストインク１０を全面にコートし、露光現像によ
りパターンを作る。このパターン上に電気めっき法によ
って、銅めっき厚付けを施し、めっきボンディングワイ
ヤ１を形成する。めっき電流は銅蒸着薄膜を通して供給
される。こうして、図２に示すようなテープキャリアの
めっきパターンが得られる。この方法により作ったボン
ディングワイヤ１の１本の拡大図を図３に示す。電気め
っき液には、例えば硫酸銅めっき浴を用いることができ
、このめっき浴中で所定電流密度で所定時間めっきする
ことにより所定のめっき厚さの銅めっきを形成すること
ができる。このめっき法によってポリイミド９上に形成
されているボンディングワイヤ１の断面を図４に示す。 ここで銅めっきのめっき厚さはホトレジストの厚さより
厚くすることにより、めっきをホトレジスト１０の上部
に顔を出させることができる。この理由は接続を容易に
するためであるが、図４に示すように上部でめっきは横
方向にも進むので若干、上部が広がって形状となるが、
これは逆に接続点の面積が大きくなり信頼性上好ましい
結果ともなる。ここでめっき厚さ、すなわちめっきボン
ディングワイヤ１の厚さは、特に制限的ではなく、必要
なピン数に応じて適宜選択すればよい。また、めっき形
状、すなわちめっきボンディングワイヤ１の形状および
寸法も特に制限的ではなく、必要に応じて適宜選択すれ
ばよいが、断面形状は、ホトレジストが露光により除去
された溝の断面形状となるため、矩形状となり、クロス
トークを生じにくい。このめっきボンディングワイヤ１
の上面にさらに無電解錫めっき１３を施すことにより、
ＬＳＩの接続性をさらに高めることができる。すなわち
、めっきボンディングワイヤ１とＬＳＩ４との接合には
ＬＳＩのアルミ電極上には金蒸着を施しておき、Ａｕ−
Ｓｎの共晶接合法を採用することができる。ボンディン
グワイヤ１によるＬＳＩ４の電極７とリードフレーム２
との接続は、図５に示すように、ＬＳＩ４の電極部７お
よびリードフレーム２に位置合わせしてポリイミド９の
裏側から加熱ツール１４を用いて行うことができる。ま
た、リードフレーム２側には先端にＡｇのめっきを施す
ことにより、リードフレーム２とボンディングワイヤ１
とＡｇ−Ｓｎの拡散接続法により接続される。ここで、
加熱ツール１４の温度および時間は、ＬＳＩ４の電極部
７およびリードフレーム２とボンディングワイヤ１との
間の熱融着を確実に行うことができれば、どのような温
度、時間であってもよいが、例えば、ボンディングワイ
ヤ１とＬＳＩ電極７とのＡｕ−Ｓｎの共晶接合およびボ
ンディングワイヤ１とリードフレーム２とのＡｇ−Ｓｎ
の拡散接合とを行うことができるように、４５０℃で１
０秒間加熱すればよい。ところで、加熱ツール１４の熱
はポリイミド９を通して伝達されるが、ポリイミド９は
ツール加熱条件、例えば、４５０℃、１０秒の加熱には
十分耐えることができる。接続時最下層の蒸着膜１２と
ポリイミド９の密着は弱いので弱い力でポリイミド９か
ら剥離する。また、蒸着膜１２は薄いために膜は切れて
容易に接続側に転写される。
ンディングワイヤ１の構造と製造方法およびＬＳＩ４の
電極７およびリードフレーム２への接続方法について図
２、図３および図４に基づいて説明する。まず、図２お
よび図４に示すように、ポリイミド製のテープキャリア
９の全面に蒸着法により銅の薄膜１２を形成し、次にホ
トレジストインク１０を全面にコートし、露光現像によ
りパターンを作る。このパターン上に電気めっき法によ
って、銅めっき厚付けを施し、めっきボンディングワイ
ヤ１を形成する。めっき電流は銅蒸着薄膜を通して供給
される。こうして、図２に示すようなテープキャリアの
めっきパターンが得られる。この方法により作ったボン
ディングワイヤ１の１本の拡大図を図３に示す。電気め
っき液には、例えば硫酸銅めっき浴を用いることができ
、このめっき浴中で所定電流密度で所定時間めっきする
ことにより所定のめっき厚さの銅めっきを形成すること
ができる。このめっき法によってポリイミド９上に形成
されているボンディングワイヤ１の断面を図４に示す。 ここで銅めっきのめっき厚さはホトレジストの厚さより
厚くすることにより、めっきをホトレジスト１０の上部
に顔を出させることができる。この理由は接続を容易に
するためであるが、図４に示すように上部でめっきは横
方向にも進むので若干、上部が広がって形状となるが、
これは逆に接続点の面積が大きくなり信頼性上好ましい
結果ともなる。ここでめっき厚さ、すなわちめっきボン
ディングワイヤ１の厚さは、特に制限的ではなく、必要
なピン数に応じて適宜選択すればよい。また、めっき形
状、すなわちめっきボンディングワイヤ１の形状および
寸法も特に制限的ではなく、必要に応じて適宜選択すれ
ばよいが、断面形状は、ホトレジストが露光により除去
された溝の断面形状となるため、矩形状となり、クロス
トークを生じにくい。このめっきボンディングワイヤ１
の上面にさらに無電解錫めっき１３を施すことにより、
ＬＳＩの接続性をさらに高めることができる。すなわち
、めっきボンディングワイヤ１とＬＳＩ４との接合には
ＬＳＩのアルミ電極上には金蒸着を施しておき、Ａｕ−
Ｓｎの共晶接合法を採用することができる。ボンディン
グワイヤ１によるＬＳＩ４の電極７とリードフレーム２
との接続は、図５に示すように、ＬＳＩ４の電極部７お
よびリードフレーム２に位置合わせしてポリイミド９の
裏側から加熱ツール１４を用いて行うことができる。ま
た、リードフレーム２側には先端にＡｇのめっきを施す
ことにより、リードフレーム２とボンディングワイヤ１
とＡｇ−Ｓｎの拡散接続法により接続される。ここで、
加熱ツール１４の温度および時間は、ＬＳＩ４の電極部
７およびリードフレーム２とボンディングワイヤ１との
間の熱融着を確実に行うことができれば、どのような温
度、時間であってもよいが、例えば、ボンディングワイ
ヤ１とＬＳＩ電極７とのＡｕ−Ｓｎの共晶接合およびボ
ンディングワイヤ１とリードフレーム２とのＡｇ−Ｓｎ
の拡散接合とを行うことができるように、４５０℃で１
０秒間加熱すればよい。ところで、加熱ツール１４の熱
はポリイミド９を通して伝達されるが、ポリイミド９は
ツール加熱条件、例えば、４５０℃、１０秒の加熱には
十分耐えることができる。接続時最下層の蒸着膜１２と
ポリイミド９の密着は弱いので弱い力でポリイミド９か
ら剥離する。また、蒸着膜１２は薄いために膜は切れて
容易に接続側に転写される。
【００１４】ここで、ボンディングワイヤ１によるリー
ドフレーム２とＬＳＩ４との接続前にホトレジストイン
ク１０を剥離して、蒸着膜１２を剥離除去してもよい。 この場合には、作業は２工程増えるが以下の認識の点で
有利である。すなわち、接続時、ポリイミドテープ９と
して透明なうすい色のついたポリイミドを用いることに
より、ＬＳＩ４の電極７およびリードフレーム２とボン
ディングワイヤ１との位置合わせを容易に行うことがで
きる。
ドフレーム２とＬＳＩ４との接続前にホトレジストイン
ク１０を剥離して、蒸着膜１２を剥離除去してもよい。 この場合には、作業は２工程増えるが以下の認識の点で
有利である。すなわち、接続時、ポリイミドテープ９と
して透明なうすい色のついたポリイミドを用いることに
より、ＬＳＩ４の電極７およびリードフレーム２とボン
ディングワイヤ１との位置合わせを容易に行うことがで
きる。
【００１５】また、第６図および第７図に示すように、
接続の信頼性を高めるために、めっきボンディングワイ
ヤ１の両端にめっきバンプ１１を形成してもよい。この
場合は、ホトレジスト１０の上にさらにホトレジスト１
０´を施して２回のめっき厚付けを行なう。めっきバン
プ１１はめっきボンディングワイヤ１の上部に盛り上が
った構造となっている。
接続の信頼性を高めるために、めっきボンディングワイ
ヤ１の両端にめっきバンプ１１を形成してもよい。この
場合は、ホトレジスト１０の上にさらにホトレジスト１
０´を施して２回のめっき厚付けを行なう。めっきバン
プ１１はめっきボンディングワイヤ１の上部に盛り上が
った構造となっている。
【００１６】めっきボンディングワイヤ１のパターンは
ＬＳＩ４の電極７の位置とリードフレーム２の先端位置
と対応しており、そのまま位置認識にかけて接続できる
。ポリイミドは通常、５０μｍとうすいため光を透過で
きるので認識が可能であるので、前記の蒸着の薄い膜１
２を除去する方法が、この点では有利である。蒸着薄膜
１２を除去しない時は、パターンの位置をＣＣＤカメラ
で初期認識をかけておきその位置にＬＳＩ４を送り込む
。このため後補正ができない欠点がある。蒸着薄膜１２
を除去する方法は透過光で観察（モニターをかけながら
）しながら接続できる点有利である。
ＬＳＩ４の電極７の位置とリードフレーム２の先端位置
と対応しており、そのまま位置認識にかけて接続できる
。ポリイミドは通常、５０μｍとうすいため光を透過で
きるので認識が可能であるので、前記の蒸着の薄い膜１
２を除去する方法が、この点では有利である。蒸着薄膜
１２を除去しない時は、パターンの位置をＣＣＤカメラ
で初期認識をかけておきその位置にＬＳＩ４を送り込む
。このため後補正ができない欠点がある。蒸着薄膜１２
を除去する方法は透過光で観察（モニターをかけながら
）しながら接続できる点有利である。
【００１７】本発明の半導体装置においては、上述した
ようにボンディングワイヤ１をポリイミドフィルム９な
どの基板上にめっき法で作り、位置合せしてＬＳＩ４と
リードフレーム２との接続を行うことを特徴としている
が、本発明は特にこれに限定されるわけでなく、ＬＳＩ
４などの半導体素子をリードフレームではなく、プリン
ト基板、マルチチップ基板等の基板に直接に本発明に用
いられるボンディングワイヤにより接続する場合も、本
発明の範囲に含まれる。
ようにボンディングワイヤ１をポリイミドフィルム９な
どの基板上にめっき法で作り、位置合せしてＬＳＩ４と
リードフレーム２との接続を行うことを特徴としている
が、本発明は特にこれに限定されるわけでなく、ＬＳＩ
４などの半導体素子をリードフレームではなく、プリン
ト基板、マルチチップ基板等の基板に直接に本発明に用
いられるボンディングワイヤにより接続する場合も、本
発明の範囲に含まれる。
【００１８】また、本発明に用いられるボンディングワ
イヤをベアチップ等でハイブリット基板等に直接に搭載
して使う場合も本発明の範囲に含まれる。
イヤをベアチップ等でハイブリット基板等に直接に搭載
して使う場合も本発明の範囲に含まれる。
【００１９】また、本発明に用いられるボンディングワ
イヤを無電解めっき法で作られる場合も本発明の範囲に
含まれる。この場合は蒸着膜が不要となるがＰｄの活性
化必理が必要となる。
イヤを無電解めっき法で作られる場合も本発明の範囲に
含まれる。この場合は蒸着膜が不要となるがＰｄの活性
化必理が必要となる。
【００２０】また、本発明に用いられるボンディングワ
イヤは銅めっきが好ましいが、金めっきなどであっても
よい。
イヤは銅めっきが好ましいが、金めっきなどであっても
よい。
【００２１】本発明の半導体装置を製造する場合には、
めっきボンディングワイヤをリードフレームまたは基板
の先端にあらかじめ、接続しておき、その後ＬＳＩなど
の半導体素子を接続する場合、およびＬＳＩなどの半導
体素子側にはじめに接続しておき、その後にリードフレ
ームまたは基板の先端に接続する場合も本発明に含まれ
る。
めっきボンディングワイヤをリードフレームまたは基板
の先端にあらかじめ、接続しておき、その後ＬＳＩなど
の半導体素子を接続する場合、およびＬＳＩなどの半導
体素子側にはじめに接続しておき、その後にリードフレ
ームまたは基板の先端に接続する場合も本発明に含まれ
る。
【００２２】（実施例１）まず、ポリイミド製のテープ
キャリア９（厚さ５０μｍ）にめっきボンディングワイ
ヤ１をめっき法により作った。すなわち、まずポリイミ
ド９の全面に蒸着法により４００Åの銅の薄膜を作った
。次にホトレジストインク１０を全面にコートし、露光
現象によりパターンを作った。このパターン上に電気め
っき法に、銅めっき厚付けを施した。めっき電流は銅蒸
着薄膜を通して供給される。この方法により図３に拡大
して示すようなボンディングワイヤ１が図２に示すよう
なテープキャリアのめっきパターンで得られた。電気め
っき液には硫酸銅めっき浴を用い、めっき厚さ３５μｍ
を約５分で形成できた。このめっき法によるボンディン
グワイヤ１の断面を図４に示すようなものであった。 ホトレジスト１０の厚さは２５μｍであり、めっきは約
１０μｍその上部に顔を出させた。この理由は接続を容
易にするためであるが、図４に示すように上部でめっき
は横方向にも進むので若干、上部が広がった形状となる
が、これは逆に接続点の面積が大きくなり信頼性上好ま
しい結果ともなった。このめっきボンディングワイヤ１
の上面にさらに０．５μｍの無電解錫めっき１３を施し
た。ＬＳＩ４の接続性を再に高めるためである。すなわ
ちＬＳＩ４のアルミ電極７上には４００Åの金蒸着を施
しておき、Ａｕ−Ｓｎの共晶接合法を採用した。接続は
、図５に示すように、ＬＳＩ４の電極部７に位置合わせ
してポリイミド９の裏側から加熱ツール１４を用いて行
った。ツール温度は４５０℃、時間は１０秒を要した。 図２にはボンディングワイヤ１の数は省略して描いてあ
るがワイヤの数は３０４が４方向に均一に７６本ずつ等
間隔に並んでいる。この３０４ピンを１０秒間で一回で
接続できた。またリードフレーム側には先端に４μｍの
Ａｇのめっきを施した。リード側はＡｇ−Ｓｎの拡散接
続法により接続された。ポリイミドは４５０℃、１０秒
の加熱には十分耐えることができた。接続時最下層の４
００Åの蒸着膜とポリイミドの密着は弱いので弱い力で
ポリイミドから剥離した。また、蒸着膜は薄いために膜
は切れて容易に接続側に転写された。この方法とは別に
接続前にホトレジストインクを剥離して、蒸着膜を剥離
除去する方法も試みた。この作業は工程が２つ増えるが
後述の認識の点で有利であった。図４の寸法をさらに詳
しく説明すると、幅は４０μｍ、長さは１．５ｍｍであ
った。従って、図２にパターンを拡大して描いたが、実
際には非常に小さい。ＬＳＩチップの寸法は１１．０ｍ
ｍ角なので３５ｍｍ幅のテープキャリアを用いる場合、
余裕を持って２２段配列も可能で、テープを節約するこ
とができる。また７０ｍｍ幅キャリアの場合は４段の配
置も可能である。
キャリア９（厚さ５０μｍ）にめっきボンディングワイ
ヤ１をめっき法により作った。すなわち、まずポリイミ
ド９の全面に蒸着法により４００Åの銅の薄膜を作った
。次にホトレジストインク１０を全面にコートし、露光
現象によりパターンを作った。このパターン上に電気め
っき法に、銅めっき厚付けを施した。めっき電流は銅蒸
着薄膜を通して供給される。この方法により図３に拡大
して示すようなボンディングワイヤ１が図２に示すよう
なテープキャリアのめっきパターンで得られた。電気め
っき液には硫酸銅めっき浴を用い、めっき厚さ３５μｍ
を約５分で形成できた。このめっき法によるボンディン
グワイヤ１の断面を図４に示すようなものであった。 ホトレジスト１０の厚さは２５μｍであり、めっきは約
１０μｍその上部に顔を出させた。この理由は接続を容
易にするためであるが、図４に示すように上部でめっき
は横方向にも進むので若干、上部が広がった形状となる
が、これは逆に接続点の面積が大きくなり信頼性上好ま
しい結果ともなった。このめっきボンディングワイヤ１
の上面にさらに０．５μｍの無電解錫めっき１３を施し
た。ＬＳＩ４の接続性を再に高めるためである。すなわ
ちＬＳＩ４のアルミ電極７上には４００Åの金蒸着を施
しておき、Ａｕ−Ｓｎの共晶接合法を採用した。接続は
、図５に示すように、ＬＳＩ４の電極部７に位置合わせ
してポリイミド９の裏側から加熱ツール１４を用いて行
った。ツール温度は４５０℃、時間は１０秒を要した。 図２にはボンディングワイヤ１の数は省略して描いてあ
るがワイヤの数は３０４が４方向に均一に７６本ずつ等
間隔に並んでいる。この３０４ピンを１０秒間で一回で
接続できた。またリードフレーム側には先端に４μｍの
Ａｇのめっきを施した。リード側はＡｇ−Ｓｎの拡散接
続法により接続された。ポリイミドは４５０℃、１０秒
の加熱には十分耐えることができた。接続時最下層の４
００Åの蒸着膜とポリイミドの密着は弱いので弱い力で
ポリイミドから剥離した。また、蒸着膜は薄いために膜
は切れて容易に接続側に転写された。この方法とは別に
接続前にホトレジストインクを剥離して、蒸着膜を剥離
除去する方法も試みた。この作業は工程が２つ増えるが
後述の認識の点で有利であった。図４の寸法をさらに詳
しく説明すると、幅は４０μｍ、長さは１．５ｍｍであ
った。従って、図２にパターンを拡大して描いたが、実
際には非常に小さい。ＬＳＩチップの寸法は１１．０ｍ
ｍ角なので３５ｍｍ幅のテープキャリアを用いる場合、
余裕を持って２２段配列も可能で、テープを節約するこ
とができる。また７０ｍｍ幅キャリアの場合は４段の配
置も可能である。
【００２３】（実施例２）実施例１において電気銅めっ
きの代りに電気金めっきを用いた。
きの代りに電気金めっきを用いた。
【００２４】（実施例３）接続の信頼性を高めるために
、めっきボンディングワイヤ１の両端にめっきバンプ１
１を形成した。この場合はホトレジスト１０の上にさら
にホトレジスト１０´を施して２回のめっき厚付けをお
こなった。めっきバンプ１１の高さは２０μｍなのでめ
っきボンディングワイヤーの上部に２０μｍ盛り上がっ
た構造となっている、実施例１、２、３共にめっきボン
ディングワイヤのパターンはＬＳＩの電極の位置とリー
ドフレームの先端位置と対応しており、そのまま位置認
識にかけて接続できた。ポリイミドは５０μｍとうすい
ため光を透過できるので記載が可能であるので、前記の
蒸着の薄い膜を除去する方法が、この点では有利であっ
た。蒸着薄膜を除去しない時は、パターンの位置をＣＣ
Ｄカメラで初期認識をかけておきその位置にＬＳＩを送
り込んだ。蒸着薄膜を除去する方法は透過光で観察（モ
ニターをかけながら）しながら接続できる点有利であっ
た。
、めっきボンディングワイヤ１の両端にめっきバンプ１
１を形成した。この場合はホトレジスト１０の上にさら
にホトレジスト１０´を施して２回のめっき厚付けをお
こなった。めっきバンプ１１の高さは２０μｍなのでめ
っきボンディングワイヤーの上部に２０μｍ盛り上がっ
た構造となっている、実施例１、２、３共にめっきボン
ディングワイヤのパターンはＬＳＩの電極の位置とリー
ドフレームの先端位置と対応しており、そのまま位置認
識にかけて接続できた。ポリイミドは５０μｍとうすい
ため光を透過できるので記載が可能であるので、前記の
蒸着の薄い膜を除去する方法が、この点では有利であっ
た。蒸着薄膜を除去しない時は、パターンの位置をＣＣ
Ｄカメラで初期認識をかけておきその位置にＬＳＩを送
り込んだ。蒸着薄膜を除去する方法は透過光で観察（モ
ニターをかけながら）しながら接続できる点有利であっ
た。
【００２５】
【発明の効果】以上、詳述したように本発明の半導体装
置によれば、以下のような効果を有する。 １．パッケージの小型化が達成できる。例えば、薄型パ
ッケージとしてＴＡＢ等を用い、０．５ｍｍのパッケー
ジが提案されているが、本発明によれば、これと同等の
パッケージを作ることができる。ＬＳＩなどの半導体素
子の厚さは０．２ｍｍまで薄型加工が可能となっており
、本発明の場合銅箔厚さ３５μｍで、従来のワイヤボン
ディングのような０．２〜０．３ｍｍのループ高さ分が
必要ないため、０．５ｍｍ程度の薄型パッケージが実現
できる。 ２．ボンディングワイヤの接続長の短縮が可能である。 従来のワイヤボンディングの場合、ループ高さの関係か
ら、ワイヤ長は０．７〜１．０ｍｍが実現可能な最短長
であり、通常は１．４〜２．０ｍｍ必要である。従って
パッケージの幅寸法も大となり、全体パッケージ形状も
大となるが、これに対して本発明によれば、接続長、０
．５ｍｍが可能となるので、この分パッケージ全体の形
状を小さくできる。 ３．電気特性が良好である。ワイヤ長の短縮は接続抵抗
の低下となり、信号の減衰を小さくできる。またワイヤ
断面は矩形なのでインダクタンスが小さくなり、ノイズ
低下につながる。 ４．一括接続が可能である。３００ピンを１０秒間で接
続でき、ワイヤボンディングと比較して大幅な生産性の
向上につながる。 ５．短絡の心配がない。ループ曲線部がなく、ワイヤー
間短絡の心配がない。 ６．金線が不要となりパッケージコストを低減できる。 ７．ＴＡＢテープのインナーリードをボンディングワイ
ヤとして用いる方法もあるが、デバイスホールに突き出
したインナーリードは、曲がりやすく、特に小ピッチで
は歩留りが悪く問題になっている。またテープ面積が大
きいため、先端のみを用いるのは不経済となる。本発明
はボンディングワイヤのみを作るので、安価に製造が可
能となる。また銅箔と比較して無欠陥にできる。
置によれば、以下のような効果を有する。 １．パッケージの小型化が達成できる。例えば、薄型パ
ッケージとしてＴＡＢ等を用い、０．５ｍｍのパッケー
ジが提案されているが、本発明によれば、これと同等の
パッケージを作ることができる。ＬＳＩなどの半導体素
子の厚さは０．２ｍｍまで薄型加工が可能となっており
、本発明の場合銅箔厚さ３５μｍで、従来のワイヤボン
ディングのような０．２〜０．３ｍｍのループ高さ分が
必要ないため、０．５ｍｍ程度の薄型パッケージが実現
できる。 ２．ボンディングワイヤの接続長の短縮が可能である。 従来のワイヤボンディングの場合、ループ高さの関係か
ら、ワイヤ長は０．７〜１．０ｍｍが実現可能な最短長
であり、通常は１．４〜２．０ｍｍ必要である。従って
パッケージの幅寸法も大となり、全体パッケージ形状も
大となるが、これに対して本発明によれば、接続長、０
．５ｍｍが可能となるので、この分パッケージ全体の形
状を小さくできる。 ３．電気特性が良好である。ワイヤ長の短縮は接続抵抗
の低下となり、信号の減衰を小さくできる。またワイヤ
断面は矩形なのでインダクタンスが小さくなり、ノイズ
低下につながる。 ４．一括接続が可能である。３００ピンを１０秒間で接
続でき、ワイヤボンディングと比較して大幅な生産性の
向上につながる。 ５．短絡の心配がない。ループ曲線部がなく、ワイヤー
間短絡の心配がない。 ６．金線が不要となりパッケージコストを低減できる。 ７．ＴＡＢテープのインナーリードをボンディングワイ
ヤとして用いる方法もあるが、デバイスホールに突き出
したインナーリードは、曲がりやすく、特に小ピッチで
は歩留りが悪く問題になっている。またテープ面積が大
きいため、先端のみを用いるのは不経済となる。本発明
はボンディングワイヤのみを作るので、安価に製造が可
能となる。また銅箔と比較して無欠陥にできる。
【図１】本発明に係る半導体装置の一実施例の断面形状
を示す断面図である。
を示す断面図である。
【図２】本発明に用いられるめっきボンディングワイヤ
テープキャリアのめっきパターンの一実施例の全体図を
示す図である。
テープキャリアのめっきパターンの一実施例の全体図を
示す図である。
【図３】本発明に用いられるめっきボンディングワイヤ
の一実施例拡大斜視図である。
の一実施例拡大斜視図である。
【図４】図３に示されるめっきボンディングワイヤのＡ
−Ａ線断面図である。
−Ａ線断面図である。
【図５】本発明の半導体装置におけるめっきボンディン
グワイヤによる接続の方法を示す斜視図である。
グワイヤによる接続の方法を示す斜視図である。
【図６】本発明に用いられるめっきボンディングワイヤ
の別の実施例拡大斜視図である。
の別の実施例拡大斜視図である。
【図７】図６に示されるめっきボンディングワイヤのＢ
−Ｂ線断面図である。
−Ｂ線断面図である。
【図８】ワイヤボンディング方式の従来の半導体装置の
断面図である。
断面図である。
【図９】従来のワイヤボンディングの方法を示す斜視図
である。
である。
１ めっきボンディングワイヤ
２ リードフレーム
３ プリント基板
４ ＬＳＩチップ（ダイ）
５ バンプ
６ ダイパット
７ ＬＳＩ電極
８ モールド樹脂
９ テープキャリア
１０ ホトレジスト
１１ めっきバンプ
１２ 蒸着膜
１３ 錫めっき膜
１４ 接続加熱ツール
Claims (3)
- 【請求項１】 半導体素子を内蔵した半導体パッケー
ジにおいて、前記半導体素子とリードフレームまたは基
板とが予めめっき法により作製されたボンディングワイ
ヤによって接続されていることを特徴とする半導体装置
。 - 【請求項２】 前記ボンディングワイヤは、テープキ
ャリアまたは前記基板上に、それらの接続位置に対応さ
せて厚めっきされている請求項１に記載の半導体装置。 - 【請求項３】 前記ボンディングワイヤは、銅めっき
よりなり、その上部に錫めっきを有する請求項１または
２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3098901A JP2605999B2 (ja) | 1991-04-30 | 1991-04-30 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3098901A JP2605999B2 (ja) | 1991-04-30 | 1991-04-30 | 半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04328839A true JPH04328839A (ja) | 1992-11-17 |
| JP2605999B2 JP2605999B2 (ja) | 1997-04-30 |
Family
ID=14232036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3098901A Expired - Fee Related JP2605999B2 (ja) | 1991-04-30 | 1991-04-30 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605999B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849930B2 (en) | 2000-08-31 | 2005-02-01 | Nec Corporation | Semiconductor device with uneven metal plate to improve adhesion to molding compound |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214454A (ja) * | 1985-03-19 | 1986-09-24 | Nippon Mining Co Ltd | 半導体装置用ボンデイングワイヤ |
-
1991
- 1991-04-30 JP JP3098901A patent/JP2605999B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214454A (ja) * | 1985-03-19 | 1986-09-24 | Nippon Mining Co Ltd | 半導体装置用ボンデイングワイヤ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849930B2 (en) | 2000-08-31 | 2005-02-01 | Nec Corporation | Semiconductor device with uneven metal plate to improve adhesion to molding compound |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2605999B2 (ja) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US6608374B1 (en) | Semiconductor chip assembly with bumped conductive trace | |
| US6627824B1 (en) | Support circuit with a tapered through-hole for a semiconductor chip assembly | |
| US20020105069A1 (en) | Semiconductor device including stud bumps as external connection terminals | |
| JPH08510358A (ja) | 集積回路チップと基板との相互接続 | |
| US20030049882A1 (en) | Wire bonded microelectronic device assemblies and methods of manufacturing same | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0595015A (ja) | 半導体装置 | |
| US6534874B1 (en) | Semiconductor device and method of producing the same | |
| TW201145411A (en) | Semiconductor package without carrier and method of fabricating the same | |
| US9147665B2 (en) | High bond line thickness for semiconductor devices | |
| US6350632B1 (en) | Semiconductor chip assembly with ball bond connection joint | |
| JP3663295B2 (ja) | チップスケールパッケージ | |
| US7825501B2 (en) | High bond line thickness for semiconductor devices | |
| US6403460B1 (en) | Method of making a semiconductor chip assembly | |
| KR100843705B1 (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
| US6551861B1 (en) | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive | |
| JP2001230270A (ja) | 半導体装置及びその製造方法 | |
| JP2605999B2 (ja) | 半導体パッケージの製造方法 | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JPH03206633A (ja) | 半導体装置 | |
| JP2549278Y2 (ja) | 混成集積回路基板 | |
| JP3675374B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961210 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |