JPH04324418A - Driving circuit for active matrix type display device - Google Patents
Driving circuit for active matrix type display deviceInfo
- Publication number
- JPH04324418A JPH04324418A JP9510491A JP9510491A JPH04324418A JP H04324418 A JPH04324418 A JP H04324418A JP 9510491 A JP9510491 A JP 9510491A JP 9510491 A JP9510491 A JP 9510491A JP H04324418 A JPH04324418 A JP H04324418A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- display device
- selection
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims description 21
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 29
- 210000002858 crystal cell Anatomy 0.000 abstract description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 4
- 101100422614 Arabidopsis thaliana STR15 gene Proteins 0.000 description 3
- 101100141327 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RNR3 gene Proteins 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 101150112501 din1 gene Proteins 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 101100493897 Arabidopsis thaliana BGLU30 gene Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Abstract
Description
［発明の目的］ [Purpose of the invention]
【０００１】0001
【産業上の利用分野】本発明は画素毎に薄膜トランジス
タ等のスイッチを備えたアクティブマトリックス型表示
装置用駆動回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit for an active matrix type display device having a switch such as a thin film transistor for each pixel.
【０００２】0002
【従来の技術】近年、ＯＡ機器等の表示装置として高精
細な表示が可能なアクティブマトリックス型表示装置が
注目を集めている。2. Description of the Related Art In recent years, active matrix display devices capable of high-definition display have been attracting attention as display devices for office automation equipment and the like.
【０００３】アクティブマトリックス型表示装置として
代表的なアクティブマトリックス型液晶表示装置につい
て説明すると、例えば信号電極Ｘｉと走査電極Ｙｊとの
交点部分に薄膜トランジスタ等のスイッチング素子を介
して画素電極が接続されて構成されている。An active matrix type liquid crystal display device, which is a typical active matrix type display device, has a structure in which, for example, a pixel electrode is connected to the intersection of a signal electrode Xi and a scanning electrode Yj via a switching element such as a thin film transistor. has been done.
【０００４】従って、アクティブマトリクス型液晶表示
装置は、走査電極Ｙｊに選択電圧ＶＹｊを順次印加する
ことにより、信号電極Ｘｉに印加される信号電圧Ｖｓを
選択的に画素電極に印加することができ、クロストーク
等のない良好な表示画像が得られる特徴を有している。
ところで、このようなアクティブマトリックス型液晶表
示装置には、高精細な大画面化に加え、さらに持ち運び
が可能な一層の小型化が要求されている。表示装置を大
画面で高精細なものにするためには、例えば走査線数を
増加させることが考えられる。Therefore, the active matrix liquid crystal display device can selectively apply the signal voltage Vs applied to the signal electrode Xi to the pixel electrode by sequentially applying the selection voltage VYj to the scanning electrode Yj. It has the characteristic that a good display image without crosstalk etc. can be obtained. Incidentally, such an active matrix type liquid crystal display device is required not only to have a large screen with high definition, but also to be further miniaturized so as to be portable. In order to make the display device large-screen and high-definition, it is conceivable to increase the number of scanning lines, for example.
【０００５】しかし、表示装置の走査線数を増加させる
と、各走査線の選択時間（Ｔｇ）は短くなり、各画素電
極に十分な信号電圧Ｖｓを書き込むことができないとい
った問題が生じ、表示不良を引き起こしてしまう。However, when the number of scanning lines in a display device is increased, the selection time (Tg) of each scanning line becomes shorter, causing problems such as not being able to write a sufficient signal voltage Vs to each pixel electrode, resulting in display defects. It causes
【０００６】また、各走査線の選択時間（Ｔｇ）を従来
と同一時間とすると、一垂直走査期間（Ｔｆ）が長くな
り、液晶層でのリークあるいはスイッチング素子でのリ
ークにより表示画面上で輝度のばらつき等が発生してし
まう。そこで、各走査電極Ｙｊに印加される各選択電圧
ＶＹｊを時間的に重ねて駆動する方法が考えられている
。Furthermore, if the selection time (Tg) of each scanning line is the same as the conventional one, one vertical scanning period (Tf) becomes longer, and the brightness on the display screen increases due to leakage in the liquid crystal layer or leakage in the switching elements. Variations in the results may occur. Therefore, a method has been considered in which the respective selection voltages VYj applied to the respective scan electrodes Yj are driven while temporally overlapping each other.
【０００７】しかし、従来の走査電極駆動回路では、１
つの回路から時間的に重なる各選択電圧ＶＹｊを順次出
力させることが出来なかったため、走査電極駆動回路を
液晶セルの両側に配置させ、各走査電極Ｙｊを交互に走
査電極駆動回路に接続させていた。図３は、選択電圧Ｖ
Ｙｊを時間的に重ねて出力するアクティブマトリクス型
液晶表示装置（１） の主要部分の構成を示す図で、こ
の図を参照して説明する。However, in the conventional scan electrode drive circuit, 1
Since it was not possible to sequentially output the temporally overlapping selection voltages VYj from two circuits, the scan electrode drive circuits were placed on both sides of the liquid crystal cell, and each scan electrode Yj was alternately connected to the scan electrode drive circuit. . FIG. 3 shows the selection voltage V
This is a diagram showing the configuration of the main parts of an active matrix liquid crystal display device (1) that outputs Yj in a temporally overlapping manner, and will be described with reference to this diagram.
【０００８】このアクティブマトリックス型液晶表示装
置（１） は、液晶セル（３） と、この液晶セル（３
） の奇数番目の各走査電極（１５）に接続される第１
の走査電極駆動回路（２０１ａ）およびと偶数番目の各
走査電極（１５）に接続される第２の走査電極駆動回路
（２０１ｂ）と、この液晶セル（３） の各信号電極（
１３）に接続される信号電極駆動回路（１０１） 、そ
して更に対向電極（図示せず）に接続される対向電極駆
動回路（３０１） とによって構成されている。This active matrix type liquid crystal display device (1) includes a liquid crystal cell (3) and a liquid crystal cell (3).
) connected to each odd-numbered scanning electrode (15).
scan electrode drive circuit (201a), a second scan electrode drive circuit (201b) connected to each even-numbered scan electrode (15), and each signal electrode (201b) of this liquid crystal cell (3).
13), and a counter electrode drive circuit (301) further connected to a counter electrode (not shown).
【０００９】第２の走査電極駆動回路（２０１ｂ）は、
タイミング信号発生回路（２１１） と、２つの選択信
号発生回路（２２１），（２２３） と、１つの非選択
信号発生回路（２２５） と、駆動集積回路（２３１）
とによって構成されている。また、第１の走査電極駆
動回路（２０１ａ）は、駆動集積回路（２３１ｂ）によ
って構成されている。[0009] The second scan electrode drive circuit (201b)
A timing signal generation circuit (211), two selection signal generation circuits (221), (223), one non-selection signal generation circuit (225), and a drive integrated circuit (231).
It is composed of. Further, the first scan electrode drive circuit (201a) is constituted by a drive integrated circuit (231b).
【００１０】これら駆動集積回路（２３１ａ），（２３
１ｂ） は、Ｄタイプのフリップフロップ回路で構成さ
れるシフトレジスタ（２４１ａ），（２４１ｂ） と、
シフトレジスタ（２４１ａ），（２４１ｂ） 出力に接
続されるレベルシフタ（２５１ａ），（２５１ｂ） と
、レベルシフタ（２５１ａ），（２５１ｂ） 出力によ
り制御されるアナログスイッチ群（２６１），（２６５
） とにより構成されている。These driving integrated circuits (231a), (23
1b) is a shift register (241a), (241b) composed of a D-type flip-flop circuit,
Level shifters (251a), (251b) connected to the outputs of the shift registers (241a), (241b), and analog switch groups (261), (265) controlled by the outputs of the level shifters (251a), (251b).
).
【００１１】第１の走査電極駆動回路（２０１ａ）にお
けるアナログスイッチ群（２６１） の一方の端子（２
６１ａ）には、第１の選択信号発生回路（２２１） か
らの出力が第１のバスライン（２７１） を介して入力
され、他方の端子（２６１ｂ）には非選択信号発生回路
（２２５） からの出力が第２のバスライン（２７３）
を介して入力されるように接続されている。One terminal (2) of the analog switch group (261) in the first scanning electrode drive circuit (201a)
61a), the output from the first selection signal generation circuit (221) is inputted via the first bus line (271), and the other terminal (261b) is inputted from the non-selection signal generation circuit (225). The output of is the second bus line (273)
is connected to be input via.
【００１２】第２の走査電極駆動回路（２０１ｂ）にお
けるアナログスイッチ群（２６５） の一方の端子（２
６５ａ）には第２の選択信号発生回路（２２３） から
の出力が第３のバスライン（２７５） を介して入力さ
れ、他方の端子（２６５ｂ）には非選択信号発生回路（
２２５） からの出力が第４のバスライン（２７７）
を介して入力されるように接続されている。このような
液晶表示装置（１） の動作について、図４に示す駆動
波形図を参照して説明する。One terminal (2) of the analog switch group (265) in the second scan electrode drive circuit (201b)
The output from the second selection signal generation circuit (223) is input to the terminal 65a) via the third bus line (275), and the non-selection signal generation circuit (265b) is input to the other terminal (265b).
The output from 225) is the fourth bus line (277)
is connected to be input via. The operation of such a liquid crystal display device (1) will be explained with reference to the drive waveform diagram shown in FIG.
【００１３】第１の走査電極駆動回路（２０１ａ）のシ
フトレジスタ（２４１ａ）には、１水平走査期間（Ｔｇ
）毎にＯＮ／ＯＦＦが反転する第１のクロック信号ＣＫ
１と２水平走査期間（２Ｔｇ）ＯＮと成す第１のデータ
信号ＤＩＮ１が、第２の走査電極駆動回路（２０１ｂ）
のシフトレジスタ（２４１ｂ）には、第１のクロック信
号ＣＫ１とは位相が１水平走査期間（Ｔｇ）ずれた第２
のクロック信号ＣＫ２と、第１のデータ信号ＤＩＮ１と
位相が１水平走査期間（Ｔｇ）ずれた第２のデータ信号
ＤＩＮ２が入力される。入力されるデータ信号ＤＩＮ１
，データ信号ＤＩＮ２はこれらシフトレジスタ（２４１
ａ），（２４１ｂ） により、各クロック信号ＣＫ１，
ＣＫ２に基づいて順次転送され、レベルシフタ（２５１
ａ），（２５１ｂ） を介して各アナログスイッチ群（
２６１），（２６５） の各制御端子（２６１ｃ），（
２６５ｃ） に入力される。The shift register (241a) of the first scan electrode drive circuit (201a) has one horizontal scan period (Tg
) The first clock signal CK whose ON/OFF is inverted every time
The first data signal DIN1, which is ON for 1 and 2 horizontal scanning periods (2Tg), is applied to the second scanning electrode drive circuit (201b).
The shift register (241b) stores a second clock signal whose phase is shifted by one horizontal scanning period (Tg) from the first clock signal CK1.
, and a second data signal DIN2 whose phase is shifted by one horizontal scanning period (Tg) from the first data signal DIN1 are input. Input data signal DIN1
, data signal DIN2 is sent to these shift registers (241
a), (241b), each clock signal CK1,
It is transferred sequentially based on CK2 and is transferred to a level shifter (251
a), (251b) to each analog switch group (
261), (265), each control terminal (261c), (
265c).
【００１４】従って、第１の走査電極駆動回路（２０１
ａ）に接続される走査方向から順に奇数番目の走査電極
（１５）Ｙｊには、２水平走査期間（２Ｔｇ）毎に順次
２水平走査期間（２Ｔｇ）ＯＮと成す選択電圧ＶＧ１が
印加されることとなる。Therefore, the first scan electrode drive circuit (201
A selection voltage VG1 that is turned on for two horizontal scanning periods (2Tg) is applied to the odd-numbered scanning electrodes (15) Yj connected to a) sequentially from the scanning direction every two horizontal scanning periods (2Tg). becomes.
【００１５】また、第２の走査電極駆動回路（２０１ａ
）に接続される走査方向から順に偶数番目の走査電極（
１５）Ｙｊには、奇数番目の走査電極（１５）Ｙｊとは
１水平走査期間（Ｔｇ）遅れて２水平走査期間（２Ｔｇ
）毎に順次２水平走査期間（２Ｔｇ）ＯＮと成す選択電
圧ＶＧ２が印加されることとなる。[0015] Also, a second scan electrode drive circuit (201a
) is connected to even-numbered scan electrodes in order from the scan direction (
15) Yj has an odd-numbered scanning electrode (15)
), the selection voltage VG2 that is turned on for two horizontal scanning periods (2Tg) is sequentially applied.
【００１６】これにより、各走査電極（１５）Ｙｊには
、１水平走査期間（Ｔｇ）毎に２水平走査期間（２Ｔｇ
）ＯＮと成す選択電圧ＶＧ１，ＶＧ２が順次印加される
こととなる。As a result, each scanning electrode (15) Yj has two horizontal scanning periods (2Tg) every one horizontal scanning period (Tg).
) ON selection voltages VG1 and VG2 are sequentially applied.
【００１７】以上述べた駆動法を用いれば、時間的に重
なる選択信号ＶＧを各信号電極（１５）Ｙｊに順次印加
することができ、走査線の増加に伴う書き込み電圧不足
を解消することができる。By using the driving method described above, selection signals VG that overlap in time can be sequentially applied to each signal electrode (15) Yj, and the shortage of write voltage caused by an increase in the number of scanning lines can be solved. .
【００１８】[0018]
【発明が解決しようとする課題】しかしながら、従来の
駆動回路では、１水平走査期間（Ｔｇ）毎に２水平走査
期間（２Ｔｇ）ＯＮと成す選択電圧ＶＧを各走査電極（
１５）Ｙｊに順次印加するためには、液晶セル（３）
等の両辺部分に一組の駆動回路（２０１ａ），（２０１
ｂ） を設置する必要があった。However, in the conventional drive circuit, the selection voltage VG which turns ON for two horizontal scanning periods (2Tg) every one horizontal scanning period (Tg) is applied to each scanning electrode (
15) In order to sequentially apply voltage to Yj, liquid crystal cell (3)
A set of drive circuits (201a), (201
b) It was necessary to install.
【００１９】このため、装置の小型化が困難であると共
に、クロック信号ＣＫあるいはデータ信号ＤＩＮ等の引
き回しによる歪に起因して表示不良の発生を引き起こす
等の問題があった。本発明は、１つの駆動回路で種々の
選択電圧ＶＧの印加が可能なアクティブマトリックス型
表示装置用駆動回路を提供することを目的としたもので
ある。
［発明の構成］Therefore, it is difficult to miniaturize the device, and there are problems such as display defects due to distortion caused by routing of the clock signal CK, data signal DIN, etc. An object of the present invention is to provide a drive circuit for an active matrix display device that can apply various selection voltages VG with one drive circuit. [Structure of the invention]
【００２０】[0020]
【課題を解決するための手段】入力された選択信号と非
選択信号とを切り替えてアクティブマトリックス型表示
装置の走査電極に出力するアクティブマトリックス型表
示装置用駆動回路であって、複数の選択信号が入力され
、複数の選択信号のうち１つの選択信号と非選択信号と
を切り替えて出力することを特徴とするものである。[Means for Solving the Problems] A drive circuit for an active matrix display device that switches between an inputted selection signal and a non-selection signal and outputs the switched signal to a scanning electrode of an active matrix display device, which It is characterized in that it is input and outputs by switching between one selection signal and a non-selection signal among a plurality of selection signals.
【００２１】[0021]
【作用】本発明におけるアクティブマトリックス型表示
装置用駆動回路は、複数の選択信号を入力とするもので
、更にこれら複数の選択信号の１つを選択的に出力する
ことができるため、駆動回路を表示器の片側に配置する
だけで種々の駆動が可能となる。これにより表示装置の
小型化を達成することができる。[Operation] The drive circuit for an active matrix display device according to the present invention receives a plurality of selection signals as input, and can selectively output one of the plurality of selection signals. Various drives are possible simply by placing it on one side of the display. This makes it possible to downsize the display device.
【００２２】[0022]
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、従来例と同等な機能を有するものに
は同一の符号を付し示した。図１は本発明の一実施例の
アクティブマトリックス型液晶表示装置（１） の主要
部分の回路構成図である。Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same functions as those of the conventional example are designated by the same reference numerals. FIG. 1 is a circuit diagram of the main parts of an active matrix liquid crystal display device (1) according to an embodiment of the present invention.
【００２３】このアクティブマトリックス型液晶表示装
置（１） は、液晶セル（３） と、この液晶セル（３
） を駆動するための駆動回路（１０１），（２０１）
，（３０１） とにより構成されている。This active matrix type liquid crystal display device (1) includes a liquid crystal cell (3) and a liquid crystal cell (3).
) Drive circuits (101), (201) for driving
, (301).
【００２４】液晶セル（３） は一対の電極基板（１１
），（２１） により構成されるもので、一方の電極基
板（１１）は複数本の信号電極（１３）Ｘｉ（ｉ＝１，
２， …，ｍ） と走査電極（１５）Ｙｊ（ｊ＝１，２
， …，ｎ） とがマトリックス状に設置され、各交点
部分にはスイッチング素子として設置される薄膜トラン
ジスタ（図示せず）を介して画素電極（図示せず）が設
置されている。また、他方の電極基板（２１）には、共
通に設置される対向電極（図示せず）が設置されている
。このような電極基板（１１），（２１） 間に液晶組
成物（図示せず）が挟持されて液晶セル（３） は構成
されている。The liquid crystal cell (3) has a pair of electrode substrates (11
), (21), one electrode substrate (11) has a plurality of signal electrodes (13) Xi (i=1,
2, ..., m) and scanning electrode (15) Yj (j=1,2
, ..., n) are installed in a matrix, and a pixel electrode (not shown) is installed at each intersection via a thin film transistor (not shown) installed as a switching element. Further, a common counter electrode (not shown) is installed on the other electrode substrate (21). A liquid crystal cell (3) is constructed by sandwiching a liquid crystal composition (not shown) between the electrode substrates (11) and (21).
【００２５】この液晶セル（３） の各信号電極（１３
）は信号電極駆動回路（１０１） に、各走査電極（１
５）は走査電極駆動回路（２０１） に接続され、また
対向電極は対向電極駆動回路（３０１） に接続されて
いる。以下、この走査電極駆動回路（２０１） につい
て説明する。Each signal electrode (13) of this liquid crystal cell (3)
) is connected to the signal electrode drive circuit (101), each scanning electrode (1
5) is connected to a scanning electrode drive circuit (201), and the counter electrode is connected to a counter electrode drive circuit (301). This scan electrode drive circuit (201) will be explained below.
【００２６】この走査電極駆動回路（２０１） は、タ
イミング信号発生回路（２１１） と、第１の選択信号
発生回路（２２１） および第２の選択信号発生回路（
２２３） の２つの選択信号発生回路（２２１），（２
２３） と、１つの非選択信号発生回路（２２５） 、
そしてこれら２つの選択信号発生回路（２２１），（２
２３） と１つの非選択信号発生回路（２２５） から
の出力を入力としてタイミング信号発生回路（２１１）
のタイミングで１つの信号を選択して走査電極（１５
）Ｙｊに出力する駆動集積回路（２３１） とによって
構成されている。The scanning electrode drive circuit (201) includes a timing signal generation circuit (211), a first selection signal generation circuit (221), and a second selection signal generation circuit (211).
223) two selection signal generation circuits (221), (2
23) and one non-selection signal generation circuit (225),
These two selection signal generation circuits (221), (2
23) and one non-selection signal generation circuit (225) as inputs to the timing signal generation circuit (211).
Select one signal at the timing of scanning electrode (15
) A driving integrated circuit (231) outputting to Yj.
【００２７】この駆動集積回路（２３１） は、シフト
レジスタ（２４１） と、このシフトレジスタ（２４１
） の出力に接続されるレベルシフタ（２５１） と、
このレベルシフタ（２５１） の出力により制御される
アナログスイッチ群（２６１） とによって構成されて
いる。This driving integrated circuit (231) includes a shift register (241) and a shift register (241).
) a level shifter (251) connected to the output of the
It is composed of an analog switch group (261) controlled by the output of this level shifter (251).
【００２８】第１の選択信号発生回路（２２１） から
の出力は駆動集積回路（２３１） 内の第１のバスライ
ン（２７１） に、第２の選択信号発生回路（２２３）
からの出力は駆動集積回路（２３１） 内の第２のバ
スライン（２３７） に、非選択信号発生回路（２２５
） からの出力は駆動集積回路（２２３） 内の第３の
バスラインに（２７５） 夫々接続されている。The output from the first selection signal generation circuit (221) is sent to the first bus line (271) in the drive integrated circuit (231), and then to the second selection signal generation circuit (223).
The output from the non-selection signal generation circuit (225) is sent to the second bus line (237) in the drive integrated circuit (231).
) are connected to third bus lines (275) in the drive integrated circuit (223), respectively.
【００２９】そして、アナログスイッチ群（２６１）
を構成する各アナログスイッチ（２６１−ｊ） の走査
方向から順に奇数番目のアナログスイッチ（２６１−ｊ
） の一方の端子（２６１ａ）は第１のバスライン（２
７１） に、他方の端子（２６１ｂ）は第３のバスライ
ン（２７５）に接続されている。[0029] And analog switch group (261)
The odd-numbered analog switches (261-j) in order from the scanning direction of each analog switch (261-j) constituting the
) is connected to the first bus line (261a).
71), the other terminal (261b) is connected to the third bus line (275).
【００３０】また、走査方向から順に偶数番目のアナロ
グスイッチ（２６１−ｊ） の一方の端子（２６１ａ）
は第２のバスライン（２７３） に、他方の端子（２６
１ｂ）は第３のバスライン（２７５）に接続されて構成
されている。以下、この実施例における液晶表示装置（
１） の動作について、主要なタイミングと駆動波形示
した図２を参照して説明する。[0030] Also, one terminal (261a) of an even-numbered analog switch (261-j) in order from the scanning direction
is connected to the second bus line (273) and the other terminal (26
1b) is connected to the third bus line (275). Below, the liquid crystal display device (
1) The operation will be explained with reference to FIG. 2 showing main timings and drive waveforms.
【００３１】第１および第２の選択信号発生回路（２２
１），（２２３） からは、タイミング信号発生回路（
２１１） のタイミングにもとずいて立ち下がりがなだ
らかな台形形状で周期が２走査期間（２Ｔｇ）、位相が
１走査期間（Ｔｇ）異なる選択信号ＶＧ１，ＶＧ２が出
力され、集積回路（２３１） 内の第１のバスライン（
２７１） および第２のバスライン（２７３） に入力
される。非選択信号発生回路（２２５） からは、所定
電位の直流電圧が出力され、集積回路（２３１） 内の
第３のバスライン（２７５） に入力される。First and second selection signal generation circuits (22
1), (223), the timing signal generation circuit (
Based on the timing of 211), selection signals VG1 and VG2, which have a trapezoidal shape with a gentle fall, have a cycle of two scanning periods (2Tg), and a phase different by one scanning period (Tg), are output, and are outputted within the integrated circuit (231). The first bus line (
271) and a second bus line (273). A DC voltage of a predetermined potential is output from the non-selection signal generation circuit (225) and input to the third bus line (275) in the integrated circuit (231).
【００３２】また、タイミング信号発生回路（２１１）
からは、２水平走査期間（２Ｔｇ）ＯＮと成すデータ
入力信号ＤＩＮと、半水平走査期間（Ｔｇ／２）でＯＮ
／ＯＦＦが繰り返されるシフトクロックＣＫとが集積回
路（２３１） 内のシフトレジスタ（２４１） に入力
される。[0032] Also, a timing signal generation circuit (211)
From then on, the data input signal DIN is ON for two horizontal scanning periods (2Tg), and the data input signal DIN is ON for half horizontal scanning period (Tg/2).
The shift clock CK, which is repeatedly turned OFF, is input to the shift register (241) in the integrated circuit (231).
【００３３】するとデータ入力信号ＤＩＮはシフトクロ
ックＣＫのタイミングにもとづいてシフトレジスタ（２
４１） 内を一水平走査期間（Ｔｇ）毎に順次転送され
、レベルシフタ（２５１） を介してアナログスイッチ
群（２６１） の各制御端子（２６１ｃ）に入力される
。例えば、走査方向から順に第１のアナログスイッチ（
２６１−１） の制御端子（２６１ｃ）には図２中に示
される制御信号ＳＹ１が、第２のアナログスイッチ（２
６１−２） の制御端子（２６１ｃ）には制御信号ＳＹ
１に対して一水平走査期間（Ｔｇ）遅れた制御信号ＳＹ
２が入力される。Then, the data input signal DIN is input to the shift register (2) based on the timing of the shift clock CK.
41) are sequentially transferred every horizontal scanning period (Tg) and input to each control terminal (261c) of the analog switch group (261) via a level shifter (251). For example, the first analog switch (
The control signal SY1 shown in FIG. 2 is connected to the control terminal (261c) of the second analog switch (261-1).
61-2) The control terminal (261c) is connected to the control signal SY.
Control signal SY delayed by one horizontal scanning period (Tg) with respect to 1
2 is input.
【００３４】第１のアナログスイッチ（２６１−１）
の一方の入力端子（２６１ａ）は第１のバスライン（２
７１） に、他方の入力端子（２６１ｂ）は第３のバス
ライン（２７５） に接続されており、制御信号ＳＹ１
がＯＮ状態の時には第１のバスライン（２７１） 側が
選択され、ＯＦＦ状態の時は第３のバスライン（２７５
） 側が選択される。すると、第１のアナログスイッチ
（２６１−１） からは図２に示される選択電圧ＶＹ１
が第１の走査電極Ｙ１（１５）に出力される。[0034] First analog switch (261-1)
One input terminal (261a) of the first bus line (261a) is connected to the first bus line (261a).
71), the other input terminal (261b) is connected to the third bus line (275), and the control signal SY1 is connected to the third bus line (275).
When it is in the ON state, the first bus line (271) is selected, and when it is in the OFF state, the third bus line (275) is selected.
) side is selected. Then, the selection voltage VY1 shown in FIG. 2 is output from the first analog switch (261-1).
is output to the first scanning electrode Y1 (15).
【００３５】また、第２のアナログスイッチ（２６１−
２） では、一方の入力端子（２６１ａ）には第２のバ
スライン（２７３） が、他方の入力端子（２６１ｂ）
には第３のバスライン（２７５） が接続されており、
制御信号Ｓ２がＯＮ状態の時には第２のバスライン（２
７３） 側が選択され、ＯＦＦ状態の時は第３のバスラ
イン（２７５） 側が選択される。従って、第２のアナ
ログスイッチ（２６１−２） からは走査電圧ＶＹ１に
対して一水平走査期間（Ｔｇ）ずれた選択電圧ＶＹ２が
第２の走査電極（１５）Ｙ２に出力される。[0035] Also, the second analog switch (261-
2) In this case, one input terminal (261a) is connected to the second bus line (273), and the other input terminal (261b) is connected to the second bus line (273).
A third bus line (275) is connected to
When the control signal S2 is in the ON state, the second bus line (2
73) side is selected, and when it is in the OFF state, the third bus line (275) side is selected. Therefore, the second analog switch (261-2) outputs the selection voltage VY2 shifted by one horizontal scanning period (Tg) from the scanning voltage VY1 to the second scanning electrode (15) Y2.
【００３６】以上詳述したように、本実施例の液晶表示
装置（１） によれば、一つの走査電極駆動回路（２０
１） で隣り合う走査電極（１５）Ｙｊには、周期が２
走査期間（２Ｔｇ）で、位相が１走査期間（Ｔｇ）異な
る台形形状の走査電圧ＶＹｊが供給されることとなる。
これにより、走査線数を増大化させても、１画素電極へ
の書き込み時間を２走査期間（２Ｔｇ）とすることがで
き、書き込み不足による表示不良を解消することができ
る。As described in detail above, according to the liquid crystal display device (1) of this embodiment, one scan electrode drive circuit (20
1) The adjacent scanning electrodes (15) Yj have a period of 2.
In the scanning period (2Tg), trapezoidal scanning voltages VYj whose phases differ by one scanning period (Tg) are supplied. As a result, even if the number of scanning lines is increased, the writing time for one pixel electrode can be set to two scanning periods (2Tg), and display defects due to insufficient writing can be eliminated.
【００３７】また、従来では１組必要であった走査電極
駆動回路（２０１） が液晶セル（３） の片辺のみの
配置にでき、装置の小形化、低コスト化を実現すること
ができる。そして、不要な配線の引き回し等がないため
、波形歪みの少ない選択電圧ＶＹｊを印加することがで
きる。Furthermore, the scan electrode drive circuit (201), which conventionally required one set, can be placed on only one side of the liquid crystal cell (3), making it possible to realize miniaturization and cost reduction of the device. Further, since there is no need for unnecessary wiring, etc., it is possible to apply the selection voltage VYj with less waveform distortion.
【００３８】なお、本実施例では２種類の位相特性が異
なる台形形状の選択信号を選択的に出力するアクティブ
マトリックス型液晶表示装置に適用した場合を示したが
、選択信号としてはこの他にも高周波成分が除去された
多角形形状の選択信号を選択的に出力するものであって
も良い。このように高周波成分が除去された選択信号を
用いることにより、選択信号の伝達時に波形の歪みを抑
えることができるため、特に大型の表示装置には適して
いる。また、更に３種類以上の選択信号を入力とし、こ
れら選択信号を選択して出力するものであっても良い。In this embodiment, a case has been shown in which the application is applied to an active matrix type liquid crystal display device that selectively outputs two kinds of trapezoidal selection signals having different phase characteristics, but other selection signals can also be used. A polygonal selection signal from which high frequency components have been removed may be selectively output. By using a selection signal from which high-frequency components have been removed in this way, waveform distortion can be suppressed during transmission of the selection signal, which is particularly suitable for large-sized display devices. Furthermore, three or more types of selection signals may be input, and these selection signals may be selected and output.
【００３９】[0039]
【発明の効果】本発明によれば、複数入力の選択信号を
選択的に出力することにより、１つの駆動回路で種々の
駆動を行うことができる。これにより、従来では複数必
要であった駆動回路数を低減し、小型で表示特性の優れ
た表示画像を得ることができる。According to the present invention, a single drive circuit can perform various drives by selectively outputting a plurality of input selection signals. As a result, the number of drive circuits, which were conventionally required, can be reduced, and a display image with a small size and excellent display characteristics can be obtained.
【図１】本発明の一実施例の液晶表示装置の回路構成図
。FIG. 1 is a circuit diagram of a liquid crystal display device according to an embodiment of the present invention.
【図２】図１の回路構成図における駆動回路の主要タイ
ミングと駆動波形を示す図。FIG. 2 is a diagram showing main timings and drive waveforms of a drive circuit in the circuit configuration diagram of FIG. 1;
【図３】従来の液晶表示装置の回路構成図。FIG. 3 is a circuit diagram of a conventional liquid crystal display device.
【図４】従来の回路構成図における駆動回路の主要タイ
ミングと駆動波形を示す図。FIG. 4 is a diagram showing main timings and drive waveforms of a drive circuit in a conventional circuit configuration diagram.
（１） …アクティブマトリックス型液晶表示装置（３
） …液晶セル
（１０１） …信号電極駆動回路
（２０１） …走査電極駆動回路(1)...Active matrix liquid crystal display device (3
)...Liquid crystal cell (101)...Signal electrode drive circuit (201)...Scanning electrode drive circuit
Claims (1)
切り替えてアクティブマトリックス型表示装置の走査電
極に出力するアクティブマトリックス型表示装置用駆動
回路において、複数の前記選択信号が入力され、複数の
前記選択信号のうち１つの選択信号と前記非選択信号と
を切り替えて出力することを特徴とするアクティブマト
リックス型表示装置用駆動集積回路。1. A drive circuit for an active matrix display device that switches between an input selection signal and a non-selection signal and outputs the switching signal to a scanning electrode of an active matrix display device, in which a plurality of selection signals are input and a plurality of selection signals are inputted. A driving integrated circuit for an active matrix type display device, characterized in that one selection signal among the selection signals and the non-selection signal are switched and outputted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9510491A JPH04324418A (en) | 1991-04-25 | 1991-04-25 | Driving circuit for active matrix type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9510491A JPH04324418A (en) | 1991-04-25 | 1991-04-25 | Driving circuit for active matrix type display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04324418A true JPH04324418A (en) | 1992-11-13 |
Family
ID=14128567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9510491A Pending JPH04324418A (en) | 1991-04-25 | 1991-04-25 | Driving circuit for active matrix type display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04324418A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005018066A (en) * | 2003-06-23 | 2005-01-20 | Samsung Electronics Co Ltd | Liquid crystal display device and its driving method |
| WO2007052408A1 (en) * | 2005-11-04 | 2007-05-10 | Sharp Kabushiki Kaisha | Display device |
| JP2007256916A (en) * | 2006-03-20 | 2007-10-04 | Lg Phillips Lcd Co Ltd | Liquid crystal display device and method of driving same |
| US7304626B2 (en) | 1998-03-27 | 2007-12-04 | Sharp Kabushiki Kaisha | Display device and display method |
| JP2008191687A (en) * | 2008-04-21 | 2008-08-21 | Sharp Corp | Display device |
| JP2011128642A (en) * | 2011-02-03 | 2011-06-30 | Sharp Corp | Display device |
| WO2012073467A1 (en) * | 2010-12-02 | 2012-06-07 | シャープ株式会社 | Liquid crystal display device |
-
1991
- 1991-04-25 JP JP9510491A patent/JPH04324418A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8035597B2 (en) | 1998-03-27 | 2011-10-11 | Sharp Kabushiki Kaisha | Display device and display method |
| US7304626B2 (en) | 1998-03-27 | 2007-12-04 | Sharp Kabushiki Kaisha | Display device and display method |
| US7696969B2 (en) | 1998-03-27 | 2010-04-13 | Sharp Kabushiki Kaisha | Display device and display method |
| US8217881B2 (en) | 1998-03-27 | 2012-07-10 | Sharp Kabushiki Kaisha | Display device and display method |
| US8274460B2 (en) | 2003-06-23 | 2012-09-25 | Samsung Electronics Co., Ltd. | Display driving device and method and liquid crystal display apparatus having the same |
| JP2005018066A (en) * | 2003-06-23 | 2005-01-20 | Samsung Electronics Co Ltd | Liquid crystal display device and its driving method |
| WO2007052408A1 (en) * | 2005-11-04 | 2007-05-10 | Sharp Kabushiki Kaisha | Display device |
| US8411006B2 (en) | 2005-11-04 | 2013-04-02 | Sharp Kabushiki Kaisha | Display device including scan signal line driving circuits connected via signal wiring |
| JP4668892B2 (en) * | 2006-03-20 | 2011-04-13 | エルジー ディスプレイ カンパニー リミテッド | Liquid crystal display device and driving method thereof |
| JP2007256916A (en) * | 2006-03-20 | 2007-10-04 | Lg Phillips Lcd Co Ltd | Liquid crystal display device and method of driving same |
| JP2008191687A (en) * | 2008-04-21 | 2008-08-21 | Sharp Corp | Display device |
| WO2012073467A1 (en) * | 2010-12-02 | 2012-06-07 | シャープ株式会社 | Liquid crystal display device |
| JP2011128642A (en) * | 2011-02-03 | 2011-06-30 | Sharp Corp | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818412A (en) | Horizontal driver circuit with fixed pattern eliminating function | |
| KR101303736B1 (en) | Gate driving circuit unit for liquid crystal display device | |
| JP4713246B2 (en) | Liquid crystal display element | |
| JP2937130B2 (en) | Active matrix type liquid crystal display | |
| US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
| CN107464519B (en) | Shift register unit, shift register, driving method, display panel and device | |
| JP2585463B2 (en) | Driving method of liquid crystal display device | |
| US20120013585A1 (en) | Shift register and display device using the same and driving method thereof | |
| US20040135756A1 (en) | High-definition liquid crystal display including sub scan circuit which separately controls plural pixels connected to the same main scan wiring line and the same sub scan wiring line | |
| KR100541059B1 (en) | Active matrix display device and data line switching circuit, switching section drive circuit, and scanning line drive circuit thereof | |
| JP2007178784A (en) | Driving device | |
| JPS6337394A (en) | Matrix display device | |
| CN111477159A (en) | Display substrate, display panel, display device and display driving method | |
| KR100750317B1 (en) | Liquid crystal display device and driving circuit thereof | |
| JP2714161B2 (en) | Liquid crystal display device | |
| US6417847B1 (en) | Flat-panel display device, array substrate, and method for driving flat-panel display device | |
| JP2625390B2 (en) | Liquid crystal display device and driving method thereof | |
| CN109767739B (en) | Display panel, driving method thereof and display device | |
| JP3661324B2 (en) | Image display device, image display method, display drive device, and electronic apparatus using the same | |
| JP3090922B2 (en) | Flat display device, array substrate, and method of driving flat display device | |
| JPH07199154A (en) | Liquid crystal display device | |
| JPH04324418A (en) | Driving circuit for active matrix type display device | |
| US6999055B2 (en) | Display device | |
| JP3551600B2 (en) | Horizontal scanning circuit and liquid crystal display | |
| JP2006171162A (en) | Electro-optical apparatus and electronic apparatus |