JPH0432225A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0432225A JPH0432225A JP13884690A JP13884690A JPH0432225A JP H0432225 A JPH0432225 A JP H0432225A JP 13884690 A JP13884690 A JP 13884690A JP 13884690 A JP13884690 A JP 13884690A JP H0432225 A JPH0432225 A JP H0432225A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- layer
- titanium
- oxygen
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 20
- 239000001301 oxygen Substances 0.000 claims abstract description 20
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 19
- -1 oxygen ions Chemical class 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 10
- 239000010936 titanium Substances 0.000 abstract description 10
- 229910052719 titanium Inorganic materials 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 229910008479 TiSi2 Inorganic materials 0.000 abstract description 3
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 230000015271 coagulation Effects 0.000 abstract 2
- 238000005345 coagulation Methods 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 11
- 230000002776 aggregation Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005054 agglomeration Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
シリコン基板上に形成されたシリサイドから成る配線ま
たはコンタクト層を有する半導体装置に関し。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a semiconductor device having wiring or contact layers made of silicide formed on a silicon substrate.
該シリサイドから成る配線またはコンタクト層が熱処理
工程において凝集して生じる抵抗の増大を防止すること
を目的とし。The purpose is to prevent an increase in resistance caused by agglomeration of wiring or contact layers made of silicide during a heat treatment process.
シリコン基板上に金属シリサイド層を形成し。A metal silicide layer is formed on a silicon substrate.
該シリサイド層を通して該シリコン基板と該シリサイド
層との界面近傍に酸素をイオン注入する諸工程を含むよ
うに構成する。The method is configured to include steps of implanting oxygen ions through the silicide layer into the vicinity of the interface between the silicon substrate and the silicide layer.
本発明は、シリコン基板と直接に接触する部分を有する
シリサイドから成る配線またはコンタクト層を有する半
導体装置に関する。The present invention relates to a semiconductor device having a wiring or contact layer made of silicide and having a portion in direct contact with a silicon substrate.
半導体集積回路の高密度化にともなって配線が微細化し
ているが、とくに、ポリシリコンを用いて成る配線では
、ＷＸ細化にともなう抵抗の増大が問題となっている。With the increase in the density of semiconductor integrated circuits, interconnections are becoming finer, and especially in interconnections made of polysilicon, an increase in resistance as the WX becomes thinner has become a problem.
ポリシリコンに代わる配線材料として金属のシリサイド
が用いられる方向にある。このうち、とくにチタンシリ
サイドは、 ＭＯＳトランジスタの製造におけるサリサ
イド構造を実現する材料として重要視されつつある。Metal silicide is being used as a wiring material in place of polysilicon. Among these, titanium silicide is becoming particularly important as a material for realizing a salicide structure in the manufacture of MOS transistors.
チタンシリサイド層が、上記サリサイドや配線として用
いられる場合、シリコン基板と直接に接触する。ところ
が、シリコン基板と接触しているチタンシリサイド層は
、その形成後の種々の熱処理においてシリサイドの凝集
が生じることが知られている＊ （Ｃ，Ｙ、 Ｔｉｎｇ
ｅｔ ａｔ、、 Ｊ、 Ｅｌｅｃｔｒｏｃｈｅｍ。When the titanium silicide layer is used as the salicide or wiring, it is in direct contact with the silicon substrate. However, it is known that silicide agglomeration occurs in the titanium silicide layer that is in contact with the silicon substrate during various heat treatments after its formation.* (C, Y, Ting
et at, J. Electrochem.
Ｓｏｃ、 １３３ ２６２Ｈ１９８６）参照）これに
より層抵抗が増大し、半導体装置にとって好ましくない
影響を及ぼす。すなわち、ソース／ドレイン抵抗や配線
のコンタクト抵抗の増大によるトランジスタの高速性能
の低下や凝集した結晶粒界における熱雑音の増大による
Ｓ／Ｎ比の低下等である。Soc, 133 262H1986)) This increases the layer resistance, which has an unfavorable effect on the semiconductor device. That is, the high-speed performance of the transistor is reduced due to an increase in the source/drain resistance and the contact resistance of wiring, and the S/N ratio is reduced due to an increase in thermal noise at the agglomerated grain boundaries.
凝集したチタンシリサイド層は、当初の層厚に比べて大
きなグレインサイズを有している。この凝集は、グレイ
ンの表面積を小さくして表面の自由エネルギーを低くす
る方向に再結晶化が進んだものと考えられており、また
、シリコン基板上に堆積されたチタン層がシリサイド化
された直後の段階で＋ ＴｘＳｉｚ／Ｓｉ界面に酸素を
多く含む中間層が形成されたときには凝集が起こらない
と報告されている。（小守ら、第３６回春季応物予稿集
４ａ−ｚｆ３（１９８９）参照）
上記報告におけるＴｉＳｉ、／Ｓｉ界面の酸素は、チタ
ンを堆積する前に、シリコン基板表面に物理的なエツチ
ングを加えることによって導入されたものであるが、こ
の導入方法では、酸素導入量を直接パラメータとして扱
うことが困難であり、精確な制御ができない問題がある
。酸素の導入量が過剰になると、 Ｔｉ５ｉｚ／Ｓｉ界
面での抵抗が増大してしまうおそれがある。The aggregated titanium silicide layer has a large grain size compared to the initial layer thickness. This agglomeration is thought to be due to recrystallization progressing in the direction of reducing the surface area of the grains and lowering the surface free energy. It has been reported that aggregation does not occur when an oxygen-rich intermediate layer is formed at the +TxSiz/Si interface at the stage. (Refer to Komori, 36th Spring Applied Physics Proceedings 4a-zf3 (1989)) Oxygen at the TiSi, /Si interface in the above report was obtained by physically etching the silicon substrate surface before depositing titanium. However, with this introduction method, it is difficult to directly treat the amount of oxygen introduced as a parameter, and there is a problem that precise control cannot be performed. If the amount of oxygen introduced is excessive, the resistance at the Ti5iz/Si interface may increase.
本発明は＋ ＴｉＳｉ２／Ｓｔ界面に対する酸素の導入
良好な制御性を以て実施可能な方法を提供し、これによ
り、チタンシリサイドの凝集を有効に阻止するとともに
低抵抗を維持可能な酸素を導入可能とすることを目的と
する。The present invention provides a method of introducing oxygen to the TiSi2/St interface that can be carried out with good controllability, thereby making it possible to introduce oxygen that can effectively prevent agglomeration of titanium silicide and maintain low resistance. The purpose is to
上記目的は、シリコン基板上に金属シリサイド層を形成
する工程と、該シリサイド層を通して該シリコン基板と
該シリサイド層との界面近傍に酸素をイオン注入する工
程とを含むことを特徴とする本発明に係る半導体装置の
製造方法によって達成される。The above object is achieved by the present invention, which includes the steps of forming a metal silicide layer on a silicon substrate, and implanting oxygen ions through the silicide layer into the vicinity of the interface between the silicon substrate and the silicide layer. This is achieved by the method for manufacturing a semiconductor device.
半導体装置の製造において確立されたイオン注入技術を
用いてＴｉ５ｉｚ／Ｓｉ界面に対して酸素を注入するこ
とにより、最適量の酸素を導入可能となる。By injecting oxygen into the Ti5iz/Si interface using ion implantation technology established in the manufacture of semiconductor devices, it becomes possible to introduce an optimum amount of oxygen.
以下本発明の実施例を図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第１図は、前記サリサイドの形成に対して本発明を適用
する場合を例とする実施例の工程説明図である。同図（
ａ）を参照して８周知のＬＯＧＯＳ （Ｌｏｃａ １０
ｘｉｄａｔｉｏｎ ｏｆ ５ｉｌｉｃｏｎ）法を用いて
、シリコン基板１に分離絶縁層２を形成し９分離絶縁層
２から表出する素子領域にゲート酸化膜３およびポリシ
リコンから成るゲート電極４を形成する。さらに。FIG. 1 is a process explanatory diagram of an example in which the present invention is applied to the formation of the salicide. Same figure (
a) 8 well-known LOGOS (Loca 10
An isolation insulating layer 2 is formed on a silicon substrate 1 using a oxidation of 5 silicon method, and a gate oxide film 3 and a gate electrode 4 made of polysilicon are formed in the element region exposed from the isolation insulating layer 2. moreover.
周知の方法により、ゲート電極４の側面に側壁絶縁層５
を形成する。A sidewall insulating layer 5 is formed on the side surface of the gate electrode 4 by a well-known method.
form.
次いで５例えば周知のスパッタリング法を用いて、同図
（ｂ）に示すように、シリコン基板１全面に厚さ約５０
ｎｍのチタン層６を堆積したのち、シリコン基板１を＋
ＮＺ雰囲気中、７００℃で熱処理する。その結果、シ
リコン基板１とチタン層６が接触している部分では５両
者の反応によりチタンシリサイド層７が生成する。Next, using a well-known sputtering method, for example, as shown in FIG.
After depositing the titanium layer 6 with a thickness of 1 nm, the silicon substrate 1 is
Heat treatment is performed at 700° C. in a NZ atmosphere. As a result, a titanium silicide layer 7 is generated at the portion where the silicon substrate 1 and the titanium layer 6 are in contact with each other due to the reaction between the two.
次いで９例えばＨ２０□とＨ，ＳＯ，の混合溶液のよう
なチタンを選択エツチングする周知のエツチング液中に
シリコン基板１を浸漬すると、同図（Ｃ）に示すように
、素子領域にに表出するシリコン基板１表面上には、チ
タンシリサイド層７のみが残る。Next, when the silicon substrate 1 is immersed in a well-known etching solution for selectively etching titanium, such as a mixed solution of H20□ and H, SO, as shown in FIG. Only the titanium silicide layer 7 remains on the surface of the silicon substrate 1.
分離絶縁層２および側壁絶縁層５上では、チタン層６．
はエツチングされて残らない。ゲート電極４の上表面に
はチタンシリサイド層７１が残る。On the isolation insulating layer 2 and the sidewall insulating layer 5, a titanium layer 6.
is etched away and does not remain. A titanium silicide layer 71 remains on the upper surface of gate electrode 4.
以上のように、チタン層６とのエツチング選択性を利用
して自己整合的に形成されるチタンシリサイド層７のよ
うなシリサイドがサリサイドと呼ばれている。As described above, silicide such as titanium silicide layer 7 that is formed in a self-aligned manner by utilizing etching selectivity with titanium layer 6 is called salicide.
本発明ｔこおいては、同図（Ｃ）の状態のシリコン基板
１に対して、酸素のイオン注入を行う。上記の条件によ
り、チタンシリサイド（ＴｉＳｉｚ）層７は。In the present invention, oxygen ions are implanted into the silicon substrate 1 in the state shown in FIG. Under the above conditions, the titanium silicide (TiSiz) layer 7 is formed.
約１００ｎｎ＋の厚さを有している。Ｔｉ５ｉｚ層７と
シリコン（Ｓｉ）基板１との界面に酸素をイオン注入す
る条件として、加速エネルギー３０ＫｅＶ、ドーズ１５
Ｘ１０”個／ｃ１Ｍ２を設定した。これにより、第２図
に示すように、チタンシリサイド層７表面から１１００
ｎの深さにピーク濃度約１．ＯＸ １０”個／ｃｍ”を
有する分布の酸素が導入される。It has a thickness of approximately 100 nn+. The conditions for implanting oxygen ions into the interface between the Ti5iz layer 7 and the silicon (Si) substrate 1 are acceleration energy of 30 KeV and dose of 15.
x10" pieces/c1M2. As a result, as shown in FIG.
The peak concentration at a depth of approximately 1. A distribution of oxygen having OX 10"/cm" is introduced.
このようにしてＴｉ５ｉｚ層？／Ｓｉ基板１界面に酸素
が導入されたシリコン基板１を９例えば＋ ＮＺ雰囲気
中、９００℃で３０分間熱処理した場合、Ｔｉ５ｉｚ層
７における凝集が生じないことが確認された。上記熱処
理条件は、 ＢＰＳＧ （硼燐珪酸ガラス）から成る絶
縁層をリフローする工程と同じ条件であり２本発明の方
法は半導体装置の製造における熱処理におけるチタンシ
リサイド層の凝集を防止するのに有効であることが分か
った。Ti5iz layer in this way? When the silicon substrate 1 with oxygen introduced into the /Si substrate 1 interface was heat-treated at 900° C. for 30 minutes in a +NZ atmosphere, for example, it was confirmed that no aggregation occurred in the Ti5iz layer 7. The above heat treatment conditions are the same as those used in the process of reflowing an insulating layer made of borophosphosilicate glass (BPSG), and the method of the present invention is effective in preventing agglomeration of titanium silicide layers during heat treatment in the manufacture of semiconductor devices. I found out something.
なお９本発明は、チタンシリサイド以外のシリサイドに
対しても適用可能であることば言うまでもない。また、
上記実施例に採り挙げたサリザイド以外のシリサイド層
すこ対しても有効である。It goes without saying that the present invention is also applicable to silicides other than titanium silicide. Also,
It is also effective for some silicide layers other than the salicide used in the above embodiments.
本発明によれば、シリコン基板またはシリコン層と直接
に接触するシリサイド層が熱処理によって凝集すること
を防止し、その結果、ＭＯ３Ｉ−ランジスタのソース／
ドレイン抵抗やコンタクト層の抵抗が低く維持され、こ
れら抵抗の増大による動作速度やＳ／Ｎ比の低下を回避
可能とする効果がある。According to the present invention, the silicide layer in direct contact with the silicon substrate or the silicon layer is prevented from agglomerating due to heat treatment, and as a result, the source/
This has the effect that the drain resistance and the resistance of the contact layer are maintained low, and it is possible to avoid a decrease in operating speed and S/N ratio due to an increase in these resistances.
第１図は本発明の実施例の工程説明図。 第２図は本発明による導入酸素の分布図である。 図において。 １はシリコン基板、 ２は分離絶縁層。 ３はゲート酸化膜、 ４はゲート電極。 ５は側壁絶縁層、 ６はチタン層。 ７と７１はチタンシリサイド層 である。 、ｆ、尤ｅｐ、／）叡売例０工捏ゼ帆図も１ 口 FIG. 1 is a process explanatory diagram of an embodiment of the present invention. FIG. 2 is a distribution diagram of introduced oxygen according to the present invention. In fig. 1 is a silicon substrate, 2 is an isolation insulating layer. 3 is a gate oxide film, and 4 is a gate electrode. 5 is a sidewall insulating layer, and 6 is a titanium layer. 7 and 71 are titanium silicide layers It is. , f, ep, /) 0 examples of sales, 1 copy of the sail map
Claims (1)
、 該シリサイド層を通して該シリコン基板と該シリサイド
層との界面近傍に酸素をイオン注入する工程とを含むこ
とを特徴とする半導体装置の製造方法。[Claims] A semiconductor characterized by comprising the steps of: forming a metal silicide layer on a silicon substrate; and implanting oxygen ions through the silicide layer into the vicinity of the interface between the silicon substrate and the silicide layer. Method of manufacturing the device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13884690A JPH0432225A (en) | 1990-05-29 | 1990-05-29 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13884690A JPH0432225A (en) | 1990-05-29 | 1990-05-29 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0432225A true JPH0432225A (en) | 1992-02-04 |
Family
ID=15231549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13884690A Pending JPH0432225A (en) | 1990-05-29 | 1990-05-29 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0432225A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268272B1 (en) | 1998-12-22 | 2001-07-31 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode with titanium polycide |
-
1990
- 1990-05-29 JP JP13884690A patent/JPH0432225A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268272B1 (en) | 1998-12-22 | 2001-07-31 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode with titanium polycide |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2857006B2 (en) | Self-aligned cobalt silicide on MOS integrated circuits. | |
| KR100440840B1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JPH10242081A (en) | Manufacture of semiconductor device | |
| JPH0831429B2 (en) | Method for manufacturing semiconductor device | |
| JPH0864551A (en) | Preparation of conductor and semiconductor device | |
| JPS6344770A (en) | Field effect transistor and manufacture of the same | |
| JP3119190B2 (en) | Method for manufacturing semiconductor device | |
| JP2930042B2 (en) | Method for manufacturing semiconductor device | |
| JP2001352058A (en) | Manufacturing method of semiconductor device | |
| JPH0684824A (en) | Manufacture of semiconductor device | |
| JP3033526B2 (en) | Method for manufacturing semiconductor device | |
| JPH0432225A (en) | Manufacture of semiconductor device | |
| US20020192932A1 (en) | Salicide integration process | |
| JPH09172176A (en) | Manufacture of mos device | |
| JP3044849B2 (en) | Method for manufacturing semiconductor device | |
| US5543359A (en) | Method of forming a titanium silicide film involved in a semiconductor device | |
| JPH069213B2 (en) | Method for manufacturing semiconductor device | |
| JP2000031478A (en) | Semiconductor device and manufacture thereof | |
| JP2819918B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP2746100B2 (en) | Method for manufacturing semiconductor device | |
| KR960013624B1 (en) | Manufacture of shallow junction semiconductor device | |
| JP3640546B2 (en) | Manufacturing method of semiconductor device | |
| KR100499400B1 (en) | Method for forming a gate electrode in semiconductor device | |
| JP3628291B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JPH0878357A (en) | Semiconductor device using co silicide layer and its manufacture |