JPH04320044A - 半導体装置，その製造方法，その試験方法及びその試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置，その試
験方法及びその試験装置に関し、特に同一ウエハ上に形
成された複数の半導体装置を同時に一括して試験できる
半導体装置の構成，その試験方法及び試験装置のプロー
ブカードに関するものである。

【０００２】

【従来の技術】一般に、半導体集積回路（ＩＣ）の製造
工程では、ＩＣ試験のためウエハプローバと称する試験
装置を用いて、半導体ウエハ上に形成された半導体装置
の電気的特性が測定される。図３は、従来のウエハプロ
ーバを理解しやすくするため、これを分解して示した斜
視図であり、特に、同図（ａ）　はテストヘッド、同図
（ｂ）はプローブカード、同図（ｃ）　はウエハの一部
を示している。また図４は上記プローブカードをその下
側から見た斜視図であり、図５はウエハ上の電極パッド
に細長い導電針（以下、プローブ針と称する）が接触し
ている状態を示す部分拡大斜視図である。また、図６は
従来のウエハプローバの使用状態を示す断面図である。

【０００３】次に、図３〜図６を参照して、従来のウエ
ハプローバの構成について説明する。図３において、５
３は半導体ウエハで、その表面８１に縦横に設けられた
スクライブライン８２により多数の所定の回路素子が形
成される半導体チップ領域８３と、この半導体チップ領
域８３の周囲に位置するダイシング部８５に区画されて
おり、ダイシング部８５に位置するスクライブライン８
２を切断することにより上記半導体ウエハ５３から半導
体チップを切り出すことができる。各半導体チップ領域
８３には、ＬＳＩ（Ｌａｒｇｅ　　Ｓｃａｌｅ　　Ｉｎ
ｔｅｇｒａｔｉｏｎ）等の半導体装置が作り込まれてお
り、その半導体装置を構成する回路素子を取り囲むよう
に電源供給，接地及び信号入出力のための電極パッド８
４が多数設けられている。

【０００４】同図の例では、２個の半導体チップを単位
としてテストできるように、隣接する２個の半導体チッ
プ領域８３上にある各電極パッド８４に対面するように
、プローブカード５２には多数の細長いプローブ針７１
が設けられている。このプローブ針７１はタングステン
，クロムまたはタングステン−クロム合金等からなり、
図４に示すように、絶縁材料からなるプローブカード５
２の裏面側に樹脂からなるリング部材７２で固定され、
さらに、プローブカード５２の表面側に設けられた金属
パターン配線７３に半田７４等により電気的に接続され
ている。

【０００５】ここで、上記電極パッド８４の表面上にプ
ローブ針７１が接触する表面積は約５０〜１００μｍφ
、プローブカード５２側に接続されるプローブ針７１の
外径は２００〜３００μｍφ程度である。プローブカー
ド５２上に形成される金属パターン配線７３は、スルー
ホール７５を介してプローブ針７１が接続される側の表
面と反対側の表面上に形成された金属パターン配線７６
に電気的に接続されている。この金属パターン配線７６
は、上記反対側の表面に設けられた比較的大きな平面積
を有する金属膜７７に電気的に接続されている。

【０００６】図３（ｂ）　には、スルーホール７５，金
属パターン配線７６及び金属膜７７がそれぞれ４個ずつ
示されているが、これらは各プローブ針７１ごとに設け
られているものとする。なお、プローブカード５２には
プローブ針７１が電極パッド８４に接触していることを
目視確認するための開口部７８が設けられている。

【０００７】図３（ａ）　に示すテストヘッド５１は、
ＬＳＩ等からなる論理回路が正常に動作するか否かを試
験する機能動作試験や、所定の負荷をかけたとき正常な
出力電圧を維持するか否かを試験するＤＣ試験等により
ＬＳＩの良否を判定するための試験装置（以下、ＩＣテ
スタと称す）のヘッドである。テストヘッド５１の開口
部６１のまわりには、上記プローブカード５２の各金属
膜７７に対面するようにポゴピン６２が設けられるが、
同図では、簡略化のため数本のポゴピン６２のみが示さ
れている。ポゴピン６２は試験のための信号をＬＳＩに
与え、かつＬＳＩから試験結果の出力信号を受取るため
のものである。

【０００８】図６において、ウエハ５３はウエハチャッ
ク５４上に載置され固定されている。ウエハチャック５
４は移動機構５５によって、互いに直交する３方向に移
動可能になっている。プローブカード５２はウエハプロ
ーバの基板固定部５６に指示固定され、プローブカード
５２の金属膜７７には、テストヘッド５１のポゴピン６
２が圧着接触している。

【０００９】次に、上述のようなウエハプローバを用い
てウエハ状態のままで半導体装置の電気的特性試験を行
う手順について説明する。ウエハ８４は移動機構５５を
用いて、ウエハチャック５４上に固定されているウエハ
５３内のいずれか２つの半導体チップ領域８３の各電極
パッド８４と、プローブカード５２上に固定されている
各プローブ針７１とが対向して接触するように位置合わ
せされる。プローブ針７１は、ウエハチャック５４が図
７に示すＡ方向に動作することによって、電極パッド８
４の表面上に接触する。

【００１０】ＬＳＩに与えられる信号波形は、テストヘ
ッド５１で形成され、ポゴピン６２により出力される。 ポゴピン６２は、プローブカード５２の金属膜７７に圧
着接触されているため、テストヘッド５１からの信号は
金属膜７７から延びた金属パターン配線７６，スルーホ
ール７５及び金属パターン配線７３を介して、半田付け
されたプローブ針７１に伝達され、プローブ針７１に圧
着接触している電極パッド８４から半導体チップ領域８
３内のＬＳＩに供給される。ＬＳＩからの出力信号は上
述とは逆経路でテストヘッド５１に与えられ、テストヘ
ッド５１からＩＣテスタ（図示せず）に与えられる。こ
のようにして、ＬＳＩの電気的特性試験が行われる。

【００１１】

【発明が解決しようとする課題】従来の半導体装置，そ
の試験方法及びその試験装置は以上のように構成されて
いるので、多数の半導体チップを同時に測定するには、
その半導体チップの数に応じてプローブカードに接続さ
れるプローブ針の本数を増加させる必要があるため、試
験装置よりウエハ上の全ての半導体チップに対して信号
を入力、又はウエハ上の全ての半導体チップから試験装
置へ出力するのが困難となり、同時に試験できる半導体
チップの個数は数個が限度であるという問題があった。

【００１２】この発明は上記のような問題点を解決する
ためになされたもので、同一ウエハ上に形成されたより
多数の半導体装置を同時に一括して試験できる半導体装
置とその試験方法及び試験装置を得ることを目的とする
。

【００１３】

【課題を解決するための手段】この発明に係る半導体装
置は、表面に所定の回路素子が形成された半導体基板と
、半導体基板の表面上に形成され、電源電位及び接地電
位の供給並びに信号の入力及び出力のための複数のパッ
ドと、これらのパッドに対応して上記半導体基板の表面
上に設けられ、対応したパッドと電気的に接続されると
ともに通常使用時に電気的に切断されている複数の配線
とを備えたものである。

【００１４】またこの発明に係る半導体装置の試験方法
は、表面に所定の回路素子が形成され、かつ表面上に電
源電位及び接地電位の供給並びに信号の入力及び出力の
ための複数のパッドが形成される半導体基板を複数有し
た半導体ウエハにおける少なくとも２以上の上記半導体
基板に形成される対応した電源電位及び接地電位の供給
のためのパッド並びに信号の入力のためのパッド同士を
電気的に接続し、対応したパッド同士が電気的に接続さ
れた複数の半導体基板のうちの１つの半導体基板におけ
る電気的に接続された複数のパッドに対してそれぞれ電
源電位及び接地電位を供給するとともに試験用の駆動信
号を供給し、対応したパッド同士が電気的に接続された
複数の半導体基板の出力のためのパッドそれぞれから試
験結果を検出するものである。

【００１５】またこの発明に係る半導体装置の試験装置
は、表面に所定の回路素子が形成され、かつ表面上に電
源電位及び接地電位の供給並びに信号の入力及び出力の
ための複数のパッドが形成される半導体基板を複数有し
、少なくとも２以上の半導体基板に形成される対応した
電源電位及び接地電位の供給のためのパッド並びに信号
の入力のためのパッド同士が電気的に接続された半導体
ウエハにおける対応したパッド同士が電気的に接続され
た複数の半導体基板のうちの１つの半導体基板における
電気的に接続された複数のパッドに対してそれぞれ電源
電位及び接地電位を供給するとともに試験用の駆動信号
を供給するための複数のプローブ針と、対応したパッド
同士が電気的に接続された複数の半導体基板の出力のた
めのパッドそれぞれから試験結果を検出するための複数
のプローブ針とを備えたものである。

【００１６】

【作用】この発明における半導体装置は上記構成とした
ので、同一ウエハ上に複数形成された半導体装置間の電
源電位，接地電位及び駆動信号等を上記配線により共有
することができ、複数の半導体装置を半導体ウエハの状
態で一括して短時間にテストすることができる。

【００１７】またこの発明における半導体装置の試験方
法は上記構成としたので、複数の半導体基板のうちの１
つの半導体基板上の電気的に接続された複数のパッドに
対して、それぞれ電源電位及び接地電位を供給するとと
もに駆動信号を供給するだけで残りの半導体装置へも同
様に供給され、その試験結果を複数の半導体基板の出力
のためのパッドそれぞれから検出することによって、個
々の半導体チップに切り出す前の半導体ウエハの状態で
複数の半導体装置を一括して短時間にテストすることが
できる。

【００１８】またこの発明における半導体装置の試験装
置は上記構成としたので、複数の半導体基板のうちの１
つの半導体基板上に形成される複数のパッドに対して、
それぞれ電源電位及び接地電位を供給するとともに信号
を供給するための複数のプローブ針と、複数の半導体基
板上の出力のためのパッドから試験結果をそれぞれ検出
するための複数のプローブ針だけで、個々の半導体チッ
プに切り出す前の半導体ウエハの状態で複数の半導体装
置を一括して試験することができる。

【００１９】

【実施例】図１（ａ）　はこの発明の一実施例による半
導体装置を説明するための図であり、図において１は半
導体ウエハでその上の複数の素子領域２ａ〜５ａには複
数の素子及び入，出力パッド６〜１１が形成されている
。これらの入力パッド６〜１０へ駆動信号を入力して自
己の領域内に形成された素子を自己試験しその試験結果
を出力パッド１１に出力する試験回路を有しているので
、半導体ウエハの状態で各素子領域内の素子を試験でき
るようになっている。また２〜５はこれらの素子領域２
ａ〜５ａとスクライブラインによって切断された素子領
域２ａ〜５ａの周囲に位置するダイシング部３０とを個
々の半導体チップに切り出してなる半導体装置である。 そして本実施例において半導体ウエハ１は、その上の複
数の素子領域２ａ〜５ａについて、同一の入力信号を受
ける入力パッド６〜１０を相互に接続する複数の共通配
線１２〜１６を有している。このような構造の半導体ウ
エハ１上の各素子領域２ａ〜５ａの入，出力パッド６〜
１１と試験装置のプローブカードのプローブ針とを接触
させて電気的に接続することにより、半導体装置の試験
を行うものである。

【００２０】以下、詳しく説明する。半導体装置２〜５
は全て同じ半導体装置で、同一の半導体ウエハ１上に形
成されている。各半導体装置上には入力パッド６〜１０
が設けられており、それぞれ連結部４５〜４９を介して
入力パッド６とダイシング部３０に形成された共通配線
１２，７と１３，８と１４，９と１５，１０と１６とが
対応するように接続されている。また同一符号で表され
各半導体装置で対応する入力パッド同士が各共通配線を
介して共通接続されることになり、各半導体装置２〜５
間で電源電位，接地電位及び駆動信号を共有する形にな
っている。このような構成の各半導体装置２〜５におい
て、試験装置のプローブカードのプローブ針を任意の半
導体装置２の入力パッド６〜１０に接触させて電源電位
，接地電位，駆動信号等を入力すると、各配線の連結部
４５〜４９から配線１２〜１６を経て他の半導体装置３
〜５にも入力され、その試験結果は出力としてそれぞれ
の出力パッド１１より検出される。

【００２１】続く図２は、この発明の一実施例による半
導体装置を示す図で、図１（ａ）　中の任意の半導体装
置２を拡大したものである。このようなパターンを半導
体ウエハ１上に露光する際には、ステッパを用いてＸ方
向，Ｙ方向に配列状に露光すれば、各半導体装置間で同
一信号線が共通となる様に形成することができる。図に
おいて、配線１２〜１６と対応する入力パッド６〜１０
との間の連結部４５〜４９には、レーザー溶断による分
離が可能なようにそれぞれリンク１８〜２２が設置され
ている。ダイシング後、上記リンク１８〜２２をレーザ
ーで溶断することによって、単体となった各半導体装置
の配線１２〜１６が半導体ウエハ１上の他の導電体と分
離されるため、半導体装置の誤動作を防ぐことができる
。

【００２２】図１（ｂ）　は同図（ａ）　に示す半導体
ウエハ１上に作成された半導体装置を一括して試験する
ためのプローブカードを示す。図において、プローブカ
ード３１はプローバーに合うもので、半導体ウエハ１上
に形成する半導体装置群を全て一括に試験するためのプ
ローブ針がセットできる大きさでなければならない。ま
た、点線部分５０は同図（ａ）　に示す半導体ウエハ１
上の半導体装置２〜５及び配線領域に対応し、プローブ
カード３１中のぬき３２は同図（ａ）　で示す半導体ウ
エハ１上の素子領域２ａに対応する。このぬき３２の部
分に、半導体ウエハ１上の半導体装置２の各入力パッド
６〜１０に対応するプローブ針３６〜４０と出力パッド
１１に対応するプローブ針４１とがセットされており、
このようなプローブ針３６〜４０を入力パッド６〜１０
に接触させて電源電位，接地電位及び駆動信号を半導体
装置２に供給するだけで、同図（ａ）　に示す連結部４
５〜４９を経て配線１２〜１６に伝わりその他の半導体
装置３〜５へも同様に供給される。また、半導体ウエハ
１上の各半導体装置３〜５の出力パッド１１部分に対応
したプローブカード３１中の他のぬき３３〜３５部分に
設けられているプローブ針４２〜４４と３２部分のプロ
ーブ針４１とを、半導体ウエハ１上の全半導体装置の出
力パッド１１に接触させ、試験結果の出力を検出する。

【００２３】本実施例では上述のように、半導体装置が
回路素子が形成された半導体基板と、入力パッド６〜１
０及び出力パッド１１並びに、対応する入力パッド６〜
１０が連結部４５〜４９を介して接続されている配線１
２〜１６とを備えているので、このような半導体装置を
半導体ウエハ１上に複数形成した場合、各半導体装置間
で対応する入力パッド同士が配線１２〜１６を通して共
通接続され、電源電位，接地電位，駆動信号等は共有さ
れるので、試験時に、複数の半導体装置２〜５のうち任
意の半導体装置２の入力パッド６〜１１に電源電位，接
地電位，駆動信号等を入力すれば、他の半導体装置３〜
５にも同様に入力されるため、個々の半導体チップに切
り出す前の半導体ウエハの状態で複数の半導体装置を一
括してテストできる。また、配線１２〜１６と対応する
入力パッド６〜１０との間の連結部４５〜４９に設置さ
れたリンク１８〜２２をレーザーで溶断することによっ
て、ダイシング後単体となった半導体装置の配線１２〜
１６を半導体ウエハ１上の他の導電体と分離でき、通常
使用時に誤操作が生じるのを防ぐことができる。なお、
各半導体装置間で対応する入力パッド同士を共通接続す
る配線１２〜１６は、例えばダイシング部３０上のよう
な各半導体装置の素子領域外の部分に形成されるので、
各半導体装置のチップ面積が増大することはない。

【００２４】また、上記構成の半導体装置の試験を、対
応する入力パッド同士が電気的に接続された複数の半導
体装置２〜５のうち、任意の半導体装置２上の複数の入
力パッドに対して、それぞれ電源電位及び接地電位を供
給するとともに駆動信号を供給し、各半導体装置の出力
パッド１１それぞれから試験結果を検出することによっ
て行うようにしたので、半導体装置２の入力パッド６〜
１０に電源電位，接地電位，駆動信号等を入力するだけ
で、配線１２〜１６を通じて残りの半導体装置へも同様
に供給でき、その試験結果は各半導体装置の出力パッド
１１から同時に検出できるため、個々の半導体チップに
切り出す前の半導体ウエハの状態で複数の半導体装置を
一括してテストできる。従って、複数の半導体装置の試
験に要する時間を大幅に短縮することができる。

【００２５】また本実施例においては上述のように、半
導体ウエハ１上に形成され電極パッド同士が共通接続さ
れている複数の半導体装置をテストする試験装置におい
て、この試験装置のプローブカード３１に設けられた、
任意の半導体装置２上の入力パッド６〜１０にそれぞれ
電源電位及び接地電位を供給するとともに駆動信号を供
給するためのプローブ針３６〜４０と、複数の半導体ウ
エハ上の出力のためのパッドからその試験結果をそれぞ
れ検出するための出力パッドと同数のプローブ針４１〜
４４を有するので、入力プローブ針３６〜４０を任意の
半導体装置２上の入力パッド６〜１０へ接触させて電源
電位，接地電位及び駆動信号を供給するだけで、半導体
装置２上の入力パッドと対応する入力パッド同士が共通
接続されている同一ウエハ１上の他の半導体装置全てに
も同様に供給することができ、その試験結果は各半導体
装置の出力パッド１１を介してプローブ針４１〜４４よ
り検出することができ、少ない数のプローブ針で、同一
ウエハ１上の複数の半導体装置を一括して試験すること
ができる。

【００２６】なお本実施例においては、同一ウエハ上に
形成された複数の半導体装置のうち任意の半導体装置２
を選び、その上に設けられた入力パッド６〜１１にそれ
ぞれ電源電位，接地電位及び駆動信号を供給する構成と
したが、半導体ウエハ１上の素子領域２ａ〜５ａ以外の
任意の場所に、対応する入力パッド同士を共通接続させ
ている共通配線１２〜１６を引き出して、各入力パッド
と共通接続された入力パッドを新たに設け、そこから電
源電位，接地電位及び駆動信号を供給するようにしても
よい。これにより、任意の半導体装置２に入力用のプロ
ーブ針３６〜４０を接触させることなく電源電位，接地
電位及び駆動信号を供給できるため、半導体ウエハ１と
プローブカード３１との位置合わせが容易となり、また
プローブカード３１の半導体装置２〜５対応部分５０に
設けるべきプローブ針は試験結果検出用のみでよい。

【００２７】また本実施例においては、各半導体装置上
の電極パッドと接続される配線は、半導体装置の素子領
域における配線と電気的に接続されない部分ならば半導
体ウエハ１上のどこに形成されてもよく、また少なくと
も一部がダイシング部３０に位置するものでもよく、図
１（ａ）　においては各半導体装置間の素子領域の周囲
に存在するダイシング部３０上に形成されている。また
配線１２〜１６と入力パッド６〜１０との間の連結部４
５〜４９にそれぞれリンク１８〜２２を設けたが、レー
ザー溶断による分離が可能な材質及び大きさの部分であ
ればどんなものでもよい。また、配線１２〜１６と半導
体ウエハ１上の他の導電体とを分離する方法として、レ
ーザーによるリンク溶断の代わりにプログラム等の手段
を用いて電気的に切断するようにしてもよい。

【００２８】更に上記実施例においては、半導体ウエハ
１上に形成する半導体装置の数を４個としたが、任意の
数でよく、また図１（ａ）　，図２において半導体装置
中の電極パッドの数は６個としたが、これも任意の数で
よく、その場合も同様の効果を奏する。さらに図１（ｂ
）　において、プローブカード３１からの電源電位，接
地電位，駆動信号を供給する任意の半導体装置として半
導体装置２を示したが、他の半導体装置３，４，５のど
れでも良く、その場合も同様の効果を奏する。

【００２９】

【発明の効果】以上のようにこの発明によれば、表面に
所定の回路素子が形成された半導体基板と、半導体基板
の表面上に形成され、電源電位及び接地電位の供給並び
に信号の入力及び出力のための複数のパッドと、これら
のパッドに対応して半導体基板の表面上に設けられ、対
応したパッドと電気的に接続されるとともに通常使用時
に電気的に切断されている複数の配線とを備えたので、
半導体ウエハ上に形成された複数の半導体装置は対応す
る入力パッド同士が配線で共通接続され、任意の半導体
装置に電源電位，接地電位，駆動信号等を供給すれば、
上記配線より他の半導体装置全てにも同様に供給され、
個々の半導体チップに切り出す前の半導体ウエハの状態
で複数の半導体装置を一括してテストできる効果がある
。

【００３０】またこの発明によれば、対応する入力パッ
ド同士を共通接続した複数の半導体装置のうちの任意の
半導体装置上の入力パッドにのみ電源電位，接地電位，
駆動信号を供給し、全半導体装置の出力パッドよりその
試験結果を検出するようにしたから、個々の半導体チッ
プに切り出す前の半導体ウエハの状態で複数の半導体装
置を一括してテストできる効果がある。

【００３１】またこの発明によれば、試験装置のプロー
ブカードは任意の半導体装置上の入力パッドにそれぞれ
電源電位，接地電位及び駆動信号を供給するためのプロ
ーブ針と、半導体ウエハ上の複数の出力のためのパッド
からその試験結果をそれぞれ検出するための出力パッド
と同数のプローブ針とを有する構成としたので、少ない
プローブ針で、同一ウエハ上の複数の半導体装置を一括
して試験することができる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による半導体ウエハ上での
半導体装置及びそのウエハテストのためのプローブカー
ドを示す図である。

【図２】この発明の一実施例による半導体ウエハ上に形
成された半導体装置の電極パッド及び配線を示す図であ
る。

【図３】従来のウエハプローバ及び被試験半導体装置を
示す図である。

【図４】従来のウエハプローバのプローブカードを下方
から見た場合の斜視図である。

【図５】従来のウエハプローバのプローブ針がウエハ上
の電極パッドに接触している状態を示す部分拡大図であ
る。

【図６】従来のウエハプローバの使用状態を示す断面図
である。

【符号の説明】

１　　　　　　　　　　半導体ウエハ ２〜５　　　　　　半導体装置 ２ａ〜５ａ　　半導体ウエハ上の素子領域６〜１０　　
　　入力パッド １１　　　　　　　　出力パッド １２〜１６　　配線 １８〜２２　　リンク ３０　　　　　　　　ダイシング部 ３１　　　　　　　　プローブカード ３２　　　　　　　　プローブカード中での素子領域対
応部分３３〜３５　　プローブカード中での半導体装置
の出力パッド対応部分 ３６〜４４　　プローブ針 ４５〜４９　　連結部

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　表面に所定の回路素子が形成された半
   導体基板と、該半導体基板の表面上に形成され、電源電
   位及び接地電位の供給並びに信号の入力及び出力のため
   の複数のパッドと、該電源電位及び接地電位の供給並び
   に信号の入力のためのパッドに対応して上記半導体基板
   の表面上に設けられ、対応したパッドと電気的に接続さ
   れるとともに通常使用時に電気的に切断されている複数
   の配線とを備えたことを特徴とする半導体装置。
2. 【請求項２】　　表面に所定の回路素子が形成され、か
   つ表面上に電源電位及び接地電位の供給並びに信号の入
   力及び出力のための複数のパッドが形成される半導体基
   板を複数有した半導体ウエハにおける少なくとも２以上
   の上記半導体基板に形成される対応した電源電位及び接
   地電位の供給のためのパッド並びに信号の入力のための
   パッド同士を電気的に接続し、該対応したパッド同士が
   電気的に接続された複数の半導体基板のうちの１つの半
   導体基板における電気的に接続された複数のパッドに対
   してそれぞれ電源電位及び接地電位を供給するとともに
   試験用の駆動信号を供給し、対応したパッド同士が電気
   的に接続された複数の半導体基板の出力のためのパッド
   それぞれから試験結果を検出することを特徴とする半導
   体装置の試験方法。
3. 【請求項３】　　表面に所定の回路素子が形成され、か
   つ表面上に電源電位及び接地電位の供給並びに信号の入
   力及び出力のための複数のパッドが形成される半導体基
   板を複数有し、少なくとも２以上の半導体基板に形成さ
   れる対応した電源電位及び接地電位の供給のためのパッ
   ド並びに信号の入力のためのパッド同士が電気的に接続
   された半導体ウエハにおける対応したパッド同士が電気
   的に接続された複数の半導体基板のうちの１つの半導体
   基板における電気的に接続された複数のパッドに対して
   それぞれ電源電位及び接地電位を供給するとともに試験
   用の駆動信号を供給するための複数のプローブ針と、対
   応したパッド同士が電気的に接続された複数の半導体基
   板の出力のためのパッドそれぞれから試験結果を検出す
   るための複数のプローブ針とを備えたことを特徴とする
   半導体装置の試験装置。