JPH04319886A - Video signal processor - Google Patents

Abstract

PURPOSE:To curtail the frame memory required for a frame correlation processing, in the video signal processor. CONSTITUTION:An LPF 13 and an HPF 14 extract a low frequency component and a high frequency component from an inputted video signal. A sample rate converter 15 converts a sample rate of a low frequency component signal to a low rate. A limiter 16 limits the amplitude of a high frequency component signal. Frame memories 17, 18 delay signals inputted from the sample rate converter 15 and the limiter 16 by the period of one frame. Subtracters 19, 20 subtract a delay signal from an original signal, and generate a low frequency difference signal and a high frequency difference signal. A sample rate converter 21 converts a sample rate of the low frequency difference signal to the original rate. An adder 23 adds the low frequency difference signal and the high frequency difference signal. A saturation processing circuit 24 holds a result of addition by the adder 23 in 8 bits by a round-off processing.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】［発明の目的］[Object of the invention]

【０００２】0002

【産業上の利用分野】本発明は、映像信号処理装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing device.

【０００３】0003

【従来の技術】最近では、家庭用ビデオテープレコーダ
（ＶＴＲ）やテレビジョン受信機等にも、フレーム相関
処理を適用したノイズリダクション回路やＹ／Ｃ分離回
路が普及してきている。フレーム相関処理には、フレー
ム遅延を行うための大容量のメモリが必要となる。2. Description of the Related Art Recently, noise reduction circuits and Y/C separation circuits to which frame correlation processing is applied have become popular in home video tape recorders (VTRs), television receivers, and the like. Frame correlation processing requires a large capacity memory to perform frame delay.

【０００４】図３に、従来のノイズリダクション回路の
構成の一例を示す。同図に示すノイズリダクション回路
１は、Ａ／Ｄコンバータ２、フレームメモリ３、減算器
４、５、動き検出回路６、混合回路７からその主要部が
構成されている。FIG. 3 shows an example of the configuration of a conventional noise reduction circuit. The main parts of the noise reduction circuit 1 shown in the figure include an A/D converter 2, a frame memory 3, subtracters 4 and 5, a motion detection circuit 6, and a mixing circuit 7.

【０００５】入力されたコンポジットビデオ信号は、Ａ
／Ｄコンバータ２により標本化されてフレームメモリ３
に格納される。また、減算器４により原信号とフレーム
メモリ３から読み出される１フレーム期間前の信号との
差信号が生成される。この差信号の成分は、入力される
映像信号に含まれているノイズ成分と１フレーム相関の
ない、即ち、時間とともに変化する信号成分（動き成分
）である。これらのうちノイズ成分は比較的小レベルで
あり、動き成分は比較的大レベルである。減算器５は、
原信号からこの差信号を減算してノイズ成分の削減され
た映像信号を得る。ここで、差信号にはノイズ成分以外
に動き成分も含まれているため、減算器５から出力され
る映像信号には残像が含まれてしまう。そこで、動き検
出回路６により差信号にから画像の動きを検出する。混
合回路７は、その結果に応じて、減算器５から出力され
る映像信号と原信号との導出比率を制御しつつ混合出力
する。即ち、画像の動きの大きい部分では、原信号の比
率が大きくなるように制御される。[0005] The input composite video signal is A
/D converter 2 samples the frame memory 3.
is stored in Further, the subtracter 4 generates a difference signal between the original signal and a signal read out from the frame memory 3 one frame period ago. The component of this difference signal has no one-frame correlation with the noise component included in the input video signal, that is, it is a signal component (motion component) that changes over time. Among these, the noise component has a relatively low level, and the motion component has a relatively large level. The subtractor 5 is
This difference signal is subtracted from the original signal to obtain a video signal with reduced noise components. Here, since the difference signal includes a motion component in addition to a noise component, the video signal output from the subtracter 5 includes an afterimage. Therefore, the motion detection circuit 6 detects the motion of the image from the difference signal. The mixing circuit 7 mixes and outputs the video signal output from the subtracter 5 and the original signal while controlling the derivation ratio according to the result. That is, the ratio of the original signal is controlled to be large in parts of the image where there is large movement.

【０００６】ところで、上述したノイズリダクション回
路１は、コンポジットビデオ信号の全帯域をフレームメ
モリに格納される。コンポジットビデオ信号の全帯域を
フレームメモリに格納させるためには、映像信号の最高
周波数である　４．２ＭＨｚ以上かつｆｓｃ（ｆｓｃは
色搬送波周波数：３．５８ＭＨｚ）の整数倍の周波数で
標本化を行う必要があるため、通常、標本化周波数とし
て　４ｆｓｃ、即ち約１４ＭＨｚを用いている。By the way, in the above-described noise reduction circuit 1, the entire band of the composite video signal is stored in the frame memory. In order to store the entire band of the composite video signal in the frame memory, sampling is performed at a frequency of 4.2 MHz or higher, which is the highest frequency of the video signal, and an integral multiple of fsc (fsc is the color carrier frequency: 3.58 MHz). Because of this necessity, 4fsc, or approximately 14 MHz, is normally used as the sampling frequency.

【０００７】しかしながら、標本化周波数　４ｆｓｃ、
量子化ビット数　８ビットで１フレーム分の信号を格納
するために必要なフレームメモリの容量は、 ９１０（画素／ライン）×　５２５（ライン）×　８（
ビット）＝　３，８２２，０００（ビット） すなわち、約　３．８Ｍビットもの容量のメモリを必要
としている。これは、高価な１Ｍビットのメモリを４個
必要とすることを意味する。However, the sampling frequency is 4fsc,
The frame memory capacity required to store one frame of signals with 8-bit quantization bits is 910 (pixels/line) x 525 (line) x 8 (
(bits) = 3,822,000 (bits) In other words, a memory with a capacity of approximately 3.8 Mbits is required. This means that four expensive 1 Mbit memories are required.

【０００８】[0008]

【発明が解決しようとする課題】上述したように従来の
映像信号処理装置では、フレームメモリとして大量のメ
モリ素子が必要であるという問題があった。As described above, the conventional video signal processing apparatus has a problem in that a large amount of memory elements are required as a frame memory.

【０００９】そこで、本発明は、このような点に対処す
べくなされたもので、少ないメモリ容量でフレーム相関
処理を行うことのできる映像信号処理装置を提供するも
のである。SUMMARY OF THE INVENTION The present invention has been made to address these problems, and provides a video signal processing device that can perform frame correlation processing with a small memory capacity.

【００１０】［発明の構成］[Configuration of the invention]

【００１１】[0011]

【課題を解決するための手段】本発明は、入力される映
像信号を、低域成分と高域成分とに分割する分割手段と
、前記低域成分のサンプルレートを低減するサンプルレ
ート低減手段と、前記高域成分のビットレートを低減す
るビットレート低減手段と、これらサンプルレートなら
びにビットレートを低減した低域成分ならびに高域成分
を所定期間遅延する遅延手段と、この遅延手段により遅
延した低域成分のサンプルレートを復元するサンプルレ
ート復元手段と、前記遅延手段により遅延した高域成分
のビットレートを復元するビットレート復元手段と、こ
れらの復元手段によりサンプルレートならびにビットレ
ートを復元した低域成分と高域成分とを加算する加算手
段とを具備するものである。[Means for Solving the Problems] The present invention includes dividing means for dividing an input video signal into a low frequency component and a high frequency component, and a sample rate reduction means for reducing the sample rate of the low frequency component. , a bit rate reduction means for reducing the bit rate of the high frequency component, a delay means for delaying the low frequency component and high frequency component whose sample rate and bit rate have been reduced for a predetermined period, and a low frequency component delayed by the delay means. sample rate restoring means for restoring the sample rate of the component, bit rate restoring means for restoring the bit rate of the high frequency component delayed by the delay means, and low frequency component whose sample rate and bit rate are restored by these restoring means. and a high-frequency component.

【００１２】0012

【作用】本発明では、映像信号を、その低域成分と高域
成分とに分割し、低域成分はサンプルレートを低減、高
域成分はビットレートを低減して遅延するので、サンプ
ルレートならびにビットレートを低減した分、遅延に要
するメモリ素子の容量を低減することができる。[Operation] In the present invention, a video signal is divided into its low-frequency component and high-frequency component, and the sample rate of the low-frequency component is reduced, and the bit rate of the high-frequency component is reduced and delayed. As the bit rate is reduced, the capacity of the memory element required for delay can be reduced.

【００１３】[0013]

【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１は、本発明の一実施例のノイズリダクション回
路の構成を示すブロック図である。同図において、Ａ／
Ｄコンバータ１２は、入力される映像信号を、例えば標
本化周波数（サンプルレート）　４ｆｓｃ、量子化ビッ
ト数　８ビットで標本化する。ＬＰＦ（ローパスフィル
タ）１３、ＨＰＦ（ハイパスフィルタ）１４は、Ａ／Ｄ
コンバータ１２により標本化された映像信号からその低
域成分と高域成分とを抽出する。ＬＰＦ１３、ＨＰＦ１
４のカットオフ周波数は、それぞれ例えば１．３ＭＨｚ
程度の相補的なフィルタとして設定される。これにより
、映像信号が低域成分信号と高域成分信号とに分離され
る。サンプルレート変換器１５は、ＬＰＦ１３により抽
出される低域成分信号のサンプルレートを、例えば　４
ｆｓｃからｆｓｃに変換する。リミッタ１６は、ＨＰＦ
１４により抽出される高域成分信号のビットレートを、
たとえば８ビットから３ビットに振幅制限する。フレー
ムメモリ１７、１８は、サンプルレート変換器１５、リ
ミッタ１６から入力される信号を１フレーム期間遅延し
て出力する。減算器１９、２０は、サンプルレート変換
器１５、リミッタ１６から出力される信号からそれぞれ
フレームメモリ１７、１８で遅延した信号を減算し、低
域差信号と高域差信号を生成する。サンプルレート変換
器２１は、減算器１９から低域差信号を入力し、もとの
サンプルレート、例えば４ｆｓｃに変換する。ディレイ
ライン２２は、サンプルレート変換器２１の処理時間を
補正する。加算器２３は、サンプルレート変換器２１な
らびにディレイライン２２から出力される低域差信号と
高域差信号を加算する。飽和処理回路２４は、加算器２
３により加算した結果を丸め処理により８ビットに収め
る。これらによりノイズリダクションに用いる差信号が
得られる。Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a noise reduction circuit according to an embodiment of the present invention. In the same figure, A/
The D converter 12 samples the input video signal at a sampling frequency (sample rate) of 4 fsc and a quantization bit number of 8 bits, for example. LPF (low pass filter) 13 and HPF (high pass filter) 14 are A/D
A low frequency component and a high frequency component are extracted from the video signal sampled by the converter 12. LPF13, HPF1
The cutoff frequencies of 4 are each, for example, 1.3MHz.
are set up as complementary filters. Thereby, the video signal is separated into a low frequency component signal and a high frequency component signal. The sample rate converter 15 converts the sample rate of the low frequency component signal extracted by the LPF 13 into, for example, 4
Convert from fsc to fsc. The limiter 16 is HPF
The bit rate of the high frequency component signal extracted by 14 is
For example, the amplitude is limited from 8 bits to 3 bits. The frame memories 17 and 18 delay the signals inputted from the sample rate converter 15 and the limiter 16 by one frame period and output the delayed signals. Subtractors 19 and 20 subtract the signals delayed by frame memories 17 and 18 from the signals output from sample rate converter 15 and limiter 16, respectively, to generate a low frequency difference signal and a high frequency difference signal. The sample rate converter 21 inputs the low frequency difference signal from the subtracter 19 and converts it to the original sample rate, for example 4 fsc. The delay line 22 corrects the processing time of the sample rate converter 21. The adder 23 adds the low frequency difference signal and the high frequency difference signal output from the sample rate converter 21 and the delay line 22. The saturation processing circuit 24 includes an adder 2
The result of addition by 3 is rounded to fit into 8 bits. These provide a difference signal used for noise reduction.

【００１４】減算器２５は、ディレイライン２６により
時間補正された原信号から差信号を減算し、ノイズの削
減された映像信号を出力する。動き検出回路２７は、低
域差信号から画像の動きを検出する。混合回路２８は、
動き検出回路２７の結果に応じて、減算器２５から出力
される映像信号と原信号との導出比率を制御しつつ混合
出力する。即ち、画像の動きの大きい部分では、原信号
の比率が大きくなるように制御される。Ｄ／Ａコンバー
タ２９は、混合回路２８から入力されるディジタル映像
信号をアナログ信号に変換して出力する。The subtracter 25 subtracts the difference signal from the original signal time-corrected by the delay line 26, and outputs a video signal with reduced noise. The motion detection circuit 27 detects image motion from the low frequency difference signal. The mixing circuit 28 is
According to the result of the motion detection circuit 27, the video signal output from the subtracter 25 and the original signal are mixed and output while controlling the derivation ratio. That is, the ratio of the original signal is controlled to be large in parts of the image where there is large movement. The D/A converter 29 converts the digital video signal input from the mixing circuit 28 into an analog signal and outputs the analog signal.

【００１５】このように構成されたノイズリダクション
回路１１において、フレームメモリ１７、１８に要する
メモリ容量を算出すると、フレームメモリ１７では、８
（ビット）×９１０　／４　（画素／ライン）×　５２
５（ライン）＝９５５．５　Ｋビット フレームメモリ１８では、 ３（ビット）×９１０　（画素／ライン）×　５２５（
ライン）＝１．４３３２５　Ｍビット となり、合計で約２．４　Ｍビットとなる。In the noise reduction circuit 11 configured as described above, when calculating the memory capacity required for the frame memories 17 and 18, the frame memory 17 has a capacity of 8
(bit) x 910 /4 (pixel/line) x 52
5 (lines) = 955.5 In the K bit frame memory 18, 3 (bits) x 910 (pixels/line) x 525 (
line)=1.43325 Mbits, resulting in a total of about 2.4 Mbits.

【００１６】従って、従来必要であった約　３．８Ｍビ
ットに比べ、約６３％のメモリ容量でノイズリダクショ
ン回路を実現することができる。[0016] Therefore, the noise reduction circuit can be realized with about 63% of the memory capacity compared to about 3.8 Mbits which was conventionally required.

【００１７】なお、上述したノイズリダクション回路１
１では、画像の動き検出に低域差信号を用いている。低
域差信号は入力信号に含まれるノイズの低域成分と画像
の動きの低域成分とからなり、高域差信号は入力信号に
含まれるノイズの高域成分と画像の動きの高域成分とか
らなる。このうち高域差信号は、リミッタ１６により振
幅制限を受けて、比較的レベルの大きい画像の動きの高
域成分が除去される。これにより高域差信号は、ノイズ
成分だけとなり、画像の動き成分はほとんど存在しなく
なる。従って、低域差信号を動き検出回路２７に入力す
ることで、画像の動き検出を行っている。Note that the noise reduction circuit 1 described above
In No. 1, a low-frequency difference signal is used for image motion detection. The low-frequency difference signal consists of the low-frequency components of the noise contained in the input signal and the low-frequency components of the image movement, and the high-frequency difference signal consists of the high-frequency components of the noise contained in the input signal and the high-frequency components of the image movement. It consists of Among these, the high-frequency difference signal is subjected to amplitude limitation by the limiter 16, and high-frequency components of image motion having a relatively large level are removed. As a result, the high-frequency difference signal consists of only noise components, and almost no image motion components exist. Therefore, by inputting the low frequency difference signal to the motion detection circuit 27, motion detection of the image is performed.

【００１８】次に、本発明の第２の実施例のノイズリダ
クション回路の構成を図２に示す。上述のノイズリダク
ション回路１１は、低域成分信号、高域成分信号ともに
非巡回型で処理している。このノイズリダクション回路
３１は、高域成分信号について巡回型で処理している。 なお、図１と共通する部分には同符号を付し、重複する
説明は略する。Next, FIG. 2 shows the configuration of a noise reduction circuit according to a second embodiment of the present invention. The above-described noise reduction circuit 11 processes both the low-frequency component signal and the high-frequency component signal in an acyclic manner. This noise reduction circuit 31 processes the high frequency component signal in a cyclic manner. Note that parts common to those in FIG. 1 are given the same reference numerals, and overlapping explanations will be omitted.

【００１９】リミッタ３２は、ＨＰＦ１４により抽出さ
れ、減算器３３を介して入力される高域成分信号の振幅
を制限する。フレームメモリ３４は、リミッタ３２から
入力される信号を１フレーム期間遅延して出力する。減
算器３３は、リミッタ３６から出力される原信号からフ
レームメモリ３４で遅延した信号を減算し、高域差信号
を生成する。乗算回路３７は、高域差信号に所定の係数
Ｋ（０＜Ｋ＜１）を乗じ、減算器３３に出力する。この
ように巡回型のノイズリダクション回路では、振幅制限
を行うリミッタを、フレームメモリの前段と減算器３３
の原信号側に配置している。The limiter 32 limits the amplitude of the high frequency component signal extracted by the HPF 14 and input via the subtracter 33. The frame memory 34 delays the signal input from the limiter 32 by one frame period and outputs the delayed signal. The subtracter 33 subtracts the signal delayed by the frame memory 34 from the original signal output from the limiter 36 to generate a high frequency difference signal. The multiplication circuit 37 multiplies the high frequency difference signal by a predetermined coefficient K (0<K<1) and outputs the result to the subtracter 33. In this cyclic noise reduction circuit, the limiter that limits the amplitude is placed in front of the frame memory and in the subtracter 33.
It is placed on the original signal side.

【００２０】このように構成されたノイズリダクション
回路３１も、約２．４Ｍビットのメモリ容量で実現する
ことができる。The noise reduction circuit 31 configured in this manner can also be realized with a memory capacity of approximately 2.4 Mbits.

【００２１】なお、本発明は、上述した実施例に限定さ
れるものではなく、その技術思想の範囲内で種々の変形
が可能である。例えば、上述の実施例では高域成分の振
幅制限を３ビットとしたが、メモリ容量の削減を優先し
て２ビットとしてもよい。また、ノイズリダクション回
路以外にも、フレームメモリを必要とする映像信号処理
装置、例えばＹ／Ｃ分離回路などに適用してもよい。It should be noted that the present invention is not limited to the embodiments described above, and various modifications can be made within the scope of the technical idea. For example, in the above embodiment, the amplitude limit of the high frequency component is set to 3 bits, but it may be set to 2 bits, giving priority to reducing the memory capacity. In addition to the noise reduction circuit, the present invention may also be applied to a video signal processing device that requires a frame memory, such as a Y/C separation circuit.

【００２２】[0022]

【発明の効果】本発明では、映像信号の低域成分につい
てサンプルレートを低減し、高域成分についてビットレ
ートを低減するので、遅延に要するメモリ素子の容量が
少なく済み、低コストで映像信号処理装置を実現するこ
とができる。[Effects of the Invention] In the present invention, since the sample rate is reduced for the low-frequency components of the video signal and the bit rate is reduced for the high-frequency components, the capacity of the memory element required for delay is reduced, and video signal processing can be performed at low cost. The device can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

【図１】本発明の実施例のノイズリダクション回路の構
成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of a noise reduction circuit according to an embodiment of the present invention.

【図２】他の実施例のノイズリダクション回路の構成を
示すブロック図である。FIG. 2 is a block diagram showing the configuration of a noise reduction circuit according to another embodiment.

【図３】従来例のノイズリダクション回路の構成を示す
ブロック図である。FIG. 3 is a block diagram showing the configuration of a conventional noise reduction circuit.

【符号の説明】[Explanation of symbols]

１３………ＬＰＦ（ローパスフィルタ）１４………ＨＰ
Ｆ（ハイパスフィルタ）１５、２１…サンプルレート変
換器 １６………リミッタ １７、１８…フレームメモリ ２３………加算器 ２４………飽和処理回路13……LPF (low pass filter) 14……HP
F (high pass filter) 15, 21...Sample rate converter 16...Limiter 17, 18...Frame memory 23...Adder 24...Saturation processing circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】　　入力される映像信号を、低域成分と高
域成分とに分割する分割手段と、前記低域成分のサンプ
ルレートを低減するサンプルレート低減手段と、前記高
域成分のビットレートを低減するビットレート低減手段
と、これらサンプルレートならびにビットレートを低減
した低域成分ならびに高域成分を所定期間遅延する遅延
手段と、この遅延手段により遅延した低域成分のサンプ
ルレートを復元するサンプルレート復元手段と、前記遅
延手段により遅延した高域成分のビットレートを復元す
るビットレート復元手段と、これらの復元手段によりサ
ンプルレートならびにビットレートを復元した低域成分
と高域成分とを加算する加算手段とを具備することを特
徴とする映像信号処理装置。1. A dividing means for dividing an input video signal into a low frequency component and a high frequency component, a sample rate reduction means for reducing the sample rate of the low frequency component, and a bit rate of the high frequency component. a bit rate reduction means for reducing the sample rate, a delay means for delaying the low frequency components and high frequency components with reduced bit rates for a predetermined period, and a sample for restoring the sample rate of the low frequency components delayed by the delay means. rate restoring means, bit rate restoring means for restoring the bit rate of the high range component delayed by the delay means, and adding the low range component and the high range component whose sample rate and bit rate have been restored by these restoring means. 1. A video signal processing device comprising: adding means.