JPH04317348A - Ｉｃキャリア - Google Patents
ＩｃキャリアInfo
- Publication number
- JPH04317348A JPH04317348A JP8408491A JP8408491A JPH04317348A JP H04317348 A JPH04317348 A JP H04317348A JP 8408491 A JP8408491 A JP 8408491A JP 8408491 A JP8408491 A JP 8408491A JP H04317348 A JPH04317348 A JP H04317348A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- pin
- lead
- pins
- lead pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 claims abstract description 20
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 238000003780 insertion Methods 0.000 abstract description 3
- 230000037431 insertion Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＩＣキャリアに関する。
詳しくは、複数のピンを有するピングリッドアレイ型Ｉ
Ｃを保持して特性試験機に装着するためのＩＣキャリア
に関する。
Ｃを保持して特性試験機に装着するためのＩＣキャリア
に関する。
【０００２】近年、多ピン化、微細ピッチ化してきたピ
ングリッドアレイリードピンを有するＩＣに用いられる
ＩＣキャリアは、ＩＣをキャリアに保持したまま特性試
験を行う際に、リードピンを保護したまま特性試験用コ
ンタクトピンに正確にコンタクトさせることが重要な課
題となっている。
ングリッドアレイリードピンを有するＩＣに用いられる
ＩＣキャリアは、ＩＣをキャリアに保持したまま特性試
験を行う際に、リードピンを保護したまま特性試験用コ
ンタクトピンに正確にコンタクトさせることが重要な課
題となっている。
【０００３】
【従来の技術】図４に従来のピングリッドアレイ型ＩＣ
を示し、図５に従来のＩＣキャリアを示す。図４におい
て（ａ）は上面図、（ｂ）は側面図、（ｃ）は下面図で
ある。そして１はパッケージ本体であり、該パッケージ
本体には複数個のリードピン２がマトリクス状に植設さ
れている。
を示し、図５に従来のＩＣキャリアを示す。図４におい
て（ａ）は上面図、（ｂ）は側面図、（ｃ）は下面図で
ある。そして１はパッケージ本体であり、該パッケージ
本体には複数個のリードピン２がマトリクス状に植設さ
れている。
【０００４】また、図５において（ａ）は斜視図、（ｂ
）は（ａ）図のｂ−ｂ線における断面図、（ｃ）は（ｂ
）図のｃ部拡大図である。同図において、３は絶縁物よ
りなるキャリア本体であり、該キャリア本体にはＩＣを
収容する凹部４とＩＣのリードピンを挿入し保護する複
数の保護孔５と、位置合わせ用の孔６とが形成されてい
る。なお保護孔５には（ｃ）図に示すようにリードピン
を挿入し易い様にその先端を案内するテーパ５ａがつけ
られている。
）は（ａ）図のｂ−ｂ線における断面図、（ｃ）は（ｂ
）図のｃ部拡大図である。同図において、３は絶縁物よ
りなるキャリア本体であり、該キャリア本体にはＩＣを
収容する凹部４とＩＣのリードピンを挿入し保護する複
数の保護孔５と、位置合わせ用の孔６とが形成されてい
る。なお保護孔５には（ｃ）図に示すようにリードピン
を挿入し易い様にその先端を案内するテーパ５ａがつけ
られている。
【０００５】そして、このＩＣキャリア７は図６（ａ）
に示すようにピングリッドアレイ型ＩＣ８を保持し、さ
らに同図（ｂ）に示すように特性試験装置のテストボー
ド９に装着される。この際ＩＣキャリア７はその位置決
合わせ用の孔６をテストボード９のコンタクトピン植込
ブロック１０に設けられた位置決めピン１１に嵌合して
位置合わせされ、ＩＣキャリア７の保護孔５を挿通した
リードピン２とテストボード９のコンタクトピン１２と
が接触するようになっている。
に示すようにピングリッドアレイ型ＩＣ８を保持し、さ
らに同図（ｂ）に示すように特性試験装置のテストボー
ド９に装着される。この際ＩＣキャリア７はその位置決
合わせ用の孔６をテストボード９のコンタクトピン植込
ブロック１０に設けられた位置決めピン１１に嵌合して
位置合わせされ、ＩＣキャリア７の保護孔５を挿通した
リードピン２とテストボード９のコンタクトピン１２と
が接触するようになっている。
【０００６】
【発明が解決しようとする課題】ピングリッドアレイＩ
Ｃの場合、リードピンの配列ピッチが細かくなると、そ
れに合わせて特性試験装置のコンタクトピンも細くなる
。従って、前記図６で説明した従来のＩＣキャリアのよ
うに、リードピン２の先端を保護孔５から露出させ、別
に設けた位置合わせ用孔６と位置決めピン１１の嵌合に
よるコンタクト方法では、リードピン２の配列ピッチ誤
差とコンタクトピン１２の配列ピッチ誤差を吸収できず
正確なコンタクトができない。またリードピン２の先端
の変形も発生し易いという問題もある。
Ｃの場合、リードピンの配列ピッチが細かくなると、そ
れに合わせて特性試験装置のコンタクトピンも細くなる
。従って、前記図６で説明した従来のＩＣキャリアのよ
うに、リードピン２の先端を保護孔５から露出させ、別
に設けた位置合わせ用孔６と位置決めピン１１の嵌合に
よるコンタクト方法では、リードピン２の配列ピッチ誤
差とコンタクトピン１２の配列ピッチ誤差を吸収できず
正確なコンタクトができない。またリードピン２の先端
の変形も発生し易いという問題もある。
【０００７】本発明は、微細ピッチ化したピングリッド
アレイ型ＩＣのリードピンと特性試験装置のコンタクト
ピンとの正確なコンタクトを可能とするＩＣキャリアを
実現しようとする。
アレイ型ＩＣのリードピンと特性試験装置のコンタクト
ピンとの正確なコンタクトを可能とするＩＣキャリアを
実現しようとする。
【０００８】
【課題を解決するための手段】本発明のＩＣキャリアに
於いては、複数のリードピンを有するピングリッドアレ
イ型ＩＣを保持して特性試験装置に装着するためのＩＣ
キャリアにおいて、リードピン保護用の保護孔５を、Ｉ
Ｃのリードピン２の長さより長くし、且つリードピン挿
入側の反対側に出口側に広がるテーパ５ｂを形成したこ
とを特徴とする。この構成を採ることに依り、微細ピッ
チ化したピングリッドアレイ型ＩＣのリードピンと特性
試験装置のコンタクトピンとの正確なコンタクトを可能
とするＩＣキャリアが得られる。
於いては、複数のリードピンを有するピングリッドアレ
イ型ＩＣを保持して特性試験装置に装着するためのＩＣ
キャリアにおいて、リードピン保護用の保護孔５を、Ｉ
Ｃのリードピン２の長さより長くし、且つリードピン挿
入側の反対側に出口側に広がるテーパ５ｂを形成したこ
とを特徴とする。この構成を採ることに依り、微細ピッ
チ化したピングリッドアレイ型ＩＣのリードピンと特性
試験装置のコンタクトピンとの正確なコンタクトを可能
とするＩＣキャリアが得られる。
【０００９】
【作用】本発明のＩＣキャリアは、ピングリッドアレイ
型ＩＣのリードピン２を保護する孔５をリードピン２よ
り長くすることにより、リードピン２を完全に保護する
ことができる。また保護孔５の下端にテーパを設けたこ
とにより、特性試験装置のコンタクトピン１２をガイド
することができ、リードピン２と正確なコンタクトをさ
せることができる。
型ＩＣのリードピン２を保護する孔５をリードピン２よ
り長くすることにより、リードピン２を完全に保護する
ことができる。また保護孔５の下端にテーパを設けたこ
とにより、特性試験装置のコンタクトピン１２をガイド
することができ、リードピン２と正確なコンタクトをさ
せることができる。
【００１０】
【実施例】図１は本発明の実施例を示す図であり、（ａ
）は斜視図、（ｂ）は（ａ）図のｂ−ｂ線における断面
図、（ｃ）は（ｂ）図のｃ部拡大図である。
）は斜視図、（ｂ）は（ａ）図のｂ−ｂ線における断面
図、（ｃ）は（ｂ）図のｃ部拡大図である。
【００１１】本実施例のＩＣキャリアは、絶縁物で形成
され、ＩＣを収容する凹部４と、該凹部の底部に設けら
れた複数のリードピン保護用の保護孔５と、凹部の外に
設けられた位置合わせ用の孔６とが形成されていること
は図５で説明した従来例と同様であり、本発明の要点は
、リードピン保護用の保護孔５をＩＣのリードピンの長
さより長くし、且つ図１（ｃ）に示すようにリードピン
挿入側の反対側に出口側に広がるテーパ５ｂを形成した
ことである。なお入口側にもテーパ５ａが設けられてい
ることは従来例と同様である。
され、ＩＣを収容する凹部４と、該凹部の底部に設けら
れた複数のリードピン保護用の保護孔５と、凹部の外に
設けられた位置合わせ用の孔６とが形成されていること
は図５で説明した従来例と同様であり、本発明の要点は
、リードピン保護用の保護孔５をＩＣのリードピンの長
さより長くし、且つ図１（ｃ）に示すようにリードピン
挿入側の反対側に出口側に広がるテーパ５ｂを形成した
ことである。なお入口側にもテーパ５ａが設けられてい
ることは従来例と同様である。
【００１２】このように構成された本実施例は、図２の
如くにして使用される。先ず同図（ａ）に示すように、
凹部４にピングリッドアレイ型ＩＣ８を収容し、そのリ
ードピン２を保護孔５に挿入する。このときリードピン
２は保護孔５よりは突出しないため完全に保護される。
如くにして使用される。先ず同図（ａ）に示すように、
凹部４にピングリッドアレイ型ＩＣ８を収容し、そのリ
ードピン２を保護孔５に挿入する。このときリードピン
２は保護孔５よりは突出しないため完全に保護される。
【００１３】次に図２（ｂ）に示すようにピングリッド
アレイＩＣ８を保持したＩＣキャリア７を、その位置合
わせ用孔６をテスドボード９のコンタクトピン植込ブロ
ック１０の位置決めピン１１に嵌合して該コンタクトピ
ン植込ブロック１０に装着するのである。
アレイＩＣ８を保持したＩＣキャリア７を、その位置合
わせ用孔６をテスドボード９のコンタクトピン植込ブロ
ック１０の位置決めピン１１に嵌合して該コンタクトピ
ン植込ブロック１０に装着するのである。
【００１４】この場合、テストボード９のコンタクトピ
ン１２は、図３に示すように、外筒１３の中をばね１４
によって押し上げられていて、ＩＣキャリア７に保持さ
れたＩＣのリードピン２に接触するのであるが、そのピ
ッチに誤差があっても、保護孔５に設けられたテーパ５
ｂによって案内されるため、円滑にリードピン２との接
触ができる。
ン１２は、図３に示すように、外筒１３の中をばね１４
によって押し上げられていて、ＩＣキャリア７に保持さ
れたＩＣのリードピン２に接触するのであるが、そのピ
ッチに誤差があっても、保護孔５に設けられたテーパ５
ｂによって案内されるため、円滑にリードピン２との接
触ができる。
【００１５】
【発明の効果】本発明に依れば、ＩＣキャリアにおいて
、リードピン保護用の孔を、リードピンより長くし、且
つその出口側にテーパを付けることにより、リードピン
を充分に保護することができる。
、リードピン保護用の孔を、リードピンより長くし、且
つその出口側にテーパを付けることにより、リードピン
を充分に保護することができる。
【００１６】また、ＩＣを保持して特性試験装置に装着
する場合、そのコンタクトピンの先端をテーパによって
案内することができるため、コンタクトピンに多少のピ
ッケ誤差があってもリードピンに円滑且つ正確に接触さ
せることができる。
する場合、そのコンタクトピンの先端をテーパによって
案内することができるため、コンタクトピンに多少のピ
ッケ誤差があってもリードピンに円滑且つ正確に接触さ
せることができる。
【図１】本発明の実施例を示す図で、（ａ）は斜視図、
（ｂ）は（ａ）図のｂ−ｂ線における断面図、（ｃ）は
（ｂ）図のｃ部拡大図である。
（ｂ）は（ａ）図のｂ−ｂ線における断面図、（ｃ）は
（ｂ）図のｃ部拡大図である。
【図２】本発明の実施例の使用状態を示す図で、（ａ）
はピングリッドアレイＩＣを収容した状態、（ｂ）は特
性試験装置のテストボードに装着した状態をそれぞれ示
す図である。
はピングリッドアレイＩＣを収容した状態、（ｂ）は特
性試験装置のテストボードに装着した状態をそれぞれ示
す図である。
【図３】図２（ｂ）の一部を拡大して示す図である。
【図４】ピングリッドアレイ型ＩＣを示す図である。
【図５】従来のＩＣキャリアを示す図である。
【図６】従来のＩＣキャリアの使用状態を示す図である
。
。
１…パッケージ本体
２…リードピン
３…キャリア本体
４…凹部
５…保護孔
６…位置合わせ用孔
７…ＩＣキャリア
８…ピングリッドアレイ型ＩＣ
９…テストボード
１０…コンタクトピン植込ブロック
１１…位置決めピン
１２…コンタクトピン
１３…外筒
１４…ばね
Claims (1)
- 【請求項１】 複数のリードピンを有するピングリッ
ドアレイ型ＩＣを保持して特性試験装置に装着するため
のＩＣキャリアにおいて、リードピン保護用の保護孔（
５）を、ＩＣのリードピン（２）の長さより長くし、且
つリードピン挿入側の反対側に出口側に広がるテーパ（
５ｂ）を形成したことを特徴とするＩＣキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8408491A JPH04317348A (ja) | 1991-04-16 | 1991-04-16 | Ｉｃキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8408491A JPH04317348A (ja) | 1991-04-16 | 1991-04-16 | Ｉｃキャリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04317348A true JPH04317348A (ja) | 1992-11-09 |
Family
ID=13820630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8408491A Withdrawn JPH04317348A (ja) | 1991-04-16 | 1991-04-16 | Ｉｃキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04317348A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100659153B1 (ko) * | 2006-01-26 | 2006-12-19 | 삼성전자주식회사 | 지지판을 구비하는 반도체 패키지용 인서트 |
-
1991
- 1991-04-16 JP JP8408491A patent/JPH04317348A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100659153B1 (ko) * | 2006-01-26 | 2006-12-19 | 삼성전자주식회사 | 지지판을 구비하는 반도체 패키지용 인서트 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4278311A (en) | Surface to surface connector | |
| US4220383A (en) | Surface to surface connector | |
| US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
| US10330702B2 (en) | Wafer level integrated circuit probe array and method of construction | |
| US7140899B2 (en) | Connector easily enabling electrical inspection of contacts | |
| US10078101B2 (en) | Wafer level integrated circuit probe array and method of construction | |
| US3962719A (en) | Mounting pad and semiconductor encapsulation device combination | |
| MY123246A (en) | Test socket lattice | |
| JPH04317348A (ja) | Ｉｃキャリア | |
| KR100338498B1 (ko) | 볼-그리드-어레이 패키지용 프로우브 어댑터 | |
| JP2021190194A (ja) | 同軸端子、同軸コネクタ、配線板、及び、電子部品試験装置 | |
| US4846702A (en) | Electrical connector for surface mount chip carrier installed in a socket | |
| KR100543191B1 (ko) | 프로브 가이드 조립체 | |
| US4061410A (en) | Circuit board terminal identification device | |
| US5135402A (en) | Surface mount leaded chip connector plug | |
| JPH1140713A (ja) | Ｌｓｉパッケージ及びソケットの組み合わせ構造 | |
| JPH04306578A (ja) | 電子デバイスソケットとそれを実装した回路基板 | |
| KR100481843B1 (ko) | 반도체 패키지용 보호 소켓 | |
| JP5269303B2 (ja) | 電気部品用ソケット | |
| JPS5915431Y2 (ja) | フラツトケ−ブルコネクタのクランプ構造 | |
| KR100273119B1 (ko) | 패키지 측정용 지그 | |
| KR980009707U (ko) | 웨이퍼 탐침기기의 프로브 카드홀더 | |
| JPH08330464A (ja) | ピン・グリッド・アレイ構造ｌｓｉ | |
| JP2021190195A (ja) | 同軸コネクタを備えた配線板及び電子部品試験装置、並びに、同軸コネクタ | |
| KR200148618Y1 (ko) | 웨이퍼 탐침기기의 프로브 카드 홀더 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |