JPH04317348A - Icキャリア - Google Patents
IcキャリアInfo
- Publication number
- JPH04317348A JPH04317348A JP8408491A JP8408491A JPH04317348A JP H04317348 A JPH04317348 A JP H04317348A JP 8408491 A JP8408491 A JP 8408491A JP 8408491 A JP8408491 A JP 8408491A JP H04317348 A JPH04317348 A JP H04317348A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- pin
- lead
- pins
- lead pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 claims abstract description 20
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 238000003780 insertion Methods 0.000 abstract description 3
- 230000037431 insertion Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はICキャリアに関する。
詳しくは、複数のピンを有するピングリッドアレイ型I
Cを保持して特性試験機に装着するためのICキャリア
に関する。
Cを保持して特性試験機に装着するためのICキャリア
に関する。
【0002】近年、多ピン化、微細ピッチ化してきたピ
ングリッドアレイリードピンを有するICに用いられる
ICキャリアは、ICをキャリアに保持したまま特性試
験を行う際に、リードピンを保護したまま特性試験用コ
ンタクトピンに正確にコンタクトさせることが重要な課
題となっている。
ングリッドアレイリードピンを有するICに用いられる
ICキャリアは、ICをキャリアに保持したまま特性試
験を行う際に、リードピンを保護したまま特性試験用コ
ンタクトピンに正確にコンタクトさせることが重要な課
題となっている。
【0003】
【従来の技術】図4に従来のピングリッドアレイ型IC
を示し、図5に従来のICキャリアを示す。図4におい
て(a)は上面図、(b)は側面図、(c)は下面図で
ある。そして1はパッケージ本体であり、該パッケージ
本体には複数個のリードピン2がマトリクス状に植設さ
れている。
を示し、図5に従来のICキャリアを示す。図4におい
て(a)は上面図、(b)は側面図、(c)は下面図で
ある。そして1はパッケージ本体であり、該パッケージ
本体には複数個のリードピン2がマトリクス状に植設さ
れている。
【0004】また、図5において(a)は斜視図、(b
)は(a)図のb−b線における断面図、(c)は(b
)図のc部拡大図である。同図において、3は絶縁物よ
りなるキャリア本体であり、該キャリア本体にはICを
収容する凹部4とICのリードピンを挿入し保護する複
数の保護孔5と、位置合わせ用の孔6とが形成されてい
る。なお保護孔5には(c)図に示すようにリードピン
を挿入し易い様にその先端を案内するテーパ5aがつけ
られている。
)は(a)図のb−b線における断面図、(c)は(b
)図のc部拡大図である。同図において、3は絶縁物よ
りなるキャリア本体であり、該キャリア本体にはICを
収容する凹部4とICのリードピンを挿入し保護する複
数の保護孔5と、位置合わせ用の孔6とが形成されてい
る。なお保護孔5には(c)図に示すようにリードピン
を挿入し易い様にその先端を案内するテーパ5aがつけ
られている。
【0005】そして、このICキャリア7は図6(a)
に示すようにピングリッドアレイ型IC8を保持し、さ
らに同図(b)に示すように特性試験装置のテストボー
ド9に装着される。この際ICキャリア7はその位置決
合わせ用の孔6をテストボード9のコンタクトピン植込
ブロック10に設けられた位置決めピン11に嵌合して
位置合わせされ、ICキャリア7の保護孔5を挿通した
リードピン2とテストボード9のコンタクトピン12と
が接触するようになっている。
に示すようにピングリッドアレイ型IC8を保持し、さ
らに同図(b)に示すように特性試験装置のテストボー
ド9に装着される。この際ICキャリア7はその位置決
合わせ用の孔6をテストボード9のコンタクトピン植込
ブロック10に設けられた位置決めピン11に嵌合して
位置合わせされ、ICキャリア7の保護孔5を挿通した
リードピン2とテストボード9のコンタクトピン12と
が接触するようになっている。
【0006】
【発明が解決しようとする課題】ピングリッドアレイI
Cの場合、リードピンの配列ピッチが細かくなると、そ
れに合わせて特性試験装置のコンタクトピンも細くなる
。従って、前記図6で説明した従来のICキャリアのよ
うに、リードピン2の先端を保護孔5から露出させ、別
に設けた位置合わせ用孔6と位置決めピン11の嵌合に
よるコンタクト方法では、リードピン2の配列ピッチ誤
差とコンタクトピン12の配列ピッチ誤差を吸収できず
正確なコンタクトができない。またリードピン2の先端
の変形も発生し易いという問題もある。
Cの場合、リードピンの配列ピッチが細かくなると、そ
れに合わせて特性試験装置のコンタクトピンも細くなる
。従って、前記図6で説明した従来のICキャリアのよ
うに、リードピン2の先端を保護孔5から露出させ、別
に設けた位置合わせ用孔6と位置決めピン11の嵌合に
よるコンタクト方法では、リードピン2の配列ピッチ誤
差とコンタクトピン12の配列ピッチ誤差を吸収できず
正確なコンタクトができない。またリードピン2の先端
の変形も発生し易いという問題もある。
【0007】本発明は、微細ピッチ化したピングリッド
アレイ型ICのリードピンと特性試験装置のコンタクト
ピンとの正確なコンタクトを可能とするICキャリアを
実現しようとする。
アレイ型ICのリードピンと特性試験装置のコンタクト
ピンとの正確なコンタクトを可能とするICキャリアを
実現しようとする。
【0008】
【課題を解決するための手段】本発明のICキャリアに
於いては、複数のリードピンを有するピングリッドアレ
イ型ICを保持して特性試験装置に装着するためのIC
キャリアにおいて、リードピン保護用の保護孔5を、I
Cのリードピン2の長さより長くし、且つリードピン挿
入側の反対側に出口側に広がるテーパ5bを形成したこ
とを特徴とする。この構成を採ることに依り、微細ピッ
チ化したピングリッドアレイ型ICのリードピンと特性
試験装置のコンタクトピンとの正確なコンタクトを可能
とするICキャリアが得られる。
於いては、複数のリードピンを有するピングリッドアレ
イ型ICを保持して特性試験装置に装着するためのIC
キャリアにおいて、リードピン保護用の保護孔5を、I
Cのリードピン2の長さより長くし、且つリードピン挿
入側の反対側に出口側に広がるテーパ5bを形成したこ
とを特徴とする。この構成を採ることに依り、微細ピッ
チ化したピングリッドアレイ型ICのリードピンと特性
試験装置のコンタクトピンとの正確なコンタクトを可能
とするICキャリアが得られる。
【0009】
【作用】本発明のICキャリアは、ピングリッドアレイ
型ICのリードピン2を保護する孔5をリードピン2よ
り長くすることにより、リードピン2を完全に保護する
ことができる。また保護孔5の下端にテーパを設けたこ
とにより、特性試験装置のコンタクトピン12をガイド
することができ、リードピン2と正確なコンタクトをさ
せることができる。
型ICのリードピン2を保護する孔5をリードピン2よ
り長くすることにより、リードピン2を完全に保護する
ことができる。また保護孔5の下端にテーパを設けたこ
とにより、特性試験装置のコンタクトピン12をガイド
することができ、リードピン2と正確なコンタクトをさ
せることができる。
【0010】
【実施例】図1は本発明の実施例を示す図であり、(a
)は斜視図、(b)は(a)図のb−b線における断面
図、(c)は(b)図のc部拡大図である。
)は斜視図、(b)は(a)図のb−b線における断面
図、(c)は(b)図のc部拡大図である。
【0011】本実施例のICキャリアは、絶縁物で形成
され、ICを収容する凹部4と、該凹部の底部に設けら
れた複数のリードピン保護用の保護孔5と、凹部の外に
設けられた位置合わせ用の孔6とが形成されていること
は図5で説明した従来例と同様であり、本発明の要点は
、リードピン保護用の保護孔5をICのリードピンの長
さより長くし、且つ図1(c)に示すようにリードピン
挿入側の反対側に出口側に広がるテーパ5bを形成した
ことである。なお入口側にもテーパ5aが設けられてい
ることは従来例と同様である。
され、ICを収容する凹部4と、該凹部の底部に設けら
れた複数のリードピン保護用の保護孔5と、凹部の外に
設けられた位置合わせ用の孔6とが形成されていること
は図5で説明した従来例と同様であり、本発明の要点は
、リードピン保護用の保護孔5をICのリードピンの長
さより長くし、且つ図1(c)に示すようにリードピン
挿入側の反対側に出口側に広がるテーパ5bを形成した
ことである。なお入口側にもテーパ5aが設けられてい
ることは従来例と同様である。
【0012】このように構成された本実施例は、図2の
如くにして使用される。先ず同図(a)に示すように、
凹部4にピングリッドアレイ型IC8を収容し、そのリ
ードピン2を保護孔5に挿入する。このときリードピン
2は保護孔5よりは突出しないため完全に保護される。
如くにして使用される。先ず同図(a)に示すように、
凹部4にピングリッドアレイ型IC8を収容し、そのリ
ードピン2を保護孔5に挿入する。このときリードピン
2は保護孔5よりは突出しないため完全に保護される。
【0013】次に図2(b)に示すようにピングリッド
アレイIC8を保持したICキャリア7を、その位置合
わせ用孔6をテスドボード9のコンタクトピン植込ブロ
ック10の位置決めピン11に嵌合して該コンタクトピ
ン植込ブロック10に装着するのである。
アレイIC8を保持したICキャリア7を、その位置合
わせ用孔6をテスドボード9のコンタクトピン植込ブロ
ック10の位置決めピン11に嵌合して該コンタクトピ
ン植込ブロック10に装着するのである。
【0014】この場合、テストボード9のコンタクトピ
ン12は、図3に示すように、外筒13の中をばね14
によって押し上げられていて、ICキャリア7に保持さ
れたICのリードピン2に接触するのであるが、そのピ
ッチに誤差があっても、保護孔5に設けられたテーパ5
bによって案内されるため、円滑にリードピン2との接
触ができる。
ン12は、図3に示すように、外筒13の中をばね14
によって押し上げられていて、ICキャリア7に保持さ
れたICのリードピン2に接触するのであるが、そのピ
ッチに誤差があっても、保護孔5に設けられたテーパ5
bによって案内されるため、円滑にリードピン2との接
触ができる。
【0015】
【発明の効果】本発明に依れば、ICキャリアにおいて
、リードピン保護用の孔を、リードピンより長くし、且
つその出口側にテーパを付けることにより、リードピン
を充分に保護することができる。
、リードピン保護用の孔を、リードピンより長くし、且
つその出口側にテーパを付けることにより、リードピン
を充分に保護することができる。
【0016】また、ICを保持して特性試験装置に装着
する場合、そのコンタクトピンの先端をテーパによって
案内することができるため、コンタクトピンに多少のピ
ッケ誤差があってもリードピンに円滑且つ正確に接触さ
せることができる。
する場合、そのコンタクトピンの先端をテーパによって
案内することができるため、コンタクトピンに多少のピ
ッケ誤差があってもリードピンに円滑且つ正確に接触さ
せることができる。
【図1】本発明の実施例を示す図で、(a)は斜視図、
(b)は(a)図のb−b線における断面図、(c)は
(b)図のc部拡大図である。
(b)は(a)図のb−b線における断面図、(c)は
(b)図のc部拡大図である。
【図2】本発明の実施例の使用状態を示す図で、(a)
はピングリッドアレイICを収容した状態、(b)は特
性試験装置のテストボードに装着した状態をそれぞれ示
す図である。
はピングリッドアレイICを収容した状態、(b)は特
性試験装置のテストボードに装着した状態をそれぞれ示
す図である。
【図3】図2(b)の一部を拡大して示す図である。
【図4】ピングリッドアレイ型ICを示す図である。
【図5】従来のICキャリアを示す図である。
【図6】従来のICキャリアの使用状態を示す図である
。
。
1…パッケージ本体
2…リードピン
3…キャリア本体
4…凹部
5…保護孔
6…位置合わせ用孔
7…ICキャリア
8…ピングリッドアレイ型IC
9…テストボード
10…コンタクトピン植込ブロック
11…位置決めピン
12…コンタクトピン
13…外筒
14…ばね
Claims (1)
- 【請求項1】 複数のリードピンを有するピングリッ
ドアレイ型ICを保持して特性試験装置に装着するため
のICキャリアにおいて、リードピン保護用の保護孔(
5)を、ICのリードピン(2)の長さより長くし、且
つリードピン挿入側の反対側に出口側に広がるテーパ(
5b)を形成したことを特徴とするICキャリア。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8408491A JPH04317348A (ja) | 1991-04-16 | 1991-04-16 | Icキャリア |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8408491A JPH04317348A (ja) | 1991-04-16 | 1991-04-16 | Icキャリア |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04317348A true JPH04317348A (ja) | 1992-11-09 |
Family
ID=13820630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8408491A Withdrawn JPH04317348A (ja) | 1991-04-16 | 1991-04-16 | Icキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04317348A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100659153B1 (ko) * | 2006-01-26 | 2006-12-19 | 삼성전자주식회사 | 지지판을 구비하는 반도체 패키지용 인서트 |
-
1991
- 1991-04-16 JP JP8408491A patent/JPH04317348A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100659153B1 (ko) * | 2006-01-26 | 2006-12-19 | 삼성전자주식회사 | 지지판을 구비하는 반도체 패키지용 인서트 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4278311A (en) | Surface to surface connector | |
US4220383A (en) | Surface to surface connector | |
US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
US10330702B2 (en) | Wafer level integrated circuit probe array and method of construction | |
US7140899B2 (en) | Connector easily enabling electrical inspection of contacts | |
US10078101B2 (en) | Wafer level integrated circuit probe array and method of construction | |
US3962719A (en) | Mounting pad and semiconductor encapsulation device combination | |
MY123246A (en) | Test socket lattice | |
JPH04317348A (ja) | Icキャリア | |
KR100338498B1 (ko) | 볼-그리드-어레이 패키지용 프로우브 어댑터 | |
JP2021190194A (ja) | 同軸端子、同軸コネクタ、配線板、及び、電子部品試験装置 | |
US4846702A (en) | Electrical connector for surface mount chip carrier installed in a socket | |
KR100543191B1 (ko) | 프로브 가이드 조립체 | |
US4061410A (en) | Circuit board terminal identification device | |
US5135402A (en) | Surface mount leaded chip connector plug | |
JPH1140713A (ja) | Lsiパッケージ及びソケットの組み合わせ構造 | |
JPH04306578A (ja) | 電子デバイスソケットとそれを実装した回路基板 | |
KR100481843B1 (ko) | 반도체 패키지용 보호 소켓 | |
JP5269303B2 (ja) | 電気部品用ソケット | |
JPS5915431Y2 (ja) | フラツトケ−ブルコネクタのクランプ構造 | |
KR100273119B1 (ko) | 패키지 측정용 지그 | |
KR980009707U (ko) | 웨이퍼 탐침기기의 프로브 카드홀더 | |
JPH08330464A (ja) | ピン・グリッド・アレイ構造lsi | |
JP2021190195A (ja) | 同軸コネクタを備えた配線板及び電子部品試験装置、並びに、同軸コネクタ | |
KR200148618Y1 (ko) | 웨이퍼 탐침기기의 프로브 카드 홀더 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |