JPH04311108A - デューティ可変方式 - Google Patents
デューティ可変方式Info
- Publication number
- JPH04311108A JPH04311108A JP7661991A JP7661991A JPH04311108A JP H04311108 A JPH04311108 A JP H04311108A JP 7661991 A JP7661991 A JP 7661991A JP 7661991 A JP7661991 A JP 7661991A JP H04311108 A JPH04311108 A JP H04311108A
- Authority
- JP
- Japan
- Prior art keywords
- duty
- input
- output
- circuit
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号受信回路
におけるディジタル信号のデューティ（比）可変方式に
関する。送信回路から受信回路に送られるディジタル信
号は伝送路の影響や回路素子の温度変動や電源変動によ
りデューティ（比）が変動する場合がある。この変動を
防止するためディジタル信号受信回路に変動吸収回路が
設けられている。ディジタル信号は”０” と”１”
のビット信号が梯形型の波形により送信され、受信回路
で再び”０” と”１” のビット信号に変換されてデ
ータとして処理される。このときデューティ（比）が変
動すると以後のデータ変換に誤処理を与える場合があり
、特にディジタル信号が２本の伝送路により組合された
データとして受信する場合、受信回路からのディジタル
出力のデューティ変動を吸収することは必要であり、デ
ューティは５０％比で出力されることが理想的である。
におけるディジタル信号のデューティ（比）可変方式に
関する。送信回路から受信回路に送られるディジタル信
号は伝送路の影響や回路素子の温度変動や電源変動によ
りデューティ（比）が変動する場合がある。この変動を
防止するためディジタル信号受信回路に変動吸収回路が
設けられている。ディジタル信号は”０” と”１”
のビット信号が梯形型の波形により送信され、受信回路
で再び”０” と”１” のビット信号に変換されてデ
ータとして処理される。このときデューティ（比）が変
動すると以後のデータ変換に誤処理を与える場合があり
、特にディジタル信号が２本の伝送路により組合された
データとして受信する場合、受信回路からのディジタル
出力のデューティ変動を吸収することは必要であり、デ
ューティは５０％比で出力されることが理想的である。
【０００２】２入力のディジタル信号のデューティ波形
例を図５に示す。図において、Ｄは１入力信号、ＤＮは
他の１入力信号とすると、ＤＣ線により分離されるデュ
ーティ（ｄｕｔｙ）は次の式で表される。
例を図５に示す。図において、Ｄは１入力信号、ＤＮは
他の１入力信号とすると、ＤＣ線により分離されるデュ
ーティ（ｄｕｔｙ）は次の式で表される。
【０００３】
したがって、ＴＨ（Ｄ）＝ＴＬ（Ｄ）であれば入力
ＤもＤＮもｄｕｔｙ＝５０％となり、またＴＨ（Ｄ）＞
ＴＬ（Ｄ） であれば入力Ｄのｄｕｔｙは５０％より
大きくなり、入力ＤＮのｄｕｔｙは５０％より小さくな
る。逆にＴＨ（Ｄ）＜ＴＬ（Ｄ） であれば入力Ｄの
ｄｕｔｙは５０％より小さくなり、入力ＤＮのｄｕｔｙ
は５０％より大きくなる。
ＤもＤＮもｄｕｔｙ＝５０％となり、またＴＨ（Ｄ）＞
ＴＬ（Ｄ） であれば入力Ｄのｄｕｔｙは５０％より
大きくなり、入力ＤＮのｄｕｔｙは５０％より小さくな
る。逆にＴＨ（Ｄ）＜ＴＬ（Ｄ） であれば入力Ｄの
ｄｕｔｙは５０％より小さくなり、入力ＤＮのｄｕｔｙ
は５０％より大きくなる。
【０００４】
【従来の技術】従来のデューティ制御回路構成図を図６
に示す。図において、２１はトランジスタＴｒ１ 、２
２はトランジスタＴｒ２ 、２３は直流電流源、２４は
閾値ＲＥＦ を示す。
に示す。図において、２１はトランジスタＴｒ１ 、２
２はトランジスタＴｒ２ 、２３は直流電流源、２４は
閾値ＲＥＦ を示す。
【０００５】従来の制御回路では入力Ｄとある閾値ＲＥ
Ｆ とを差動対で比較して、出力ＱとＱＮとを出力する
もので、出力のデューティは閾値ＲＥＦ を調整するこ
とにより簡単に制御することができる。入力Ｄと閾値Ｒ
ＥＦ の調整と出力Ｑとの入出力信号の関係図を図７に
示す。図において、入力Ｄのｄｕｔｙが５０％のとき閾
値ＲＥＦ の調整がｂの位置にあれば、出力Ｑは５０％
のｄｕｔｙで送出されるが、閾値ＲＥＦ の調整がａの
位置にあれば出力Ｑは５０％より狭いｄｕｔｙで送出さ
れ、閾値ＲＥＦ の調整がｃの位置にあれば出力Ｑは５
０％より広いｄｕｔｙで送出される。出力ＤＮは上記出
力Ｑとは逆のｄｕｔｙで送出されてしまう。
Ｆ とを差動対で比較して、出力ＱとＱＮとを出力する
もので、出力のデューティは閾値ＲＥＦ を調整するこ
とにより簡単に制御することができる。入力Ｄと閾値Ｒ
ＥＦ の調整と出力Ｑとの入出力信号の関係図を図７に
示す。図において、入力Ｄのｄｕｔｙが５０％のとき閾
値ＲＥＦ の調整がｂの位置にあれば、出力Ｑは５０％
のｄｕｔｙで送出されるが、閾値ＲＥＦ の調整がａの
位置にあれば出力Ｑは５０％より狭いｄｕｔｙで送出さ
れ、閾値ＲＥＦ の調整がｃの位置にあれば出力Ｑは５
０％より広いｄｕｔｙで送出される。出力ＤＮは上記出
力Ｑとは逆のｄｕｔｙで送出されてしまう。
【０００６】
【発明が解決しようとする課題】従来のデューティ制御
回路では次の問題点が考えられる。 （１） 入力形式が片側入力しかできない。両側入力に
する場合は片側を使用することができない。 （２） 入力の直流電圧変動を吸収できない。これは閾
値ＲＥＦ が一度調整すると入力Ｄと閾値ＲＥＦ が同
じ変動を行わない。 （３） 温度変動、電源変動を吸収するには回路規模が
大きくなってしまう。
回路では次の問題点が考えられる。 （１） 入力形式が片側入力しかできない。両側入力に
する場合は片側を使用することができない。 （２） 入力の直流電圧変動を吸収できない。これは閾
値ＲＥＦ が一度調整すると入力Ｄと閾値ＲＥＦ が同
じ変動を行わない。 （３） 温度変動、電源変動を吸収するには回路規模が
大きくなってしまう。
【０００７】上記問題点を解決するため、本発明では入
力形式を両側入力とし、ＤＣ成分可変回路により温度変
動、電源変動による直流電圧変動を吸収することを目的
とする。
力形式を両側入力とし、ＤＣ成分可変回路により温度変
動、電源変動による直流電圧変動を吸収することを目的
とする。
【０００８】
【課題を解決するための手段】本発明の原理構成図を図
１に示す。図において、１はトランジスタＴｒ１ 、２
はトランジスタＴｒ２ 、３は直流電流源、４はＤＣ成
分可変回路、５は調整抵抗ＲＶ、６はコンデンサＣ１，
７はコンデンサＣ２を示す。
１に示す。図において、１はトランジスタＴｒ１ 、２
はトランジスタＴｒ２ 、３は直流電流源、４はＤＣ成
分可変回路、５は調整抵抗ＲＶ、６はコンデンサＣ１，
７はコンデンサＣ２を示す。
【０００９】入力信号Ｄ，ＤＮの流れは、信号のＡＣ成
分はコンデンサＣ１，Ｃ２を通り、差動対のトランジス
タＴｒ１，Ｔｒ２ のベースａ１，ａ２に伝達される。 信号のＤＣ成分はＤＣ成分可変回路４で変換されて、差
動対のベースａ１，ａ２に伝達される。差動対のベース
ａ１，ａ２は伝達されたＡＣ成分とＤＣ成分とを受取り
、トランジスタＴｒ１，Ｔｒ２のコレクタ部分から出力
Ｑ，ＱＮを送出する。出力Ｑ，ＱＮはＤＣ成分可変回路
４により自動的にデューティを調整されて送出される。
分はコンデンサＣ１，Ｃ２を通り、差動対のトランジス
タＴｒ１，Ｔｒ２ のベースａ１，ａ２に伝達される。 信号のＤＣ成分はＤＣ成分可変回路４で変換されて、差
動対のベースａ１，ａ２に伝達される。差動対のベース
ａ１，ａ２は伝達されたＡＣ成分とＤＣ成分とを受取り
、トランジスタＴｒ１，Ｔｒ２のコレクタ部分から出力
Ｑ，ＱＮを送出する。出力Ｑ，ＱＮはＤＣ成分可変回路
４により自動的にデューティを調整されて送出される。
【００１０】
【作用】本発明の入出力信号の関係図を図２に示す。図
において、■は入力波形、■は入力デューティ、■はＤ
Ｃ成分可変回路出力波形、■は出力波形、■は出力デュ
ーティを示す。
において、■は入力波形、■は入力デューティ、■はＤ
Ｃ成分可変回路出力波形、■は出力波形、■は出力デュ
ーティを示す。
【００１１】入力波形■は伝送路等の影響でデューティ
がずれている波形が入力された場合を示し、入力Ｄのデ
ューティはＤＣ値に対して５０％より小さく、入力ＤＮ
のデューティはＤＣ値に対して５０％より大きい比率で
入力されたとする。
がずれている波形が入力された場合を示し、入力Ｄのデ
ューティはＤＣ値に対して５０％より小さく、入力ＤＮ
のデューティはＤＣ値に対して５０％より大きい比率で
入力されたとする。
【００１２】ＤＣ成分可変回路出力波形■は、ＤＣ成分
可変回路４で差動対のベースにオフセットを持たせてい
るため、入力Ｄに対してはＤＣ値を上げてオフセットし
、入力ＤＮに対してはＤＣ値を下げてオフセットし、ａ
１とａ２に対してオフセットされたＤＣ値を供給する。
可変回路４で差動対のベースにオフセットを持たせてい
るため、入力Ｄに対してはＤＣ値を上げてオフセットし
、入力ＤＮに対してはＤＣ値を下げてオフセットし、ａ
１とａ２に対してオフセットされたＤＣ値を供給する。
【００１３】出力波形■は、差動対からの出力ＱとＱＮ
がそれぞれ別のＤＣ値により制御されて、デューティ５
０％に調整された出力ＱとＱＮが送出される。なおＤＣ
成分可変回路４の調整抵抗５により予め入力信号に対し
て出力信号がデューティ５０％になるようにオッシロス
コープ等で調整しておく。
がそれぞれ別のＤＣ値により制御されて、デューティ５
０％に調整された出力ＱとＱＮが送出される。なおＤＣ
成分可変回路４の調整抵抗５により予め入力信号に対し
て出力信号がデューティ５０％になるようにオッシロス
コープ等で調整しておく。
【００１４】
【実施例】本発明の実施例の回路構成図を図３に示す。
図において、１１〜１４はオペアンプを示し、オペアン
プ１１と１２は単にボルテージホロワとして用い、オペ
アンプ１３は利得−２倍の反転増幅器、オペアンプ１４
は利得２倍の正転増幅器を示す。
プ１１と１２は単にボルテージホロワとして用い、オペ
アンプ１３は利得−２倍の反転増幅器、オペアンプ１４
は利得２倍の正転増幅器を示す。
【００１５】Ｔｒ１， Ｔｒ２は差動対トランジスタ、
Ｔｒ３， Ｔｒ４， Ｔｒ５ は入力用トランジスタ、
Ｃ１，Ｃ２は直流阻止用コンデンサ、Ｒｖは調整抵抗、
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８ は
抵抗、Ｌは塞流線輪を示す。又Ｉ，Ｉ０ は直流電流源
電流、ＶＭＩＤ は入力電圧中間値、ＶＣＯＮＴは調整
電圧、Ｄ，ＤＮは入力信号、Ｑ，ＱＮは出力信号を示す
。
Ｔｒ３， Ｔｒ４， Ｔｒ５ は入力用トランジスタ、
Ｃ１，Ｃ２は直流阻止用コンデンサ、Ｒｖは調整抵抗、
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８ は
抵抗、Ｌは塞流線輪を示す。又Ｉ，Ｉ０ は直流電流源
電流、ＶＭＩＤ は入力電圧中間値、ＶＣＯＮＴは調整
電圧、Ｄ，ＤＮは入力信号、Ｑ，ＱＮは出力信号を示す
。
【００１６】入力電圧中間値ＶＭＩＤ は入力信号Ｄ，
ＤＮの直流分の平均値を示し、入力信号が伝送路により
変動しても平均値は変わらない。中間値ＶＭＩＤ はオ
ペアンプ１１の＋側に挿入され、調整抵抗Ｒｖの調整電
圧ＶＣＯＮＴはオペアンプ１２の＋側に挿入され、それ
ぞれのオペアンプ１１と１２のポルテージホロワ出力は
オペアンプ１３と１４の＋側に入力されて、反転増幅器
１３と正転増幅器１４によりＶＭＩＤ とＶＣＯＮＴが
比較される。反転増幅器１３は抵抗Ｒ１とＲ２とが １
０ＫΩと ２０ＫΩとからなる利得−２倍の増幅器を構
成し、正転増幅器１４は抵抗Ｒ３とＲ４とが １０ＫΩ
と １０ＫΩとからなる利得２倍の増幅器を構成し、反
転増幅器１３と正転増幅器１４の出力側ａ１とａ２に対
して反転及び正転された直流電圧を供給する。いま入力
電圧をＶｉとし出力電圧をＶｏとすれば増幅器の入出力
関係は次の式で表される。
ＤＮの直流分の平均値を示し、入力信号が伝送路により
変動しても平均値は変わらない。中間値ＶＭＩＤ はオ
ペアンプ１１の＋側に挿入され、調整抵抗Ｒｖの調整電
圧ＶＣＯＮＴはオペアンプ１２の＋側に挿入され、それ
ぞれのオペアンプ１１と１２のポルテージホロワ出力は
オペアンプ１３と１４の＋側に入力されて、反転増幅器
１３と正転増幅器１４によりＶＭＩＤ とＶＣＯＮＴが
比較される。反転増幅器１３は抵抗Ｒ１とＲ２とが １
０ＫΩと ２０ＫΩとからなる利得−２倍の増幅器を構
成し、正転増幅器１４は抵抗Ｒ３とＲ４とが １０ＫΩ
と １０ＫΩとからなる利得２倍の増幅器を構成し、反
転増幅器１３と正転増幅器１４の出力側ａ１とａ２に対
して反転及び正転された直流電圧を供給する。いま入力
電圧をＶｉとし出力電圧をＶｏとすれば増幅器の入出力
関係は次の式で表される。
【００１７】
反転出力 Ｖｏ＝−（Ｒ２ ／Ｒ１ ）×Ｖｉ＝
−２Ｖｉ─────（２） 正転出力 Ｖｏ＝（
１＋Ｒ４ ／Ｒ３ ）×Ｖｉ＝２Ｖｉ─────（３）
いま入力電圧中間値ＶＭＩＤ は一定として調整電圧
ＶＣＯＮＴを調整しておくと、トランジスタ素子の温度
変動や電源電圧の変動に伴うオペアンプ１３の出力側ａ
１とオペアンプ１４の出力側ａ２との入出力関係は図４
のようになる。図において、横軸に調整電圧ＶＣＯＮＴ
の変動値、縦軸にオペアンプの出力電圧を取ると、横軸
の調整電圧ＶＣＯＮＴの変動に対して縦軸の出力電圧Ｖ
ａ１とＶａ２とは点線に示すように互いに逆方向の斜線
に沿って変動する。したがって差動対Ｔｒ１とＴｒ２
とに対して互いに等間隔で逆方向のオフセットを入力Ｄ
Ｃ値ＶＭＩＤ に持たすことが出来る。
−２Ｖｉ─────（２） 正転出力 Ｖｏ＝（
１＋Ｒ４ ／Ｒ３ ）×Ｖｉ＝２Ｖｉ─────（３）
いま入力電圧中間値ＶＭＩＤ は一定として調整電圧
ＶＣＯＮＴを調整しておくと、トランジスタ素子の温度
変動や電源電圧の変動に伴うオペアンプ１３の出力側ａ
１とオペアンプ１４の出力側ａ２との入出力関係は図４
のようになる。図において、横軸に調整電圧ＶＣＯＮＴ
の変動値、縦軸にオペアンプの出力電圧を取ると、横軸
の調整電圧ＶＣＯＮＴの変動に対して縦軸の出力電圧Ｖ
ａ１とＶａ２とは点線に示すように互いに逆方向の斜線
に沿って変動する。したがって差動対Ｔｒ１とＴｒ２
とに対して互いに等間隔で逆方向のオフセットを入力Ｄ
Ｃ値ＶＭＩＤ に持たすことが出来る。
【００１８】したがって、本発明の入出力信号の関係図
３の■に示すように、ＤＣ成分可変出力は等間隔でオフ
セットされたａ１とａ２のＤＣ値により出力電圧を自動
制御することができる。
３の■に示すように、ＤＣ成分可変出力は等間隔でオフ
セットされたａ１とａ２のＤＣ値により出力電圧を自動
制御することができる。
【００１９】
【発明の効果】従来のデューティ制御回路では片側入力
しかできなかったが、本発明により両側入力のデューテ
ィ制御回路が実現出来、また従来の片側入力では入力信
号と閾値電圧との間の外因的な変動量を吸収することが
できなかったが、本方式では温度変動や電源変動等によ
る外因的な変動を自動的に吸収することができる。
しかできなかったが、本発明により両側入力のデューテ
ィ制御回路が実現出来、また従来の片側入力では入力信
号と閾値電圧との間の外因的な変動量を吸収することが
できなかったが、本方式では温度変動や電源変動等によ
る外因的な変動を自動的に吸収することができる。
【図１】 本発明の原理構成図
【図２】 本発明の入出力信号の関係図
【図３】
実施例の回路構成図
実施例の回路構成図
【図４】 増幅器の入出力関係の実施例
【図５】
２入力信号のデューティ波形例
２入力信号のデューティ波形例
【図６】 従来例の回
路構成図
路構成図
【図７】 従来例の入出力信号の関係図
１，２，２１，２２ トランジスタ
３，２３ 直流電流源
４ ＤＣ成分可変回路
５ 調整抵抗
６，７ コンデンサ
１１，１２，１３，１４ オペアンプ２４ 閾値
Claims (1)
- 【請求項１】 ディジタル信号受信回路におけるディ
ジタル信号のデューティ（比）可変方式において、差動
対を構成するトランジスタ（１）と（２）のベースにコ
ンデンサ（６），（７）を経由して入力信号Ｄ，ＤＮか
らＡＣ成分を伝達し、該差動対を構成するトランジスタ
（１）と（２）のベースに入力信号Ｄ，ＤＮのＤＣ成分
を変換して伝達するＤＣ成分可変回路（４）を設け、該
差動対のトランジスタ（１）と（２）のベース電位は伝
達されたＡＣ成分とＤＣ成分とを受取り、トランジスタ
（１）と（２）のコレクタ部分から出力Ｑ，ＱＮを送出
するようにし、出力Ｑ，ＱＮは該ＤＣ成分可変回路（４
）により自動的にデューティを調整されて送出されるこ
とを特徴とするデューティ可変方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7661991A JPH04311108A (ja) | 1991-04-10 | 1991-04-10 | デューティ可変方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7661991A JPH04311108A (ja) | 1991-04-10 | 1991-04-10 | デューティ可変方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04311108A true JPH04311108A (ja) | 1992-11-02 |
Family
ID=13610368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7661991A Withdrawn JPH04311108A (ja) | 1991-04-10 | 1991-04-10 | デューティ可変方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04311108A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011087243A (ja) * | 2009-10-19 | 2011-04-28 | Ricoh Co Ltd | オーバーサンプリング回路、及びそれを用いたシリアル通信システム |
| JP2020088674A (ja) * | 2018-11-28 | 2020-06-04 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
-
1991
- 1991-04-10 JP JP7661991A patent/JPH04311108A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011087243A (ja) * | 2009-10-19 | 2011-04-28 | Ricoh Co Ltd | オーバーサンプリング回路、及びそれを用いたシリアル通信システム |
| JP2020088674A (ja) * | 2018-11-28 | 2020-06-04 | セイコーエプソン株式会社 | 回路装置、電気光学装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3411574B2 (ja) | 高速の差動ラインドライバ | |
| US7053712B2 (en) | Method and apparatus for controlling common-mode output voltage in fully differential amplifiers | |
| US6911858B2 (en) | Comparator with offset canceling function and D/A conversion apparatus with offset canceling function | |
| JP4259750B2 (ja) | 伝送路終端インピーダンスを有するラインレシーバ回路 | |
| JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
| JP4237402B2 (ja) | 対称送信ライン駆動用出力バッファ | |
| US7088160B2 (en) | Circuit arrangement for regulating a parameter of an electrical signal | |
| US5323423A (en) | Receive side pulse width controlled adaptive equalizer | |
| CN113507270A (zh) | 可变增益放大器 | |
| US4817208A (en) | Fiber optic receiver | |
| JP4321959B2 (ja) | 信号補償回路及び復調回路 | |
| JPH04311108A (ja) | デューティ可変方式 | |
| US7852131B2 (en) | Receiver circuit of semiconductor memory apparatus | |
| CA2356242C (en) | Pll and gain control for clock recovery | |
| JPS5873251A (ja) | 光受信回路 | |
| US6563374B1 (en) | Positive and negative current feedback to vary offset in variable-offset amplifier circuits | |
| US7545182B2 (en) | Cascode-type current mode comparator and receiver, and semiconductor device having the same | |
| JP2001168374A (ja) | 光電気変換回路 | |
| US6803823B2 (en) | Circuit, apparatus and method for an adaptive voltage swing limiter | |
| JP3079522B2 (ja) | 論理回路 | |
| WO2015098041A1 (ja) | 信号電位変換回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS58117707A (ja) | 共通モ−ド信号の低減回路 | |
| JPS6139651A (ja) | クロツク位相微調回路 | |
| JPH0239711A (ja) | 電子ボリウム回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |