JPH04306950A - Communication equipment - Google Patents

Abstract

PURPOSE:To realize the communication equipment able to detect an analog signal on a line with simple and inexpensive configuration. CONSTITUTION:A communication equipment connected to analog lines L1,L2 and detecting plural kinds of analog signals sent via the lines is provided with means 8-10 binarizing an analog signal on the line, means 9-11 integrating an output of the binarizing means, a means 15 measuring a period or a frequency of an output signal of the binarizing means, and a control means 16 discriminating it to be the detection of an analog signal when the output of the measurement means 15 is within a prescribed range corresponding to the analog signal to be detected in response to the changeover state of a relay 3 and switches 12-14 and the state that an output of the integration means 9, 10 reaches a prescribed valid state is consecutive for a prescribed time.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】0001

【産業上の利用分野】本発明は通信装置、特にアナログ
回線に接続され、回線を介して送信される複数種類のア
ナログ信号を検出する通信装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication device, and more particularly to a communication device that is connected to an analog line and detects a plurality of types of analog signals transmitted via the line.

【０００２】0002

【従来の技術】従来より、電話回線に接続され、各種の
データ通信を行なうデータ端末、ファクシミリ装置など
の通信装置が知られている。2. Description of the Related Art Communication devices such as data terminals and facsimile machines that are connected to telephone lines and perform various data communications have been known.

【０００３】この種の装置では、デジタルデータをアナ
ログ変調して電話回線を介してデータを送受信するほか
、呼び出し制御などの通信制御には、各種フォーマット
のアナログ信号も使用されている。[0003] In this type of device, in addition to transmitting and receiving data via a telephone line by analog modulating digital data, analog signals in various formats are also used for communication control such as call control.

【０００４】この種のアナログ信号として、たとえば、
高電圧振幅であるファクシミリ呼出し信号や、微小電圧
であるトーナル信号、交換器が出すダイヤルトーン（Ｄ
Ｔ）、ビジートーン（ＢＴ）、セカンドダイヤルトーン
（２ｎｄＤＴ）が知られており、これらの信号は、従来
装置では回線インターフェース部（たとえば網制御部）
において、周波数、周期などの電気的特性の違いより、
それぞれ独立した回路で個別の方式で検出していた。[0004] Examples of this type of analog signal include:
Facsimile ringing signals with high voltage amplitude, tonal signals with minute voltage, dial tone (D
T), busy tone (BT), and second dial tone (2ndDT) are known, and in conventional equipment, these signals are sent to the line interface section (for example, network control section).
Due to differences in electrical characteristics such as frequency and period,
Each was detected using an individual method using an independent circuit.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、従来構
成では、受信信号の種類（ファクシミリ装置においては
、少なくとも上記のファクシミリ呼出し信号と、ＤＴ、
ＢＴ、２ｎｄＤＴ）だけそれぞれ専用の回路を用意しな
くてはならず、部品削減によるコストダウンや、装置の
小型軽量化が困難であったり、また、ソフトウエアによ
る制御がそれぞれ個別のものが必要であり、ソフトウエ
アが複雑になる等の欠点があった。However, in the conventional configuration, the types of received signals (in a facsimile machine, at least the above-mentioned facsimile calling signal, DT,
BT, 2ndDT) have to have dedicated circuits for each, making it difficult to reduce costs by reducing parts and making the device smaller and lighter, and requires separate software control for each. However, there were drawbacks such as the complexity of the software.

【０００６】本発明の課題は、以上の問題を解決し、簡
単安価な構成により、回線上のアナログ信号を検出でき
る通信装置を提供することにある。An object of the present invention is to solve the above problems and provide a communication device that can detect analog signals on a line with a simple and inexpensive configuration.

【０００７】[0007]

【課題を解決するための手段】以上の課題を解決するた
めに、本発明においては、アナログ回線に接続され、回
線を介して送信される複数種類のアナログ信号を検出す
る通信装置において、回線上のアナログ信号を２値化す
る手段と、前記２値化手段の出力を積分する手段と、前
記２値化手段の出力信号の周期ないし周波数を測定する
手段と、前記測定手段の出力値が、通信状態に応じて検
出すべきアナログ信号に対応した所定範囲内にあり、か
つ、前記積分手段の出力が所定の有効値となった状態が
所定時間以上継続した場合、該アナログ信号を検出した
と判定する制御手段を設けた構成を採用した。[Means for Solving the Problems] In order to solve the above problems, the present invention provides a communication device that is connected to an analog line and detects a plurality of types of analog signals transmitted via the line. means for binarizing the analog signal of the binarizing means, means for integrating the output of the binarizing means, means for measuring the period or frequency of the output signal of the binarizing means, and an output value of the measuring means, If the state is within a predetermined range corresponding to the analog signal to be detected depending on the communication state, and the output of the integrating means continues to be a predetermined effective value for a predetermined period or more, it is determined that the analog signal has been detected. We adopted a configuration that includes a control means for making the determination.

【０００８】[0008]

【作用】以上の構成によれば、通信状態に応じて、アナ
ログ信号の２値化出力の周期ないし周波数と、信号の積
分値、すなわち、信号キャリアの所定時間の継続状態を
条件として所期のアナログ信号の受信状態を検出する。 アナログ信号は２値化された上扱われるため、複数の信
号について共通のデジタル回路を使用できる。[Operation] According to the above configuration, the period or frequency of the binary output of the analog signal and the integral value of the signal, that is, the desired continuation state of the signal carrier for a predetermined time, are determined according to the communication state. Detects analog signal reception status. Since analog signals are binarized and treated, a common digital circuit can be used for multiple signals.

【０００９】[0009]

【実施例】以下、図面に示す実施例に基づき、本発明を
詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be explained in detail below based on embodiments shown in the drawings.

【００１０】図１に本発明を採用したファクシミリ装置
の要部の構造を示す。図示の装置は、ファクシミリ部お
よび電話部から構成される。FIG. 1 shows the structure of the main parts of a facsimile machine employing the present invention. The illustrated device consists of a facsimile section and a telephone section.

【００１１】図１において、符号１は、電話回線、２は
電話機が接続される端子、３は電話回線を、ファクシミ
リ装置と電話機に切換えるリレー（ＣＭＬリレー）で、
制御装置１６からの信号ＣＭＬによって制御される。In FIG. 1, numeral 1 is a telephone line, 2 is a terminal to which a telephone is connected, and 3 is a relay (CML relay) for switching the telephone line between a facsimile machine and a telephone.
It is controlled by a signal CML from the control device 16.

【００１２】符号４はファクシミリ通信を行なうとき、
回線の直流を閉結するレターコイル、５は直流をカット
するコンデンサ、６は交流結合のためのトランス、７は
微弱なトーナル信号を増幅するオペアンプ、８はアナロ
グ信号を、ディジタル化する２値化回路である。９は時
定数回路（ＣＲあるいはさらにオペアンプなど）から成
る積分回路、１０はファクシミリ呼出し信号であるアナ
ログ信号を、２値化する変換回路である。１１は積分回
路９同様に時定数回路から成る積分回路である。２値化
回路８、変換回路１０は、オペアンプなどを用いた比較
回路などから構成される。[0012] Reference numeral 4 indicates when performing facsimile communication,
A letter coil that closes the direct current of the line, 5 a capacitor that cuts the direct current, 6 a transformer for AC coupling, 7 an operational amplifier that amplifies the weak tonal signal, and 8 a binarizer that digitizes the analog signal. It is a circuit. Reference numeral 9 represents an integrating circuit consisting of a time constant circuit (CR or operational amplifier, etc.), and 10 represents a conversion circuit for converting an analog signal, which is a facsimile call signal, into a binary value. Reference numeral 11 denotes an integrating circuit which, like the integrating circuit 9, is composed of a time constant circuit. The binarization circuit 8 and the conversion circuit 10 are composed of a comparison circuit using an operational amplifier or the like.

【００１３】符号１２はトーナル信号を２値化した出力
（変換回路１０の出力）と、ファクシミリ呼出し信号を
２値化した出力（２値化回路８の出力）を切換えるスイ
ッチである。符号１３は、２値化回路８の出力を積分し
た出力と変換回路１０の出力を積分した出力を切換える
スイッチである。Reference numeral 12 denotes a switch for switching between an output obtained by converting a tonal signal into a binary value (output from the conversion circuit 10) and an output obtained by converting a facsimile call signal into a binary value (output from the binary conversion circuit 8). Reference numeral 13 is a switch for switching between an output obtained by integrating the output of the binarization circuit 8 and an output obtained by integrating the output of the conversion circuit 10.

【００１４】符号１４は、制御装置１６から出力される
２つのクロック（ＣＫ１とＣＫ２）を切換えてカウンタ
１５に与えるスイッチである。Reference numeral 14 denotes a switch that switches between two clocks (CK1 and CK2) output from the control device 16 and supplies them to the counter 15.

【００１５】スイッチ１２〜１４は、それぞれ制御装置
１６からの信号ＣＭＬによってリレー３と同期して切換
えられる。Switches 12 to 14 are switched in synchronization with relay 3 by signal CML from control device 16, respectively.

【００１６】符号１５は、スイッチ１４を介して供給さ
れるクロックＣＫ１ないしＣＫ２を、スイッチ１２から
入力される２値化回路８または、変換回路１０の信号の
１周期分のみカウントし、２値化回路８または、変換回
路１０の信号の周期を測定するためのカウンタである。Reference numeral 15 counts the clocks CK1 and CK2 supplied via the switch 14 for one period of the signal of the binarization circuit 8 or the conversion circuit 10 inputted from the switch 12, and binarizes them. This is a counter for measuring the period of the signal of the circuit 8 or the conversion circuit 10.

【００１７】符号１６は、以上の各ブロックを制御する
もので、マイクロプロセッサ、メモリ、およびクロック
ジェネレータなどから構成される。制御回路１６は、前
述のように、リレー３、スイッチ１２〜１４を１ビット
の制御信号ＣＭＬで切換え制御し、カウンタ１５の割込
を監視することにより、回線上の各種のアナログ信号を
検出する。Reference numeral 16 controls each of the above blocks, and is composed of a microprocessor, memory, clock generator, and the like. As described above, the control circuit 16 controls switching of the relay 3 and switches 12 to 14 using a 1-bit control signal CML, and detects various analog signals on the line by monitoring interrupts of the counter 15. .

【００１８】以下、上記構成における動作について図２
〜図４を参照して具体的に説明する。図２は、図１の回
路の各部ａ〜ｆの信号波形を、また図３、図４は制御回
路１６の制御手順を示している。The operation of the above configuration will be explained below with reference to FIG.
- This will be specifically explained with reference to FIG. 2 shows the signal waveforms of each part a to f of the circuit shown in FIG. 1, and FIGS. 3 and 4 show the control procedure of the control circuit 16.

【００１９】図２（ａ）〜（ｃ）は、それぞれオペアン
プ７、２値化回路８、積分回路９の出力を示している。 ２値化回路８は、オペアンプ７の出力（図２（ａ））を
所定の基準値と比較することなどにより、図２（ｂ）の
ような矩形波を出力する。積分回路９は、この信号を積
分することにより、図２（ｃ）のような信号を出力する
。FIGS. 2A to 2C show the outputs of the operational amplifier 7, the binarization circuit 8, and the integration circuit 9, respectively. The binarization circuit 8 outputs a rectangular wave as shown in FIG. 2(b) by comparing the output of the operational amplifier 7 (FIG. 2(a)) with a predetermined reference value. The integrating circuit 9 integrates this signal and outputs a signal as shown in FIG. 2(c).

【００２０】一方、変換回路１０は、回線のアナログ信
号（図２（ｄ））を所定の基準値と比較することなどに
より、図２（ｄ）のような矩形波を出力する。積分回路
１１は、この信号を積分することにより、図２（ｅ）の
ような信号を出力する。On the other hand, the conversion circuit 10 outputs a rectangular wave as shown in FIG. 2(d) by comparing the line analog signal (FIG. 2(d)) with a predetermined reference value. The integrating circuit 11 integrates this signal and outputs a signal as shown in FIG. 2(e).

【００２１】前記のように、カウンタ１５は、２値化回
路８ないし変換回路１０の出力（図２（ｂ）ないし（ｅ
））の１周期の長さを測定する。リレー３がＡ側に切り
換えられている場合、変換回路１０の出力が測定される
が、このとき検出すべき信号は、ファクシミリ呼び出し
信号である。As described above, the counter 15 receives the outputs of the binarization circuit 8 or the conversion circuit 10 (FIGS. 2(b) to 2(e)).
Measure the length of one period of )). When the relay 3 is switched to the A side, the output of the conversion circuit 10 is measured, and the signal to be detected at this time is a facsimile call signal.

【００２２】また、リレー３がＢ側に切り換えられてい
る場合、２値化回路８の出力が測定されるが、このとき
検出すべき信号は、トーナル信号、ダイヤルトーン（Ｄ
Ｔ）ビジートーン（ＢＴ）、ないしセカンドダイヤルト
ーン（２ｎｄＤＴ）である。Further, when the relay 3 is switched to the B side, the output of the binarization circuit 8 is measured, but the signals to be detected at this time are the tonal signal, dial tone (D
T) Busy tone (BT) or second dial tone (2ndDT).

【００２３】リレー３の切換え状態が、いずれの場合も
上記各信号は、周波数、したがって、カウンタ１５の周
期測定値により検出できる。カウンタ１５のクロックは
、リレー３の切換状態に応じて検出される上記各信号に
適した分解能を得るようにスイッチ１４によってクロッ
クＣＫ１ないしＣＫ２のいずれかが選択される。Regardless of the switching state of the relay 3, each of the above-mentioned signals can be detected by the frequency and therefore by the period measurement value of the counter 15. As the clock of the counter 15, one of the clocks CK1 and CK2 is selected by the switch 14 so as to obtain a resolution suitable for each of the signals detected according to the switching state of the relay 3.

【００２４】さらに、本実施例では、検出をより確実に
行なうために、積分回路９ないし１１の出力（図２（ｃ
）ないし（ｆ））キャリア検出信号（ＣＤ）として制御
回路１６に入力する。Furthermore, in this embodiment, in order to perform the detection more reliably, the outputs of the integrating circuits 9 to 11 (FIG. 2(c)
) to (f)) are input to the control circuit 16 as carrier detection signals (CD).

【００２５】制御回路１６は、カウンタ１５により検出
される信号の周波数と、積分回路９、１１によるキャリ
ア検出が所定時間以上有効となっているか否かにより、
所期の信号の検出の有無を判定する。The control circuit 16 determines whether or not the frequency of the signal detected by the counter 15 and the carrier detection by the integrating circuits 9 and 11 have been valid for a predetermined period of time or longer.
Determine whether or not a desired signal is detected.

【００２６】以下、図３、図４を参照して、制御回路１
６の信号検出手順を説明する。以下の手順は、ファクシ
ミリ呼び出し信号、トーナル信号、ダイヤルトーン（Ｄ
Ｔ）ビジートーン（ＢＴ）、ないしセカンドダイヤルト
ーン（２ｎｄＤＴ）の各信号の検出について共通するも
のである。Hereinafter, with reference to FIGS. 3 and 4, the control circuit 1
The signal detection procedure in step 6 will be explained. The following procedure describes facsimile ring signals, tonal signals, dial tone (D
T) This is common to the detection of each signal of busy tone (BT) or second dial tone (2ndDT).

【００２７】図３の制御手順では、ファクシミリの状態
により、回線１から入力される信号の種類が異なるので
、制御回路１６は、まず、自局ＦＡＸの呼の進行状況を
まずチェックする（ステップＳ１）。In the control procedure shown in FIG. 3, since the type of signal input from the line 1 differs depending on the state of the facsimile, the control circuit 16 first checks the call progress status of the own FAX (step S1). ).

【００２８】スタンバイ時（ステップＳ２）は、リレー
３がＡ側であり、スイッチ１２、１３、１４もＡ側であ
る。また、端子２の電話機がオフフック（不図示の経路
で制御回路１６によって検出される）状態であれば、フ
ァクシミリは、当然、待期状態にあり、これらの状態で
は、回線１からは、ファクシミリ呼出し信号が入力され
る可能性がある。このとき、カウンタ１５を歩進させる
クロックは、これらの信号に適したクロックＣＫ１であ
る。During standby (step S2), the relay 3 is on the A side, and the switches 12, 13, and 14 are also on the A side. Furthermore, if the telephone set at terminal 2 is in an off-hook state (detected by the control circuit 16 via a path not shown), the facsimile is naturally in a standby state, and in these states, no facsimile calls are made from line 1. A signal may be input. At this time, the clock that increments the counter 15 is the clock CK1 suitable for these signals.

【００２９】一方、ステップＳ１で通信中であれば（ス
テップＳ２Ａ）、リレー３がＢ側であり、同時にスイッ
チ１２、１３、１４もＢ側である。この状態では、回線
１からは、トーナル信号、ＤＴ、ＢＴ、２ｎｄＤＴが入
力される可能性がある。このとき、カウンタ１５を歩進
させるクロックは、これらの信号に適したクロックＣＫ
２である。On the other hand, if communication is in progress in step S1 (step S2A), the relay 3 is on the B side, and at the same time, the switches 12, 13, and 14 are also on the B side. In this state, there is a possibility that a tonal signal, DT, BT, and 2nd DT are input from line 1. At this time, the clock that increments the counter 15 is a clock CK suitable for these signals.
It is 2.

【００３０】ステップＳ１で、現在の状態が呼出し信号
受信完了であったなら（ステップＳ３）、リレー３、ス
イッチ１２〜１４をＣＭＬ信号によりＢ側に切換える。In step S1, if the current state is that the reception of the calling signal is complete (step S3), the relay 3 and switches 12 to 14 are switched to the B side by the CML signal.

【００３１】このようにして、初期設定が完了すると、
次にカウンターを動作させるためスタートトリガをかけ
る。そして、信号の連続性を監視するため、タイマー値
Ｔａ、Ｔｂ　をタイマーＴ１、Ｔ２セットして（ステッ
プＳ５）、これらのタイマーＴ１、Ｔ２をスタートさせ
る（ステップＳ６）。タイマーＴ１、Ｔ２は、制御回路
１６内部にハードウェアあるいはソフトウェア的に内蔵
されるものである。さらに（同時に）、カウンタ１５の
割込により起動される割り込みルーチンもイネーブルに
して動作させる。（ステップＳ６Ａ）。[0031] When the initial settings are completed in this way,
Next, apply a start trigger to operate the counter. Then, in order to monitor the continuity of the signal, timer values Ta and Tb are set to timers T1 and T2 (step S5), and these timers T1 and T2 are started (step S6). The timers T1 and T2 are built into the control circuit 16 in terms of hardware or software. Furthermore (at the same time), an interrupt routine activated by an interrupt from the counter 15 is also enabled and operated. (Step S6A).

【００３２】割込処理は、図４に示してある。Interrupt processing is shown in FIG.

【００３３】カウンター１５は、カウント中はビジーで
あるが、カウント終了後、レディになる。カウンタ１５
は、前記のように、２値化回路８または変換回路１０の
出力信号の１周期を測定する。カウンタ１５レディにな
り、割込が発生すると、制御回路１６は、２値化回路８
または変換回路１０の出力信号周期に相当するカウンタ
１５カウント値を読み取る（ステップＳ１２）。The counter 15 is busy during counting, but becomes ready after counting is completed. counter 15
As described above, one period of the output signal of the binarization circuit 8 or the conversion circuit 10 is measured. When the counter 15 becomes ready and an interrupt occurs, the control circuit 16 controls the binarization circuit 8
Alternatively, the count value of the counter 15 corresponding to the output signal period of the conversion circuit 10 is read (step S12).

【００３４】ステップＳ１３で、制御回路１６はカウン
タ１５のカウント値を判定する。カウンタ１５のカウン
ト値をｆとすると、 ｆａ　＜ｆ＜ｆｂ の関係が成り立つかどうか判定する。しきい値ｆａ　、
ｆｂ　は所期の信号を検出したと判断する検出周期の上
限と下限でｆａ　＜ｆｂ　とする。しきい値ｆａ　、ｆ
ｂ　は、検出すべき信号（ステップＳ１での検出結果に
応じて決まる）が、ファクシミリ呼び出し信号、トーナ
ル信号、ダイヤルトーン（ＤＴ）ビジートーン（ＢＴ）
、ないしセカンドダイヤルトーン（２ｎｄＤＴ）のいず
れであるかにより、（また、クロックＣＫ１ないしＣＫ
２に応じて）適当な値があらかじめ選択される。In step S13, the control circuit 16 determines the count value of the counter 15. Assuming that the count value of the counter 15 is f, it is determined whether the relationship fa < f < fb holds true. Threshold fa,
fb is the upper and lower limit of the detection period at which it is determined that the desired signal has been detected, and fa < fb. Threshold value fa, f
b, the signal to be detected (determined according to the detection result in step S1) is a facsimile ringing signal, a tonal signal, a dial tone (DT), a busy tone (BT), etc.
, or second dial tone (2ndDT) (also clock CK1 or CK
2) an appropriate value is preselected.

【００３５】上記条件が成立すると、ステップＳ１４に
おいてカウンタフラブを″ＯＮ″状態とする。もし、こ
こで、ｆが範囲外である時は、フラブを″ＯＦＦ″する
（ステップＳ１５）。[0035] When the above conditions are satisfied, the counter flap is turned on in step S14. If f is out of range, the flub is turned off (step S15).

【００３６】ここで、フローチャートをメインルーチン
にもどすと、ステップＳ５でカウンターをスタートさせ
た後、まずスイッチ１３の出力であるキャリアディテク
ト（ＣＤ）をチェックする（ステップＳ７）。ここでキ
ャリアがあると、２値化回路８または変換回路１０の出
力信号周波数が範囲内かどうかチェックするため先の割
込ルーチンで操作したフラグをチェックする（ステップ
Ｓ８）。When the flowchart returns to the main routine, the counter is started in step S5, and then carrier detect (CD), which is the output of the switch 13, is checked (step S7). If there is a carrier here, the flag operated in the previous interrupt routine is checked to check whether the output signal frequency of the binarization circuit 8 or the conversion circuit 10 is within the range (step S8).

【００３７】ステップＳ８で、フラグがＯＮであれば、
キャリアが検出され、しかも周波数とも条件を満たして
いることになる。この場合はさらに、起動済みのタイマ
ーＴ１　が設定値Ｔａ　を超えているかどうかをチェッ
クする（ステップＳ９）。[0037] If the flag is ON in step S8,
This means that the carrier is detected and the frequency also satisfies the conditions. In this case, it is further checked whether the activated timer T1 exceeds the set value Ta (step S9).

【００３８】ステップＳ９で、所定時間以上ステップＳ
７、Ｓ８の条件が肯定された場合には、所期の信号を検
出したと判定する（ステップＳ１０）。ステップＳ９で
Ｔ１＜Ｔａ　の時は、所定の信号を受信中であるのでそ
の時間を監視するため、ステップＳ７にもどり、継続す
る。[0038] In step S9, the step S
7. If the condition of S8 is affirmed, it is determined that the desired signal has been detected (step S10). When T1<Ta in step S9, since a predetermined signal is being received, the process returns to step S7 and continues in order to monitor that time.

【００３９】またステップＳ７、Ｓ８でキャリアまたは
周波数の条件のいづれか一方でも条件を満たしていない
時はＴ１　をリセットする（ステップＳ１１）。Further, if either the carrier or frequency conditions are not satisfied in steps S7 and S8, T1 is reset (step S11).

【００４０】そして先にスタートさせたタイマーＴ２　
がＴｂ　を超えていないかチェックして（ステップＳ１
２）、もし越えていた時は、信号を受信していない時間
が長く、非検出と判定する（ステップＳ１３）。ステッ
プＳ１２でＴｂ　より小さい時は、ステップＳ７に戻り
、上記の検出処理を再び行う。[0040] Then, the timer T2 started earlier
Check whether Tb is not exceeded (step S1
2) If it exceeds, it is determined that the signal has not been received for a long time and is not detected (step S13). If it is smaller than Tb in step S12, the process returns to step S7 and the above detection process is performed again.

【００４１】上記構成によれば、通信状態に応じて、検
出すべき受信信号の電気的特性、周期（周波数）、信号
キャリアの所定時間以上の連続を条件として確実に所期
のアナログ信号（ファクシミリ呼び出し信号と複数のト
ーナル信号）を弁別することができる。According to the above configuration, depending on the communication state, the desired analog signal (facsimile ring signals and multiple tonal signals).

【００４２】ハードウェア構成は、従来装置と異なり、
複数種類の信号について共通であり、また、検出制御に
ついても、従来よりあるＣＭＬリレー３の制御と同期し
てＡ／Ｄ変換系を切り換えるのみなので、簡単安価に実
現でき、容易に小型軽量化が可能である。[0042] The hardware configuration differs from the conventional device;
It is common for multiple types of signals, and the detection control is simply switching the A/D conversion system in synchronization with the control of the conventional CML relay 3, so it can be realized easily and inexpensively, and can be easily reduced in size and weight. It is possible.

【００４３】また、アナログ回路の部分が従来より少な
くて済み、ゲートアレイ化が容易で、この点でもコスト
ダウンおよび小型軽量化に有利である。Further, the number of analog circuits is smaller than that of the conventional method, and it is easy to form a gate array, which is also advantageous in reducing costs and reducing size and weight.

【００４４】なお、図１において、カウンタ１５に与え
るクロックは、スイッチ１４により制御回路１６から出
力されるクロックＣＫ１およびＣＫ２を選択することに
より決定しているが、スイッチ１４を１ビットで制御可
能な、プログラマブル分周器に置換し、制御回路１６か
ら単一のクロックのみを供給するようにしてもよい。In FIG. 1, the clock to be applied to the counter 15 is determined by selecting the clocks CK1 and CK2 output from the control circuit 16 using the switch 14, but the switch 14 can be controlled with one bit. , a programmable frequency divider may be used to supply only a single clock from the control circuit 16.

【００４５】以上では、ファクシミリ装置を例示したが
、各種アナログ回線に接続されるデータ端末や、データ
通信用モデムなどにおいても同様の構成を実施できるの
はいうまでもない。Although a facsimile machine has been exemplified above, it goes without saying that similar configurations can be implemented in data terminals connected to various analog lines, data communication modems, and the like.

【００４６】[0046]

【発明の効果】以上から明らかなように、本発明によれ
ば、アナログ回線に接続され、回線を介して送信される
複数種類のアナログ信号を検出する通信装置において、
回線上のアナログ信号を２値化する手段と、前記２値化
手段の出力を積分する手段と、前記２値化手段の出力信
号の周期ないし周波数を測定する手段と、前記測定手段
の出力値が、通信状態に応じて検出すべきアナログ信号
に対応した所定範囲内にあり、かつ、前記積分手段の出
力が所定の有効値となった状態が所定時間以上継続した
場合、該アナログ信号を検出したと判定する制御手段を
設けた構成を採用しているので、通信状態に応じて、ア
ナログ信号の２値化出力の周期ないし周波数と、信号の
積分値、すなわち、信号キャリアの所定時間の継続状態
を条件として所期のアナログ信号の受信状態を確実に検
出できる。アナログ信号は２値化された上扱われるため
、複数の信号について共通のデジタル回路を使用でき、
従って、検出制御も簡単であり、従来構成に比して装置
の構成が著しく簡単安価かつ小型軽量となるという優れ
た効果がある。As is clear from the above, according to the present invention, in a communication device that is connected to an analog line and detects a plurality of types of analog signals transmitted via the line,
means for binarizing the analog signal on the line; means for integrating the output of the binarizing means; means for measuring the period or frequency of the output signal of the binarizing means; and the output value of the measuring means. is within a predetermined range corresponding to the analog signal to be detected depending on the communication state, and the output of the integrating means continues to be a predetermined effective value for a predetermined period of time or more, the analog signal is detected. Since the configuration is equipped with a control means that determines whether or not the signal carrier has passed, the cycle or frequency of the binary output of the analog signal and the integral value of the signal, that is, the continuation of the signal carrier for a predetermined time, are determined depending on the communication state. The reception state of the desired analog signal can be reliably detected based on the state. Since analog signals are treated as binarized, a common digital circuit can be used for multiple signals.
Therefore, the detection control is simple, and compared to the conventional structure, the structure of the device is significantly simpler, cheaper, smaller, and lighter, which is an excellent effect.

【図面の簡単な説明】[Brief explanation of drawings]

【図１】本発明を採用したファクシミリ装置要部のブロ
ック図である。FIG. 1 is a block diagram of the main parts of a facsimile apparatus employing the present invention.

【図２】図１の装置の各部分の信号波形を示したタイミ
ング図である。FIG. 2 is a timing diagram showing signal waveforms of each part of the device in FIG. 1;

【図３】図１の制御装置の信号検出手順を示したフロー
チャート図である。FIG. 3 is a flowchart showing a signal detection procedure of the control device in FIG. 1;

【図４】図１の制御装置の割込処理手順を示したフロー
チャート図である。FIG. 4 is a flowchart showing an interrupt processing procedure of the control device in FIG. 1;

【符号の説明】[Explanation of symbols]

３　　リレー ４　　レターコイル ５　　コンデンサ ６　　トランス ７　　オペアンプ ８　　２値化回路 ９　　積分回路 １０　　変換回路 １１　　積分回路 １２　　スイッチ １３　　スイッチ １４　　スイッチ １５　　カウンタ １６　　制御回路 3 Relay 4 Letter coil 5 Capacitor 6　Trans 7 Operational amplifier 8 Binarization circuit 9 Integral circuit 10 Conversion circuit 11 Integral circuit 12 Switch 13 Switch 14 Switch 15 Counter 16 Control circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】　　アナログ回線に接続され、回線を介し
て送信される複数種類のアナログ信号を検出する通信装
置において、回線上のアナログ信号を２値化する手段と
、前記２値化手段の出力を積分する手段と、前記２値化
手段の出力信号の周期ないし周波数を測定する手段と、
前記測定手段の出力値が、通信状態に応じて検出すべき
アナログ信号に対応した所定範囲内にあり、かつ、前記
積分手段の出力が所定の有効値となった状態が所定時間
以上継続した場合、該アナログ信号を検出したと判定す
る制御手段を設けたことを特徴とする通信装置。1. A communication device connected to an analog line and detecting a plurality of types of analog signals transmitted via the line, comprising means for binarizing the analog signal on the line, and an output of the binarizing means. means for integrating, and means for measuring the period or frequency of the output signal of the binarization means;
When the output value of the measuring means is within a predetermined range corresponding to the analog signal to be detected depending on the communication state, and the output of the integrating means continues to be a predetermined effective value for a predetermined period of time or more. , a communication device comprising a control means for determining that the analog signal has been detected. 【請求項２】　　回線を通信状態に応じて装置内の複数
の線路に切換え接続する切換え手段を有し、この切換え
手段の切換状態に応じて、前記各線路に設けられた各線
路のアナログ信号を取り扱う２値化手段、および積分手
段が選択されるとともに、前記制御手段の前記測定手段
の出力値判定に際して適用される信号値の所定範囲が決
定されることを特徴とする請求項１に記載の通信装置。2. A switching means for switching and connecting a line to a plurality of lines in the device according to the communication state, and according to the switching state of the switching means, the analog signal of each line provided on each line is connected. 2. A predetermined range of signal values to be applied when determining an output value of the measuring means of the control means is determined. communication equipment.