JPH0430621A - Digital adaptive filter - Google Patents
Digital adaptive filterInfo
- Publication number
- JPH0430621A JPH0430621A JP13260790A JP13260790A JPH0430621A JP H0430621 A JPH0430621 A JP H0430621A JP 13260790 A JP13260790 A JP 13260790A JP 13260790 A JP13260790 A JP 13260790A JP H0430621 A JPH0430621 A JP H0430621A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- signal
- tap coefficient
- calculation
- correlated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003044 adaptive effect Effects 0.000 title claims description 22
- 230000001934 delay Effects 0.000 claims abstract description 5
- 238000004364 calculation method Methods 0.000 claims description 50
- 230000002596 correlated effect Effects 0.000 claims description 23
- 230000000875 corresponding effect Effects 0.000 claims description 3
- 238000009825 accumulation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 6
- 230000001629 suppression Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005070 sampling Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 241000254158 Lampyridae Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要］
ディジタルアダプティブフィルタの構成に関し、ダイナ
ミックレンジを異にする複数のタップ係数を備えた、収
束時間が速いディジタルアダプティブフィルタを提供す
ることを目的とし、入力信号を演算周期ごとに順次遅延
する複数の遅延要素からなる遅延部と、演算周期の前期
において残留エラーに大きいステップサイズを乗算して
前回演算結果と加算した結果に入力信号または前記入力
信号を遅延した信号を乗算する第１の演算系列の出力と
、演算周期の後期において残留エラーに小さいステップ
サイズを乗算して前回演算結果と加算した結果に入力信
号または入力信号を遅延した信号を乗算する第２の演算
系列の出力とを加算することによって遅延要素ごとの入
力信号と相関性のある擬似信号を得る複数のタップ係数
演算部と、各タップ係数演算部の擬似信号を累算して入
力信号と相関性のある擬似信号を得る累算部と、入力信
号と相関性のある信号から入力信号と相関性のある擬似
信号を減算して残留エラーを求める加算部とを備えて構
成する。[Detailed Description of the Invention] [Summary] Regarding the configuration of a digital adaptive filter, the purpose is to provide a digital adaptive filter that has multiple tap coefficients with different dynamic ranges and has a fast convergence time. A delay unit consisting of a plurality of delay elements that sequentially delay each cycle, and a signal obtained by multiplying the residual error by a large step size in the first half of the calculation cycle and adding it to the previous calculation result, and then inputting the input signal or a signal obtained by delaying the input signal. A second operation that multiplies the output of the first operation series to be multiplied and the result of multiplying the residual error by a small step size in the latter half of the operation cycle and adding it to the previous operation result by the input signal or a signal obtained by delaying the input signal. A plurality of tap coefficient calculating sections obtain pseudo signals that are correlated with the input signal for each delay element by adding the outputs of the series, and a pseudo signal that is correlated with the input signal by accumulating the pseudo signals of each tap coefficient calculating section. It is configured to include an accumulator that obtains a certain pseudo signal, and an adder that subtracts the pseudo signal that is correlated with the input signal from the signal that is correlated with the input signal to obtain a residual error.
本発明はディジタルアダプティブフィルタの構成に係り
、特にタップ係数の収束を速くしたディジタルアダプテ
ィブフィルタに関するものである。The present invention relates to the configuration of a digital adaptive filter, and particularly relates to a digital adaptive filter in which tap coefficients converge quickly.
ディジタルアダプティブフィルタは、ディジタル加入者
線伝送方式において、データトランシーバに組み込まれ
て、送信信号の受信信号への廻り込みを抑圧するために
使用されるエコーキャンセラや、符号量干渉（ＩＳＩ）
を除去するために使用される判定帰還型線路等止器（Ｄ
ＦＥ）等を構成するために用いられるものである。Digital adaptive filters are built into data transceivers in digital subscriber line transmission systems, and are used as echo cancellers and used to suppress interference of transmitted signals into received signals, as well as code interference (ISI).
Decision feedback type line equalizer (D
FE) etc.
第４図はデータトランシーバの構成例を示したものであ
る。FIG. 4 shows an example of the configuration of a data transceiver.
第４図において、送信シンボルａ （ｋ） はライント
ライバ１１においてアナログ信号に変換され所要の増幅
を受けたのち、ハイブリッド１２を介して回線１３に送
出される。一方、ハイブリッド１２からの入力をアナロ
グディジタル（Ａ／Ｄ）１換器１９を介してディジタル
化した出力Ｘ （ｋ）には、符号量干渉歪Ｐ ｃ＋ｕ
と、入力信号と相関性のある信号である回線１３での
廻り込みに基づくエコー成分子 （ｋｌ とが重畳さ
れている。エコーキャンセラ１５において、ハイブリッ
ド出力Ｘ （ｋ）は加算器１４に加えられて、演算部１
５Ａにおいて生成された入力信号と相関性のある信号で
ある擬似エコーｒ （ｘ）を減算されることによって、
出力Ｘ （ｋｌに重畳されているエコー成分子□、を抑
圧されて、符号量干渉歪ｐ ｎｕに残留エラーε（ｋ）
が重畳した信号を得る。In FIG. 4, a transmission symbol a (k) is converted into an analog signal in a line driver 11, subjected to necessary amplification, and then sent out to a line 13 via a hybrid 12. On the other hand, the output X (k) obtained by digitizing the input from the hybrid 12 via the analog-to-digital (A/D) converter 19 has code amount interference distortion P c+u
and an echo component element (kl) based on the wraparound in the line 13, which is a signal correlated with the input signal. In the echo canceller 15, the hybrid output X (k) is added to the adder 14. Then, calculation section 1
By subtracting the pseudo echo r (x), which is a signal correlated with the input signal generated in 5A,
The output X (echo component □, which is superimposed on
Obtain the superimposed signal.
この信号はさらにＤＦＥ１７において加算器１６に加え
られて、演算部１７Ａからの擬似符号量干渉（歪）信号
Ｐ （ｋ）を減算されることによって、受信シンボルｂ
（ｋ）が出力として得られる。シンボル判定部１８は
受信シンボルｂ ｎ＋＋ の判定を行い、演算部１７Ａ
はこれに基づいて符号量干渉（歪）成分を擬似する擬似
符号量干渉信号ｐ１．。This signal is further added to the adder 16 in the DFE 17, and the received symbol b
(k) is obtained as output. The symbol determination unit 18 determines the received symbol b n++, and the calculation unit 17A
is a pseudo code amount interference signal p1. which simulates the code amount interference (distortion) component based on this. .
を生成する。generate.
このような目的に用いられるディジタルアダプティブフ
ィルタは、そのタップ係数の収束がなるべく速いもので
あることが要望される。Digital adaptive filters used for such purposes are required to converge their tap coefficients as quickly as possible.
〔従来の技術］
第５図は、従来のディジタルアダプティブフィルタの構
成例を示したものであって、エコーキャンセラの場合を
例示し、第４図におけると同しものを同じ番号で示して
いる。[Prior Art] FIG. 5 shows an example of the configuration of a conventional digital adaptive filter, illustrating the case of an echo canceller, and the same parts as in FIG. 4 are designated by the same numbers.
第５図において、２１゜、 ２１ ＋＋’−１２１（Ｎ
−１１はタップ係数演算部（ＳＥ （０）、ＳＥ （１
）。In Fig. 5, 21°, 21 ++'-121 (N
-11 is the tap coefficient calculation unit (SE (0), SE (1
).
、ＳＥ （Ｎ−１））であって、順次１サンプリング周
期の遅延素子（Ｔ）２２．．２２Ｌ−’−を介して接続
されることによって、送信シンボルａ（。、。, SE (N-1)), and the delay elements (T) 22. of one sampling period are sequentially arranged. ．． 22L-'-, the transmitted symbol a(.,.
ａ（＋）＋・−・ａ（Ｎ−１）を入力されるとともに、
残留エラーε（ｋ＞をエラー人力ＥＲＩＮとしてそれぞ
れ入力されることによって、タップごとのエコーレプリ
力ＥＣＲＰを出力する。各タップ係数演算部のエコーレ
プリカＥＣＲＰは、累算部（Σ）２３において累算され
ることによって、擬似エコー？（１１１を出力する。When inputting a(+)+・-・a(N-1),
The echo replica force ECRP for each tap is output by inputting the residual error ε(k> as the error manual input ERIN).The echo replica force ECRP of each tap coefficient calculating section is accumulated in the accumulating section (Σ) 23. By doing this, a pseudo echo (111) is output.
以下においては、タップ係数演算部２１゜を例として、
さらに詳細に説明するが、その他のタップ係数演算部に
ついても、同様である。In the following, the tap coefficient calculating section 21° is taken as an example.
Although it will be explained in more detail, the same applies to other tap coefficient calculation units.
残留エラーε。、に基づくエラー人力ＥＲＩＮは、乗算
器２４においてステップサイズαを乗算される。乗算器
２４の出力に対して、加算器２５において１サンプリン
グ周期の遅延素子（Ｔ）２６からの信号を加算すること
によってタップ係数Ｃ１゜、′を発生し、これによって
、レジスタ（Ｃ（。＞’）２７が更新される。遅延素子
２６は、レジスタ２７の出力を遅延することによって前
述の加算器２５の入力信号を発生する。乗算器２８にお
いて、送信シンボルａ（。、とタップ係数Ｃ，。。Residual error ε. , is multiplied by a step size α in a multiplier 24. The adder 25 adds the signal from the delay element (T) 26 of one sampling period to the output of the multiplier 24 to generate the tap coefficient C1°,', which causes the register (C(.>') 27 is updated. The delay element 26 generates the input signal for the adder 25 described above by delaying the output of the register 27. In the multiplier 28, the transmitted symbol a(., and the tap coefficient C, ..
ｋとを乗算することによって、エコーレプリカＥＣＲＰ
を生成する。echo replica ECRP by multiplying by k
generate.
このように残留エラーにステップサイズを乗算してタッ
プ係数を発生し、これを送信シンボルに乗算して得られ
たエコーレプリカから擬似エコーを得、これを入力から
差し引いて残留エラ二を得る演算を繰り返すことによっ
て、タップ係数が次第に適正な値に収束して、残留エラ
ーが最小となり、エコーの消去が行われる。In this way, the residual error is multiplied by the step size to generate a tap coefficient, this is multiplied by the transmitted symbol to obtain a pseudo echo from the resulting echo replica, and this is subtracted from the input to obtain the residual error. Through repetition, the tap coefficients gradually converge to appropriate values, minimizing the residual error and canceling the echo.
すなわち、第５図におけるタップ係数演算部ＳＥ （ｎ
）の収束アルゴリズムは、
Ｃ（Ｒ） ”’ ＝Ｃ（ｎ） ’ ＋ＯＬ： ’ ｅ
（ｋ） ’ ａ （に二でＣ（ｎ）”は時刻にのタッ
プ係数、ε。。That is, the tap coefficient calculation unit SE (n
) convergence algorithm is C(R) ”' = C(n) ' + OL: ' e
(k) 'a (in two C(n)'' is the tap coefficient at time, ε.
は時刻にの残留エラー、ａ（イ）は送信シンボル値であ
る。is the residual error at time, and a is the transmitted symbol value.
この場合、エコーキャンセラのエコー抑圧量を大きくす
るためには、タップ係数のビット精度を大きくすればよ
く、そのためにはステップサイズαを小さくとる必要が
あるが、そうするとエコーキャンセラの収束が遅くなる
。一方、エコーキャンセラの収束速度を大きくするため
には、ステップサイズαを大きくすればよいが、そうす
ると、エコー抑圧量が小さくなる。In this case, in order to increase the amount of echo suppression by the echo canceller, it is sufficient to increase the bit precision of the tap coefficients, and for this purpose it is necessary to reduce the step size α, but this will slow down the convergence of the echo canceller. On the other hand, in order to increase the convergence speed of the echo canceller, it is sufficient to increase the step size α, but this reduces the amount of echo suppression.
そこでエコーキャンセラの収束を速くして、しかもエコ
ー抑圧量を大きくするためには、最初大きなステップサ
イズを用い、ある程度収束したら小さなステップサイズ
を用いるようにすればよい。Therefore, in order to speed up the convergence of the echo canceller and increase the amount of echo suppression, a large step size may be used at first, and a smaller step size may be used after convergence to a certain extent.
第６図は従来のディジタルアダプティブフィルタの他の
構成例を示したものであって、１つのタップ係数演算部
（ＳＥ （ｎ））の構成のみを示しているが、他のタッ
プ係数演算部についても同様である。図中、第４図にお
けると同じものを同じ番号で示し、２９はセレクタであ
る。FIG. 6 shows another example of the configuration of a conventional digital adaptive filter, and only shows the configuration of one tap coefficient calculation unit (SE (n)), but other tap coefficient calculation units are The same is true. In the figure, the same parts as in FIG. 4 are indicated by the same numbers, and 29 is a selector.
セレクタ２９は制御信号（ＣＮＴ）によって、最初大き
な値のステップサイズα１を選択している。この状態で
は、エコーキャンセラは前述のように急速に収束する。The selector 29 initially selects a large step size α1 in response to the control signal (CNT). In this state, the echo canceller rapidly converges as described above.
そしである程度収束が進んだタイミングで、セレクタ２
９を切り替えることによって、小さな値のステップサイ
ズα２を選択する。この状態では、エコーキャンセラの
収束は遅いが、エコー抑圧量が大きくなる。Then, when the convergence has progressed to a certain extent, selector 2
9 to select a small step size α2. In this state, although the echo canceller converges slowly, the amount of echo suppression increases.
第６図に示された構成では、タップ係数Ｃ（ｆｉ）のビ
ット精度は１種類例えばサインビット＋７ピントであっ
て、Ｃ（＋％） は±ＸＸ ＸＸ ＸＸ Ｘで表される
。In the configuration shown in FIG. 6, the bit precision of the tap coefficient C(fi) is one type, for example, sign bit + 7 pinto, and C(+%) is expressed as ±XX XX XX X.
そして収束アルゴリズムは、はじめのタップ係数
Ｃ＜ｎ、”’ ＝Ｃ（、） ” ＋（ｒ＋ Ｈｔ
ｔｈ＋ ・Ｆ３１１１１が、ステップサイズα１を
α２に変えることによって、
ＣＩｎ） ”’ ＝ Ｃ（ｎｌＩＩ±α２゛ε（ｋ）
’ ａ （＋ｓｌ（α１）α２）
または
Ｃ（１％） ”’ ＝ＣＩＲ） ’ ＋ｔＸｚ １Ｓｉ
ｇｎ （ε（Ｉｌｌ ）’ ａ （ｎｌ
Ｓｉｇｎ （ε。、）：ε。、≧０のとき１ε。）く０
のとき−ｌ
となるものである。And the convergence algorithm is the initial tap coefficient C<n, ”' = C(,) ” + (r+ Ht
th+ ・F31111 changes the step size α1 to α2, CIn) ”' = C(nlII±α2゛ε(k)
' a (+sl (α1) α2) or C (1%) "' = CIR) ' +tXz 1Si
gn (ε(Ill)' a (nl Sign (ε.,): ε., 1ε when ≧0.) Ku0
When , -l is obtained.
従って第６図に示された構成において、セレクタ２９を
適当なタイミングで切り替えることによって、収束が速
いとともに、エコー抑圧量が大きいエコーキャンセラを
実現することができる。Therefore, in the configuration shown in FIG. 6, by switching the selector 29 at appropriate timing, it is possible to realize an echo canceller that achieves fast convergence and a large amount of echo suppression.
伝送符号として多値符号を用いる場合には、例えば第３
図に示されたライントライバの性能に基づいて、送信シ
ンボルに対応して符号を生成する際に、各符号間で、そ
のレベルに非直線性が生じる。例えば２ＢＩＱ符号の場
合、振幅比は理論的には３：１であるが、実際にはこの
割合から多少ずれることがある。When using a multilevel code as a transmission code, for example, the third
Based on the performance of the line driver shown in the figure, non-linearity occurs in the level between each code when generating codes corresponding to transmission symbols. For example, in the case of a 2BIQ code, the amplitude ratio is theoretically 3:1, but in reality it may deviate somewhat from this ratio.
このように符号間に非直線性がある場合には、複数のタ
ップ係数についてそれぞれ異なるダイナミックレンジを
与えるようにすることが、収束を速くする上で有効であ
る。When there is non-linearity between codes in this way, it is effective to provide different dynamic ranges for a plurality of tap coefficients in order to speed up convergence.
しかしながら、第４図、第５図に示されたように、従来
のディジタルアダプティブフィルタにおいては、このよ
うな考慮は全くなされていなかった。そのためエコー抑
圧量を大きくしかつ収束時間を短くすることはできなか
った。However, as shown in FIGS. 4 and 5, such consideration has not been taken at all in conventional digital adaptive filters. Therefore, it was not possible to increase the amount of echo suppression and shorten the convergence time.
本発明はこのような従来技術の課題を解決しようとする
ものであって、ディジタルアダプティブフィルタにおい
て、符号間に非直線性がある場合に、ダイナミックレン
ジを異にする複数のタップ係数を持つことによって、収
束時間が短いディジタルアダプティブフィルタを提供す
ることを目的としている。The present invention aims to solve the problems of the prior art, and when there is nonlinearity between codes in a digital adaptive filter, it is possible to solve the problem by having multiple tap coefficients with different dynamic ranges. , the purpose is to provide a digital adaptive filter with short convergence time.
本発明は第１Ａ図にその原理的構成を示すように、複数
の遅延要素からなる遅延部１によって、入力信号を演算
周期ごとに順次遅延し、複数のタップ係数演算部２にお
いて、演算周期の前期において残留エラーに大きいステ
ップサイズを乗算して前回演算結果と加算した結果に入
力信号または前記入力信号を遅延した信号を乗算する第
１の演算系列の出力と、前記演算周期の後期において残
留エラーに小さいステップサイズを乗算して前回演算結
果と加算した結果に入力信号または前記入力信号を遅延
した信号を乗算する第２の演算系列の出力とを加算する
ことによって遅延要素ごとの入力信号と相関性のある擬
似信号を得、累算部３によって、複数のタップ係数演算
部２の擬似信号を累算して入力信号と相関性のある擬似
信号を得、加算部４において、入力信号と相関性のある
信号から入力信号と相関性のある擬似信号を減算して残
留エラーを求めるものである。As shown in FIG. 1A, the present invention sequentially delays an input signal for each calculation period by a delay section 1 consisting of a plurality of delay elements, and in a plurality of tap coefficient calculation sections 2, the input signal is sequentially delayed for each calculation period. The output of the first calculation series that multiplies the residual error by a large step size in the first period and adds it to the previous calculation result by the input signal or a signal obtained by delaying the input signal, and the residual error in the latter half of the calculation cycle. Correlation with the input signal for each delay element is achieved by adding the output of a second operation series that multiplies the input signal or a signal obtained by delaying the input signal to the result obtained by multiplying the result by a small step size and adding it to the previous operation result. The accumulator 3 accumulates the pseudo signals of the plurality of tap coefficient calculation units 2 to obtain a pseudo signal that is correlated with the input signal, and the adder 4 calculates the correlation with the input signal. The residual error is determined by subtracting a pseudo signal that has a correlation with the input signal from a signal that has a certain correlation.
さらに本発明は第１Ｂ図にその原理的構成を示すように
、複数の遅延要素を含む遅延部５によって、入力信号を
演算周期ごとに順次遅延し、タップ係数演算部６によっ
て、演算周期の前期において残留エラーに大きいステッ
プサイズを乗算して前回演算結果と加算した結果に入力
信号または前記入力信号を遅延した信号を乗算する第１
の演算系列の出力と、前記演算周期の後期において残留
エラーに小さいステップサイズを乗算して前回演算結果
と加算した結果に入力信号または前記入力信号を遅延し
た信号を乗算する第２の演算系列の出力とを加算するこ
とによって遅延要素ごとの入力信号と相関性のある擬似
信号を得、メモリ部７において、タップ係数演算部６に
おける入力信号または入力信号を遅延した信号に対応す
る各演算周期ごとの演算結果を蓄積し累算して入力信号
と相関性のある擬似信号を求め、加算部８において、入
力信号と相関性のある信号から入力信号と相関性のある
擬似信号を減算して残留エラーを求めるものである。Further, as shown in FIG. 1B, the present invention sequentially delays an input signal for each calculation period by a delay section 5 including a plurality of delay elements, and delays the input signal in the first half of the calculation period by a tap coefficient calculation section 6. A first step in which the residual error is multiplied by a large step size and added to the previous calculation result, and the result is multiplied by the input signal or a signal obtained by delaying the input signal.
and a second operation sequence that multiplies the output of the operation series by the input signal or a signal obtained by delaying the input signal by the result of multiplying the residual error by a small step size and adding it to the previous operation result in the latter half of the operation cycle. A pseudo signal having a correlation with the input signal for each delay element is obtained by adding the outputs, and in the memory section 7, the input signal in the tap coefficient calculation section 6 or the signal obtained by delaying the input signal is obtained for each calculation cycle. The calculation results are accumulated and accumulated to obtain a pseudo signal that is correlated with the input signal, and in the adder 8, the pseudo signal that is correlated with the input signal is subtracted from the signal that is correlated with the input signal, and the remaining It asks for an error.
〔作用］
本発明によれば、入力信号を演算周期ごとに順次遅延し
、演算周期の前期において残留エラーに大きいステップ
サイズを乗算して前回演算結果と加算した結果に入力信
号または入力信号を遅延した信号を乗算して得られた第
１の出力と、演算周期の後期において残留エラーに小さ
いステップサイズを乗算して前回演算結果と加算した結
果に入力信号または入力信号を遅延した信号を乗算して
得られた第２の出力とを加算することによって入力信号
または入力信号を遅延した信号に対応する複数の入力信
号と相関性のある擬似信号が得られ、この複数の擬似信
号を累算することによって、入力信号と相関性のある擬
似信号が得られる。そして入力信号と相関性のある信号
から入力信号と相関性のある擬似信号を減算して残留エ
ラーを求めるようにしたので、収束時間が短いディジタ
ルアダプテイブフィルタを実現することができる。[Operation] According to the present invention, the input signal is sequentially delayed for each calculation cycle, and in the first half of the calculation cycle, the residual error is multiplied by a large step size and the result is added to the previous calculation result, and the input signal or input signal is delayed. The first output obtained by multiplying the signal obtained by multiplying the residual error by a small step size in the latter half of the calculation cycle and adding it to the previous calculation result is multiplied by the input signal or a signal obtained by delaying the input signal. By adding the second output obtained by By doing this, a pseudo signal that is correlated with the input signal can be obtained. Since the residual error is determined by subtracting the pseudo signal that is correlated with the input signal from the signal that is correlated with the input signal, it is possible to realize a digital adaptive filter with a short convergence time.
また本発明によれば、入力信号を演算周期ごとに順次遅
延し、演算周期の前期において残留エラーに大きいステ
ップサイズを乗算して前回演算結果と加算した結果に入
力信号または前記入力信号を遅延した信号を乗算して得
られた第１の出力と、演算周期の後期において残留エラ
ーに小さいステップサイズを乗算して前回演算結果と加
算した結果に入力信号または前記入力信号を遅延した信
号を乗算する第２の出力とを加算することによって、遅
延要素ごとの入力信号と相関性のある擬似信号が得られ
る。入力信号または入力信号を遅延した信号に対応する
各演算周期ごとの演算結果を蓄積し累算することによっ
て、入力信号と相関性のある擬似信号が得られる。そし
て、入力信号と相関性のある信号から入力信号と相関性
のある擬似信号を減算して残留エラーを求めるようにし
たので、収束時間が短いディジタルアダプティブフィル
タを実現することができる。Further, according to the present invention, the input signal is sequentially delayed for each calculation cycle, and the input signal or the input signal is delayed by the result of multiplying the residual error by a large step size and adding it to the previous calculation result in the first half of the calculation cycle. The first output obtained by multiplying the signals and the residual error multiplied by a small step size in the latter half of the calculation cycle and added to the previous calculation result are multiplied by the input signal or a signal obtained by delaying the input signal. By adding the second output, a pseudo signal correlated with the input signal for each delay element is obtained. By accumulating and accumulating the calculation results for each calculation cycle corresponding to the input signal or a signal obtained by delaying the input signal, a pseudo signal having a correlation with the input signal can be obtained. Since the residual error is determined by subtracting the pseudo signal that is correlated with the input signal from the signal that is correlated with the input signal, it is possible to realize a digital adaptive filter with a short convergence time.
第２図は本発明の一実施例を示す図であって、第５図に
例示されたディジタルアダプティブフィルタにおける、
１つのタップ係数演算部（ＳＥ（ｎ））の構成のみを示
しているが、他のタップ係数演算部についても同様であ
る。図中、２４１゜２４□は乗算器、２５．．２５□は
加算器、２６．。FIG. 2 is a diagram showing an embodiment of the present invention, in which the digital adaptive filter illustrated in FIG.
Although only the configuration of one tap coefficient calculation unit (SE(n)) is shown, the same applies to the other tap coefficient calculation units. In the figure, 241°24□ is a multiplier, 25. ．． 25□ is an adder, 26. .
２６□は遅延素子、２７１．２７ｇはレジスタ、２８４
，２８！は乗算器、３１は加算器、３２はセレクタであ
る。26□ is a delay element, 271.27g is a register, 284
,28! is a multiplier, 31 is an adder, and 32 is a selector.
第２図において、セレクタ３２はアルゴリズム切り替え
のタイミング信号ＣＮＴに応じて切り替えられる。タイ
ミング信号ＣＮＴは、図示されないカウンタによって、
アルゴリズムの動作回数または残留エラーε（ｋ）を監
視することによって、生成される。In FIG. 2, the selector 32 is switched in response to an algorithm switching timing signal CNT. The timing signal CNT is output by a counter (not shown).
It is generated by monitoring the number of operations of the algorithm or the residual error ε(k).
第２図において、セレクタ３２が添字１を付して示す経
路に切り替えられている状態では、タップ係数ＣＩ（ａ
）”はステップサイズα、を用いることによって、
ＣＩ （ｎ）”’ ＝ ＣＩ （ｎ） ｋ
＋ α １ ° ε （ｋ） ’
ａ （ｎ）として生成される。In FIG. 2, when the selector 32 is switched to the path indicated by the subscript 1, tap coefficient CI(a
)" by using step size α, CI (n)"' = CI (n) k
+ α 1 ° ε (k)'
a (n).
またセレクタ３２が添字２を付して示す経路に切り替え
られている状態では、タップ係数０２、。In addition, when the selector 32 is switched to the path shown with the subscript 2, the tap coefficient is 02.
３はステップサイズα２を用いることによって、Ｃ２１
＋ｃ＋に’ ＝Ｃｚ＋ａ＞” ＋ＯＬ：ｚ ・ｅ （
ｈ＞ ・ａ （ＩＩ）として生成される。3 is C21 by using step size α2
+c+ni' =Cz+a＞” +OL:z ・e (
It is generated as h>・a (II).
ここでステップサイズα、とα、とは、例えばα 、＝
２−７．Ｃ２
の関係にあるものとする。この際の両者の場合のタップ
係数のビット数は
Ｃｔ０２のビット数±Ｘ ＸＸ ＸＸ ＸＸＣｔ＜１％
、にノビット数± ＸＸ ＸＸ ＸＸ Ｘである
。Here, the step size α and α are, for example, α,=
2-7. It is assumed that the relationship is C2. In this case, the number of bits of the tap coefficient in both cases is the number of bits of Ct02 ±X XX XX XXCt<1%
, the number of nobits is ± XX XX XX X.
このように本発明においては、タップ係数として２種類
（ＣＩ（Ｒ）Ｉ Ｃｚ（ｎ＋）持っており、各タップ係
数Ｃ＋＜ｎ＞、Ｃｚｔｎ＞のダイナミック・レンジを変
えることによって、符号間の非直線性に対応できるよう
にしている。In this way, the present invention has two types of tap coefficients (CI(R)I Cz(n+)), and by changing the dynamic range of each tap coefficient C+<n>, Cztn>, the non-symbol non-uniformity can be reduced. This allows for linearity.
なおこの場合、タップ係数の種類は２種類に限らず２以
上何種類でもよい。In this case, the number of types of tap coefficients is not limited to two, but may be any number of types from two to more.
第６図に示された従来の場合と比較すると、本発明では
例えばタップ係数０１、）のビット精度をサインビット
＋３ビツトとし、タップ係数ＣＺ（Ｒ１のビット精度を
サインビット＋４ビツトとしたとき、各タップ係数は、
ＣＩ＋＋ｓｌ→±ＸＸＸ
Ｃ２（ｎ）→± ＸＸ ＸＸ
ＣＩ ＜１１１ ＋ Ｃｔ （１１１−±Ｘ ＸＸ Ｘ
Ｘ ＸＸとして表される。In comparison with the conventional case shown in FIG. 6, in the present invention, for example, when the bit precision of tap coefficient 01,) is set to sign bit + 3 bits, and the bit precision of tap coefficient CZ (R1 is set to sign bit + 4 bits), Each tap coefficient is CI++sl→±XXX C2(n)→±XX XX CI <111 + Ct (111−±X XX
Represented as X XX.
そして収束アルゴリズムは、はじめ
Ｃ１ｌ＋１＋ ”’＝ＣＩ（Ｒ１’＋（Ｘｒ ・ｔ ｏ
＋＞ ・ａ （ａ、であり、次に
Ｃ！＋ｎ＋”’＝Ｃ！（＋＋） ＋α２・ε（ｋ）
・ａ （Ｒ１（Ｃ１〉Ｃ２）
または
Ｃ２，Ｆｌ） ｋ今’＝ ＣＩ＋１ ’ ＋ ａｔ
螢 Ｓｉｇｎ （ｇ ｏｎ ）ａ （Ｒ１
となる。And the convergence algorithm is initially C1l+1+ ”'=CI(R1'+(Xr ・t o
+> ・a (a, then C!+n+”'=C!(++) +α2・ε(k)
・a (R1(C1>C2) or C2, Fl) know'= CI+1' + at
Firefly Sign (gon)a (becomes R1).
このように本発明においては、はじめから２つの収束ア
ルゴリズムを持っており、演算の進行に応じて切り替え
られて加算されるものである。In this way, the present invention has two convergence algorithms from the beginning, which are switched and added as the calculation progresses.
なお以上の実施例はトランスバーサル型のディジタルア
ダプティブフィルタについて説明したが、本発明はこれ
に限るものでなく、ルックアップテーブル（Ｌｏｏｋ
Ｕｐ Ｔａｂｌｅ）型（ＲＡＭメモリ型）のディジタル
アダプティブフィルタについても同様に適用できるもの
である。Note that although the above embodiments have been explained about transversal digital adaptive filters, the present invention is not limited to this, and the present invention is not limited to this.
The present invention can be similarly applied to an Up Table type (RAM memory type) digital adaptive filter.
第３図は本発明の他の実施例を示したものであって、エ
コーキャンセラの場合を９例示している。FIG. 3 shows another embodiment of the present invention, and shows nine examples of echo cancellers.
３５はタップ部であって、送信シンボルａ （ｋ）を順
次ｌサンプリング周期遅延させた信号を発生する。タッ
プ係数演算部３６は、第２図に示されたものと同じ構成
を有し、エラー人力ＥＲＩＮから、２種類のステップサ
イズを切り替えてタップ係数の演算を行い、それぞれの
ステップサイズによって得られた結果は、メモリ部３７
に蓄えられるとともに加算されさらに各タイミングの送
信シンボルごとに累算されて、エコーレプリカＥＣＲＰ
を生成する。加算器３８においては、エコーを含む受信
シンボルＸ （ｋ）からエコーレプリカＥＣＲＰを減算
して、エラー人力ＥＲＩＮを得る。このような演算が繰
り返して行われることによって、収束時、残留エラーε
。、が得られる。35 is a tap unit that generates a signal in which the transmission symbol a (k) is sequentially delayed by l sampling period. The tap coefficient calculation unit 36 has the same configuration as that shown in FIG. The result is stored in the memory section 37.
The echo replica ECRP is stored in the echo replica ECRP.
generate. In the adder 38, the echo replica ECRP is subtracted from the received symbol X (k) including the echo to obtain the error input ERIN. By repeating these operations, the residual error ε
. , is obtained.
以上説明したように本発明によれば、ディジタルアダプ
ティブフィルタにおいて、タップ係数に必要なビット精
度を分割して、それぞれ異なる更新アルゴリズムによっ
て演算を行った結果を加算して入力信号と相関性のある
擬慎信号を求めるようにしたので、２ＢＩＱ符号等の多
値符号の場合、各符号間の非直線性がある場合でもタッ
プ係数のダイナミックレンジが小さくて済むとともに、
タップ係数の収束が速くなる。As explained above, according to the present invention, in a digital adaptive filter, the bit precision required for the tap coefficient is divided, and the results of calculations performed using different update algorithms are added to generate a pseudo-signal that is correlated with the input signal. Since the dynamic range of the tap coefficients is calculated in the case of a multilevel code such as a 2BIQ code, even if there is nonlinearity between each code, the dynamic range of the tap coefficients can be small.
Tap coefficients converge faster.
第１Ａ図、第１Ｂ図は本発明の原理的構成を示す図、第
２図は本発明の一実施例を示す図、第３図は本発明の他
の実施例を示す図、第４図はデータトランシーバの構成
例を示す図、第５図は従来のディジタルアダプティブフ
ィルタの構成例を示す図、第６図は従来のディジタルア
ダプティブフィルタ、の他の構成例を示す図である。
１．５は遅延部、２．６はタップ係数演算部、３は累算
部、４，８は加算部、７はメモリ部である。1A and 1B are diagrams showing the basic configuration of the present invention, FIG. 2 is a diagram showing one embodiment of the present invention, FIG. 3 is a diagram showing another embodiment of the present invention, and FIG. 5 is a diagram showing an example of the configuration of a data transceiver, FIG. 5 is a diagram showing an example of the configuration of a conventional digital adaptive filter, and FIG. 6 is a diagram showing another example of the configuration of the conventional digital adaptive filter. 1.5 is a delay section, 2.6 is a tap coefficient calculation section, 3 is an accumulation section, 4 and 8 are addition sections, and 7 is a memory section.
Claims (2)
延要素からなる遅延部（１）と、 前記演算周期の前期において残留エラーに大きいステッ
プサイズを乗算して前回演算結果と加算した結果に入力
信号または前記入力信号を遅延した信号を乗算する第１
の演算系列の出力と、前記演算周期の後期において残留
エラーに小さいステップサイズを乗算して前回演算結果
と加算した結果に入力信号または前記入力信号を遅延し
た信号を乗算する第２の演算系列の出力とを加算するこ
とによって遅延要素ごとの入力信号と相関性のある擬似
信号を得る複数のタップ係数演算部（２）と、 該各タップ係数演算部（２）の擬似信号を累算して入力
信号と相関性のある擬似信号を得る累算部（３）と、 入力信号と相関性のある信号から前記入力信号と相関性
のある擬似信号を減算して残留エラーを求める加算部（
４）とを備えたことを特徴とするディジタルアダプティ
ブフイルタ。(1) A delay unit (1) consisting of a plurality of delay elements that sequentially delays an input signal in each calculation cycle, and a residual error in the first half of the calculation cycle that is multiplied by a large step size and added to the result of the previous calculation. A first multiplier that multiplies the input signal or a signal obtained by delaying the input signal.
and a second operation sequence that multiplies the output of the operation series by the input signal or a signal obtained by delaying the input signal by the result of multiplying the residual error by a small step size and adding it to the previous operation result in the latter half of the operation cycle. a plurality of tap coefficient calculation units (2) that obtain pseudo signals correlated with the input signal for each delay element by adding the outputs; an accumulator (3) that obtains a pseudo signal that is correlated with the input signal; and an adder (3) that obtains a residual error by subtracting the pseudo signal that is correlated with the input signal from the signal that is correlated with the input signal.
4) A digital adaptive filter comprising:
延要素を含む遅延部（５）と、 前記演算周期の前期において残留エラーに大きいステッ
プサイズを乗算して前回演算結果と加算した結果に入力
信号または前記入力信号を遅延した信号を乗算する第１
の演算系列の出力と、前記演算周期の後期において残留
エラーに小さいステップサイズを乗算して前回演算結果
と加算した結果に入力信号または前記入力信号を遅延し
た信号を乗算する第２の演算系列の出力とを加算するこ
とによって遅延要素ごとの入力信号と相関性のある擬似
信号を得るタップ係数演算部（６）と、該タップ係数演
算部（６）における入力信号または前記入力信号を遅延
した信号に対応する各演算周期ごとの演算結果を蓄積し
累算して入力信号と相関性のある擬似信号を得るメモリ
部（７）と、入力信号と相関性のある信号から前記入力
信号と相関性のある擬似信号を減算して残留エラーを求
める加算部（８）とを備えたことを特徴とするディジタ
ルアダプティブフィルタ。(2) a delay unit (5) including a plurality of delay elements that sequentially delay the input signal for each calculation cycle; A first multiplier that multiplies the input signal or a signal obtained by delaying the input signal.
and a second operation sequence that multiplies the output of the operation series by the input signal or a signal obtained by delaying the input signal by the result of multiplying the residual error by a small step size and adding it to the previous operation result in the latter half of the operation cycle. a tap coefficient calculation unit (6) that obtains a pseudo signal correlated with the input signal for each delay element by adding the outputs thereof; and an input signal in the tap coefficient calculation unit (6) or a signal obtained by delaying the input signal. a memory unit (7) for accumulating and accumulating calculation results for each calculation period corresponding to the input signal to obtain a pseudo signal correlated with the input signal; A digital adaptive filter comprising: an adder (8) that subtracts a certain pseudo signal to obtain a residual error.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13260790A JPH0430621A (en) | 1990-05-24 | 1990-05-24 | Digital adaptive filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13260790A JPH0430621A (en) | 1990-05-24 | 1990-05-24 | Digital adaptive filter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0430621A true JPH0430621A (en) | 1992-02-03 |
Family
ID=15085290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13260790A Pending JPH0430621A (en) | 1990-05-24 | 1990-05-24 | Digital adaptive filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0430621A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6035312A (en) * | 1997-02-13 | 2000-03-07 | Nec Corporation | Adaptive filter |
-
1990
- 1990-05-24 JP JP13260790A patent/JPH0430621A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6035312A (en) * | 1997-02-13 | 2000-03-07 | Nec Corporation | Adaptive filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168459A (en) | Adaptive filter using continuous cross-correlation | |
| JP2885269B2 (en) | Adaptive control filter | |
| JP4857446B2 (en) | Analog-digital conversion system, analog-digital conversion method, and computer-readable medium | |
| US5894428A (en) | Recursive digital filter | |
| KR100404012B1 (en) | Adaptive non-linear echo compensator | |
| US6430220B1 (en) | Distortion reduction method and apparatus for linearization of digital pulse width modulation by efficient calculation | |
| JPS60160721A (en) | Digital filter and echo canceller using same | |
| US8090013B2 (en) | Method and system of providing a high speed Tomlinson-Harashima Precoder | |
| JPH0430621A (en) | Digital adaptive filter | |
| US8380773B2 (en) | System and method for adaptive nonlinear filtering | |
| JP4072855B2 (en) | Apparatus and method for sample rate conversion | |
| JP4901416B2 (en) | Digital filter device | |
| JPH03263910A (en) | Iir filter | |
| JPWO2007102611A1 (en) | Interpolation function generation circuit | |
| US5461582A (en) | Filter for 2B1Q signals | |
| JPH07123239B2 (en) | Echo canceller | |
| JP3147864B2 (en) | Adaptive step size control adaptive filter and adaptive step size control method | |
| JP5686752B2 (en) | Inverse filter circuit | |
| White et al. | A nonlinear adaptive digital filter | |
| JP4114228B2 (en) | Adaptive digital filter | |
| JPH0435417A (en) | Oversample analog/digital converter | |
| KR100214504B1 (en) | Adaptive-type equalizer | |
| Beaumont-Smith et al. | A VLSI chip implementation of an A/D converter error table compensator | |
| KR100587309B1 (en) | Digital interpolation filter | |
| JPH0244838A (en) | Dc compensation circuit |