JPH04305651A - Exposure processing method for wiring board - Google Patents
Exposure processing method for wiring boardInfo
- Publication number
- JPH04305651A JPH04305651A JP3070941A JP7094191A JPH04305651A JP H04305651 A JPH04305651 A JP H04305651A JP 3070941 A JP3070941 A JP 3070941A JP 7094191 A JP7094191 A JP 7094191A JP H04305651 A JPH04305651 A JP H04305651A
- Authority
- JP
- Japan
- Prior art keywords
- area
- reticle
- pattern
- mask
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 34
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 description 44
- 238000010586 diagram Methods 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000003550 marker Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Liquid Crystal (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、液晶表示装置の配線基
板の露光処理方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for exposing a wiring board of a liquid crystal display device.
【０００２】0002
【従来の技術】アクティブマトリクス駆動方式を用いる
液晶表示素子の場合、液晶表示素子の基板上の表示部に
対応する領域にはたとえば薄膜トランジスタ（以下、Ｔ
ＦＴと記す）が形成され、表示部を外囲して接続端子が
形成される。ＴＦＴおよび接続端子は、レチクルに形成
されたパターンをステッパ露光装置を用いて基板上に露
光し、エッチングすることによって形成されている。大
型の液晶表示素子では、１枚のレチクルを用いて液晶表
示素子の基板上にＴＦＴまたは接続端子を露光すること
ができない。この場合、液晶表示素子基板を複数の領域
に分割し、その領域に対応する複数のレチクルを用いて
露光が行われる。液晶表示素子基板の分割数は、レチク
ルの最大露光領域面積、液晶表示素子基板の面積、およ
びステッパ露光装置のステップ距離などから決定される
。2. Description of the Related Art In the case of a liquid crystal display element using an active matrix driving method, a region corresponding to a display section on a substrate of the liquid crystal display element is provided with a thin film transistor (hereinafter referred to as T).
FT) is formed, and connection terminals are formed surrounding the display section. The TFT and connection terminals are formed by exposing a pattern formed on a reticle onto a substrate using a stepper exposure device and etching the pattern. In large-sized liquid crystal display elements, it is not possible to expose TFTs or connection terminals on the substrate of the liquid crystal display element using a single reticle. In this case, the liquid crystal display element substrate is divided into a plurality of regions, and exposure is performed using a plurality of reticles corresponding to the regions. The number of divisions of the liquid crystal display element substrate is determined from the maximum exposure area of the reticle, the area of the liquid crystal display element substrate, the step distance of the stepper exposure apparatus, and the like.
【０００３】図１１は従来のレチクル１ａ，１ｂを示す
図であり、図１２は従来のレチクル１ａ，１ｂを用いて
パターニングした液晶表示素子の基板２の平面図であり
、図１３は基板３上に複数の液晶表示素子を形成する際
の基板３の平面図である。図１２で示される液晶表示素
子の基板２は、１枚のレチクルでパターニングすること
ができないため、図１２の左右方向に２分割されて領域
２ａ，２ｂの各々に対して露光が行われる。FIG. 11 is a diagram showing conventional reticles 1a and 1b, FIG. 12 is a plan view of a substrate 2 of a liquid crystal display element patterned using conventional reticles 1a and 1b, and FIG. FIG. 3 is a plan view of the substrate 3 when forming a plurality of liquid crystal display elements thereon. Since the substrate 2 of the liquid crystal display element shown in FIG. 12 cannot be patterned with a single reticle, it is divided into two in the left-right direction in FIG. 12, and each of the regions 2a and 2b is exposed.
【０００４】図１１に、２分割された基板２を露光する
レチクル１ａ，１ｂが示されている。図１１（１）は基
板２の領域２ａを露光するレチクル１ａであり、図１１
（２）は基板２の領域２ｂを露光するレチクル１ｂであ
る。FIG. 11 shows reticles 1a and 1b for exposing a substrate 2 divided into two parts. FIG. 11(1) shows a reticle 1a that exposes a region 2a of the substrate 2, and FIG.
(2) is a reticle 1b that exposes a region 2b of the substrate 2.
【０００５】各レチクル１ａ，１ｂ内には、最大露光領
域４ａ，４ｂが設けられており、最大露光領域４ａ，４
ｂ内に液晶表示素子の各領域２ａ，２ｂに対応するパタ
ーン５ａ，５ｂが形成されている。パターン５ａ，５ｂ
には、液晶表示素子の接続端子および表示部となるＴＦ
Ｔがパターン化されている。パターン５ａ，５ｂの外周
には遮光帯６ａ，６ｂが形成されている。また、最大露
光領域４ａ，４ｂの外周にはレチクル１ａ，１ｂとステ
ッパ露光装置本体との位置決めを行う複数のマーカ７が
形成されている。Maximum exposure areas 4a, 4b are provided in each reticle 1a, 1b.
Patterns 5a and 5b corresponding to each region 2a and 2b of the liquid crystal display element are formed in the area b. Patterns 5a, 5b
TF is used as the connection terminal and display part of the liquid crystal display element.
T is patterned. Shade bands 6a, 6b are formed around the outer peripheries of the patterns 5a, 5b. Further, a plurality of markers 7 are formed on the outer periphery of the maximum exposure areas 4a, 4b for positioning the reticles 1a, 1b and the main body of the stepper exposure apparatus.
【０００６】レチクル１ａに形成されているパターン５
ａの表示部に対応する部分をパターンＡ、レチクル１ｂ
に形成されているパターン５ｂの表示部に対応する部分
をパターンＢとすると、基板２上に形成される表示部は
、領域２ａ内の表示部がパターンＡ、領域２ｂ内の表示
部がパターンＢによって形成されることになる。Pattern 5 formed on reticle 1a
The part corresponding to the display part a is pattern A, reticle 1b
Assuming that the portion corresponding to the display portion of the pattern 5b formed on the substrate 2 is pattern B, the display portion formed on the substrate 2 is such that the display portion in area 2a is pattern A, and the display portion in area 2b is pattern B. It will be formed by
【０００７】図１３に示すように１枚の基板３に複数の
液晶表示素子を形成する際に、図１２で示すように各液
晶表示素子が図１３の左右方向に２分割されて形成され
る場合、各液晶表示素子の表示部の左半分はパターンＡ
、右半分はパターンＢによって形成される。When forming a plurality of liquid crystal display elements on one substrate 3 as shown in FIG. 13, each liquid crystal display element is formed by being divided into two parts in the left and right direction in FIG. 13, as shown in FIG. In this case, the left half of the display area of each liquid crystal display element is pattern A.
, the right half is formed by pattern B.
【０００８】[0008]
【発明が解決しようとする課題】レチクル１ａ内のパタ
ーンＡと、レチクル１ｂ内のパターンＢとで１つの表示
部が形成される。表示部は均一に形成されるので、パタ
ーンＡとパターンＢとには同一の複数の画素が形成され
ている。しかしながら、パターンＡ，Ｂを製造する際に
は±１．０μｍの製造誤差が生じ、またレチクル１ａ，
１ｂの交換の際には±０．５μｍのマーカ７とステッパ
露光装置本体との位置合わせ誤差が生じる。これらの誤
差は、±１．５μｍである。One display section is formed by pattern A within reticle 1a and pattern B within reticle 1b. Since the display portion is formed uniformly, the same plurality of pixels are formed in pattern A and pattern B. However, when manufacturing patterns A and B, a manufacturing error of ±1.0 μm occurs, and reticle 1a,
When replacing 1b, an alignment error of ±0.5 μm occurs between the marker 7 and the main body of the stepper exposure apparatus. These errors are ±1.5 μm.
【０００９】ＴＦＴを形成する場合、ゲート電極やソー
ス電極などのパターン上に、また他のパターンを形成す
るという複数回の露光が行われる。露光を行う各レチク
ルは、それぞれ製造誤差を含んでおり、さらに露光の際
に位置合わせの誤差が生じるため、液晶表示素子の領域
２ａと領域２ｂとでは、ソース電極とゲート電極と、ま
たドレイン電極とゲート電極との重なる面積が異なった
り、ソース電極とドレイン電極との距離が異なったりす
るため、ＴＦＴの特性が異なり、表示の輝度が一致しな
い。したがって、表示を均一に行うことができず、表示
品位が低下している。[0009] When forming a TFT, multiple exposures are performed to form other patterns on the pattern of the gate electrode, source electrode, etc. Each reticle subjected to exposure includes manufacturing errors, and furthermore, alignment errors occur during exposure. Since the overlapping area between the TFT and the gate electrode is different, and the distance between the source electrode and the drain electrode is different, the characteristics of the TFT are different and the display brightness is not the same. Therefore, it is not possible to display uniformly, and the display quality is degraded.
【００１０】本発明の目的は、個別領域に分割された各
個別領域の回路配線の表示特性を均一にすることによっ
て表示品位を向上させる配線基板の露光処理方法を提供
することである。SUMMARY OF THE INVENTION An object of the present invention is to provide a wiring board exposure processing method that improves display quality by making uniform the display characteristics of circuit wiring in each individual area.
【００１１】[0011]
【課題を解決するための手段】本発明は、回路配線と、
この回路配線を外囲して周縁部に形成される接続端子と
が形成される配線基板の露光方法において、該配線基板
を区分して得られる複数の個別領域の１つに対応し、接
続端子を形成するための第１領域と、回路配線を形成す
るための第２領域とを有する回路配線用マスクと、残余
の個別領域に対応し、各個別領域の接続端子を形成する
ための第１領域が設定された接続端子領域用マスクとを
準備し、配線基板の回路配線は、回路配線用マスクを用
いてそれぞれ形成し、接続端子は、前記回路配線用マス
クと接続端子領域用マスクとを用いて形成するようにし
たことを特徴とする配線基板の露光処理方法である。[Means for Solving the Problems] The present invention provides circuit wiring and
In the method of exposing a wiring board in which a connection terminal is formed on the peripheral edge surrounding the circuit wiring, the connection terminal corresponds to one of a plurality of individual areas obtained by dividing the wiring board, and A circuit wiring mask having a first area for forming a circuit wiring and a second area for forming a circuit wiring, and a first area corresponding to the remaining individual areas and for forming a connection terminal for each individual area. A connection terminal area mask in which areas are set is prepared, circuit wiring of the wiring board is formed using the circuit wiring mask, and connection terminals are formed using the circuit wiring mask and the connection terminal area mask. This is a method of exposure processing for a wiring board, characterized in that the wiring board is formed using the following method.
【００１２】0012
【作用】本発明に従えば、回路配線と、この回路配線を
外囲して周縁部に形成される接続端子とが形成される配
線基板の露光方法において、配線基板の露光は、回路配
線用マスクと接続端子領域用マスクとを用いて行われる
。[Operation] According to the present invention, in the method for exposing a wiring board in which circuit wiring and connection terminals formed around the circuit wiring are formed, the exposure of the wiring board is for the circuit wiring. This is done using a mask and a mask for the connection terminal area.
【００１３】先ず、回路配線用マスクと、接続端子領域
用マスクとが準備される。回路配線用マスクは、前記配
線基板を区分して得られる複数の個別領域の１つに対応
しており、端子を形成するための第１領域と、回路配線
を形成するための第２領域とを有している。また、接続
端子領域用マスクは、回路配線用マスクに対応する個別
領域以外の残余の個別領域に対応しており、各個別領域
の接続端子を形成するための第１領域が設定されている
。First, a circuit wiring mask and a connection terminal area mask are prepared. The circuit wiring mask corresponds to one of a plurality of individual areas obtained by dividing the wiring board, and includes a first area for forming terminals and a second area for forming circuit wiring. have. Further, the connection terminal area mask corresponds to the remaining individual areas other than the individual area corresponding to the circuit wiring mask, and a first area for forming the connection terminal of each individual area is set.
【００１４】配線基板の全回路配線は、回路配線用のマ
スクの第２領域を用いて露光し、接続端子は接続端子領
域用マスクと、回路配線用マスクの第１領域を用いて露
光する。All the circuit wiring on the wiring board is exposed using the second area of the mask for circuit wiring, and the connection terminals are exposed using the mask for connection terminal area and the first area of the mask for circuit wiring.
【００１５】[0015]
【実施例】図１は本発明の一実施例に使用されるレチク
ル１１ａ，１１ｂを示す図であり、図２は図１に示され
るレチクル１１ａ，１１ｂを用いてパターニングした液
晶表示素子の基板１２の平面図であり、図３はステッパ
露光装置２０の光学的構成を示す図であり、図４はステ
ッパ露光装置２０の光学的構成を示す拡大斜視図である
。図３に示すように、光源である水銀ランプ２１の光は
、楕円ミラー２２に反射して全反射ミラー２３に入射さ
れる。全反射ミラー２３で反射された光はレンズ２４を
介してインテグレート２５に入射され、その後、全反射
ミラー２６に反射され、コンデンサレンズ２７を介して
レチクル２８に照射される。レチクル２８に形成されて
いる露光パターンを介して、光は投影レンズ２９を通り
、基板３０に照射され、レチクル２８のパターンが基板
３０上に露光される。図４に示されるように、レチクル
２８に形成されたパターンは、投影レンズ２９を介する
ことによって基板３０上に上下左右に逆に露光される。Embodiment FIG. 1 is a diagram showing reticles 11a and 11b used in an embodiment of the present invention, and FIG. 2 shows a substrate 12 of a liquid crystal display element patterned using the reticles 11a and 11b shown in FIG. FIG. 3 is a diagram showing the optical configuration of the stepper exposure apparatus 20, and FIG. 4 is an enlarged perspective view showing the optical configuration of the stepper exposure apparatus 20. As shown in FIG. 3, light from a mercury lamp 21 serving as a light source is reflected by an elliptical mirror 22 and enters a total reflection mirror 23. The light reflected by the total reflection mirror 23 is incident on the integrator 25 via the lens 24, then reflected by the total reflection mirror 26, and irradiated onto the reticle 28 via the condenser lens 27. Via the exposure pattern formed on the reticle 28, the light passes through the projection lens 29 and is irradiated onto the substrate 30, so that the pattern of the reticle 28 is exposed onto the substrate 30. As shown in FIG. 4, the pattern formed on the reticle 28 is exposed on the substrate 30 through the projection lens 29 in reverse directions, vertically and horizontally.
【００１６】レチクル２８の位置合わせは、レチクル２
８に形成されているマーカ１７と、図示しないレチクル
台上のマーカとを位置合わせすることによって行われる
。また基板３０と台３１との位置合わせは、台３１上に
設置されている複数の位置決め片３２と、基板３０とを
接触させることによって行われる。The positioning of the reticle 28 is performed using the reticle 2
This is done by aligning the marker 17 formed at 8 with a marker on a reticle stand (not shown). Further, the alignment between the substrate 30 and the stand 31 is performed by bringing the substrate 30 into contact with a plurality of positioning pieces 32 installed on the stand 31.
【００１７】基板３０上に複数の液晶表示素子を形成す
る場合、また液晶表示素子を複数の領域に分割してパタ
ーンを形成する場合、台３１が移動して、基板３０上の
露光位置とステッパ露光装置２０の露光位置とを一致さ
せた後に露光が行われる。When forming a plurality of liquid crystal display elements on the substrate 30, or when forming a pattern by dividing the liquid crystal display element into a plurality of regions, the table 31 moves to adjust the exposure position on the substrate 30 and the stepper. Exposure is performed after matching the exposure position of the exposure device 20.
【００１８】図２に示されるように、液晶表示素子の配
線基板である基板１２の露光を図２の左右方向に個別領
域である２つの領域１２ａ，１２ｂに分割して行う場合
、図１に示されるような２枚のレチクル１１ａ，１１ｂ
が用いられる。このとき液晶表示素子のパターンは、斜
線で示す第２領域である表示部１８が均等に２分割され
ている。図１（１）に示される回路配線用マスクである
レチクル１１ａは、領域１２ａに対応するパターンを有
しており、図１（２）に示される接続端子領域用マスク
であるレチクル１１ｂは、前記表示部１８を外囲してい
る第１領域である接続端子部１９の、領域１２ｂの接続
端子部１９に対応するパターンを有している。これは、
領域１２ｂ内の表示部１８を、領域１２ａ内の表示部１
８のパターンであるレチクル１１ａの表示部１８に対応
する位置でパターニングするためである。As shown in FIG. 2, when exposing the substrate 12, which is the wiring board of the liquid crystal display element, by dividing it into two separate areas 12a and 12b in the left-right direction of FIG. Two reticles 11a, 11b as shown
is used. At this time, in the pattern of the liquid crystal display element, the display portion 18, which is the second area indicated by diagonal lines, is equally divided into two parts. The reticle 11a, which is a mask for circuit wiring shown in FIG. 1(1), has a pattern corresponding to the area 12a, and the reticle 11b, which is a mask for the connection terminal area shown in FIG. The connection terminal portion 19, which is the first region surrounding the display portion 18, has a pattern corresponding to the connection terminal portion 19 in the region 12b. this is,
The display section 18 in the area 12b is replaced by the display section 1 in the area 12a.
This is because patterning is performed at a position corresponding to the display portion 18 of the reticle 11a, which is the pattern No. 8.
【００１９】レチクル１１ａには、最大露光領域１４ａ
内に前記領域１２ａに対応するパターンが形成されてお
り、レチクル１１ｂには最大露光領域１４ｂ内に前記領
域１２ｂの接続端子部１９に対応するパターンが形成さ
れている。レチクル１１ａ，１１ｂの最大露光領域１４
ａ，１４ｂの外には、図示しないレチクル台とレクチル
１１ａ，１１ｂとを位置合わせするための複数のマーカ
１７が設けられている。The reticle 11a has a maximum exposure area 14a.
A pattern corresponding to the area 12a is formed within the reticle 11b, and a pattern corresponding to the connection terminal portion 19 of the area 12b is formed within the maximum exposure area 14b of the reticle 11b. Maximum exposure area 14 of reticles 11a, 11b
A plurality of markers 17 are provided outside of a and 14b for aligning a reticle stand (not shown) and reticles 11a and 11b.
【００２０】レチクル１１ａに形成されているパターン
ａ，ｃ，ｄ，ｆは、遮光帯１６によって表示部のパター
ンｄと接続端子部１９に対応する３つのパターンａ，ｃ
，ｆとに分割されている。これらパターンａ，ｃ，ｄ，
ｆは、全ての角が直角である四角形である。The patterns a, c, d, f formed on the reticle 11a are divided into three patterns a, c, corresponding to the pattern d of the display section and the connection terminal section 19 by the light-shielding band 16.
, f. These patterns a, c, d,
f is a quadrilateral with all right angles.
【００２１】図５に示されるレチクル２８とコンデンサ
レンズ２７との間には、図示しないブラインドが設置さ
れている。このブラインドは、レチクル２８に照射され
る光を露光パターン以外に照射することを防止している
。ブラインドは４枚設置されており、レチクル２８の各
片と直交する方向に４方向からパターンを囲むようにな
っている。ブラインドに囲まれる領域は全ての角が直角
である四角形であるため、パターンａ，ｃ，ｄ，ｆは全
ての角が直角である四角形となっている。各パターンａ
，ｃ，ｄ，ｆを囲んで形成されている遮光帯１６ａは、
露光を行う各パターンａ，ｃ，ｄ，ｆの領域のみが露光
されるように設けられている。A blind (not shown) is installed between the reticle 28 and the condenser lens 27 shown in FIG. This blind prevents the light irradiated onto the reticle 28 from irradiating areas other than the exposure pattern. Four blinds are installed to surround the pattern from four directions perpendicular to each piece of the reticle 28. Since the area surrounded by the blind is a quadrilateral with all right angles, patterns a, c, d, and f are quadrilaterals with all right angles. Each pattern a
, c, d, and f, the light-shielding zone 16a is formed by
It is provided so that only the regions of each pattern a, c, d, f to be exposed are exposed.
【００２２】同様にレチクル１１ｂに形成されている接
続端子部１９のパターンｂ，ｅ，ｇは、全ての角が直角
である四角形である３つのパターンｂ，ｅ，ｇに遮光帯
１６ｂによって分割されている。Similarly, the patterns b, e, and g of the connection terminal portion 19 formed on the reticle 11b are divided by the light-shielding band 16b into three rectangular patterns b, e, and g with all right angle corners. ing.
【００２３】したがって、図２に示されるように基板１
２の領域１２ａの接続端子部１９はレクチル１１ａのパ
ターンａ，ｃ，ｆによって露光され、領域１２ｂの接続
端子部１９はレクチル１１ｂのパターンｂ，ｅ，ｇによ
って露光され、表示部１８は、領域１２ａ，１２ｂとも
にレクチル１１ａのパターンｄによって露光される。Therefore, as shown in FIG.
The connection terminal portion 19 of the area 12a of 2 is exposed to the patterns a, c, and f of the reticle 11a, the connection terminal portion 19 of the area 12b is exposed to the pattern b, e, and g of the reticle 11b, and the display portion 18 is exposed to the pattern of the reticle 11a. Both 12a and 12b are exposed by pattern d of reticle 11a.
【００２４】図５は、図１に示されるレチクル１１ａ，
１１ｂを用いる露光手順の一例を示す工程図である。工
程ａ１では、台３１上に基板１２が載置され、位置決め
片３２を用いて位置決めが行われる。工程ａ２では、図
示しないレチクル台上にレチクル１１ａがマーカ１７を
用いて位置決めされる。工程ａ３では、パターンａがシ
ャッタで囲まれ、基板１２に対して露光が行われる。工
程ａ４では、工程ａ５で露光が行われるパターンｄが、
レチクル１ａ上では遮光帯によって分離されているパタ
ーンａと接続されるように台３１が移動し、工程ａ５で
はパターンｄがシャッタで囲まれ、基板１２に対して露
光が行われる。FIG. 5 shows the reticle 11a shown in FIG.
11b is a process diagram showing an example of an exposure procedure using 11b. In step a1, the substrate 12 is placed on the stand 31 and positioned using the positioning piece 32. In step a2, the reticle 11a is positioned on a reticle stand (not shown) using the marker 17. In step a3, the pattern a is surrounded by a shutter, and the substrate 12 is exposed to light. In step a4, the pattern d exposed in step a5 is
On the reticle 1a, the table 31 is moved so as to be connected to the pattern a separated by a light-shielding band, and in step a5, the pattern d is surrounded by a shutter, and the substrate 12 is exposed.
【００２５】工程ａ６では、工程ａ７で領域１２ｂの表
示部１８をパターンｄで露光できるように台３１が移動
し、工程ａ７では領域１２ｂの表示部１８がパターンｄ
で露光される。In step a6, the table 31 is moved so that the display section 18 in the region 12b can be exposed in the pattern d in step a7, and in the step a7, the display section 18 in the region 12b can be exposed in the pattern d.
exposed to light.
【００２６】工程ａ８では、工程ａ９でパターンｃが露
光される際、領域１２ａの表示部１８とパターンｃとが
接続されるように台３１が移動し、工程ａ９でパターン
ｃがシャッタで囲まれ、基板１２に対して露光が行われ
る。工程ａ１０では、パターンｄで露光された表示部１
８と、工程ａ１１で露光されるパターンｆとが接続され
るように台３１が移動し、工程ａ１１でパターンｆがシ
ャッタで囲まれ、基板１２に対して露光が行われる。In step a8, when pattern c is exposed in step a9, the table 31 is moved so that the display section 18 of area 12a and pattern c are connected, and in step a9, pattern c is surrounded by a shutter. , the substrate 12 is exposed to light. In step a10, the display section 1 exposed in the pattern d
8 and the pattern f exposed in step a11 are moved, and in step a11 the pattern f is surrounded by a shutter, and the substrate 12 is exposed.
【００２７】工程ａ１２では、工程ａ２で位置決めされ
たレチクル１１ａが除かれて、次にレチクル１１ｂが図
示しないレチクル台上に載置されてマーカ１７を用いて
位置決めが行われる。In step a12, the reticle 11a positioned in step a2 is removed, and then the reticle 11b is placed on a reticle stand (not shown) and positioned using the marker 17.
【００２８】工程ａ１３では、工程ａ１４で露光される
パターンｂと、工程ａ７で露光された領域１２ｂの表示
部１８とが接続するように台３１が移動し、工程ａ１４
でパターンｂがシャッタで囲まれ、基板１２に対して露
光が行われる。工程ａ１５では、工程ａ１６で露光され
るパターンｅと、領域１８ｂの表示部１８とが接続する
ように台３１が移動し、工程ａ１６ではパターンｅがシ
ャッタで囲まれ、基板１２に対して露光が行われる。工
程ａ１７では、工程ａ１８で露光されるパターンｇと領
域１２ｂの表示部１８とが接続するように台３１が移動
し、工程ａ１８でパターンｇがシャッタで囲まれ、基板
１２に対して露光が行われ、基板１２に対する露光が終
了する。このパターンａ〜ｇの露光順序はこれに限られ
るものではない。In step a13, the table 31 is moved so that the pattern b exposed in step a14 and the display section 18 of the area 12b exposed in step a7 are connected, and in step a14
The pattern b is surrounded by a shutter, and the substrate 12 is exposed to light. In step a15, the table 31 is moved so that the pattern e exposed in step a16 is connected to the display section 18 in the area 18b, and in step a16, the pattern e is surrounded by a shutter, and the substrate 12 is not exposed to light. It will be done. In step a17, the table 31 is moved so that the pattern g to be exposed in step a18 is connected to the display section 18 in the area 12b, and in step a18, the pattern g is surrounded by a shutter, and the substrate 12 is exposed. Then, the exposure of the substrate 12 is completed. The exposure order of patterns a to g is not limited to this.
【００２９】図６は、複数の液晶表示素子を有する基板
１６の平面図であり、図７は本発明の露光方法による基
板１６の露光を示す平面図である。基板１６には、液晶
表示素子が６面形成されている。これをレチクル１１ａ
，１１ｂを用いて露光することが可能である。各表示素
子の露光は、図２と同様のパターンａ〜ｇを用いて露光
される。露光工程としては、図５に示したように行われ
るけれども、同時に複数の液晶表示素子を形成する場合
には、台３１を移動させることによって、パターンａを
全て露光してから、次のパターンｄの露光を行うという
ようにすることが好ましい。FIG. 6 is a plan view of the substrate 16 having a plurality of liquid crystal display elements, and FIG. 7 is a plan view showing exposure of the substrate 16 by the exposure method of the present invention. Six liquid crystal display elements are formed on the substrate 16. This is the reticle 11a
, 11b. Each display element is exposed using patterns a to g similar to those shown in FIG. The exposure process is carried out as shown in FIG. 5, but when forming a plurality of liquid crystal display elements at the same time, by moving the table 31, all patterns a are exposed, and then the next pattern d is exposed. It is preferable to perform exposure such that .
【００３０】図８は薄膜トランジスタ（以下、ＴＦＴと
記す）の一例の製造工程を示す工程図であり、図９はＴ
ＦＴの一例の製造工程を示す断面図であり、図１０はＴ
ＦＴの一例の製造工程を示す平面図である。ただし、図
１０においては、後述する基板３２，ＳｉＮｘ層３５お
よびａ−Ｓｉ層３６は構成を判りやすくするために図示
していない。工程ｂ１では基板３２上に（Ｔａ）タンタ
ルがスパッタされ、工程ｂ２では前記タンタルがパター
ニングされてゲート電極３３が形成される。工程ｂ３で
は、ゲート電極３３の表面が陽極酸化され、図９（１）
および図１０（１）に示されるようにゲート絶縁膜３４
が形成される。FIG. 8 is a process diagram showing an example of the manufacturing process of a thin film transistor (hereinafter referred to as TFT), and FIG.
FIG. 10 is a cross-sectional view showing the manufacturing process of an example of FT.
FIG. 3 is a plan view showing the manufacturing process of an example of FT. However, in FIG. 10, a substrate 32, a SiNx layer 35, and an a-Si layer 36, which will be described later, are not shown in order to make the configuration easier to understand. In step b1, (Ta) tantalum is sputtered onto the substrate 32, and in step b2, the tantalum is patterned to form the gate electrode 33. In step b3, the surface of the gate electrode 33 is anodized, as shown in FIG. 9(1).
and the gate insulating film 34 as shown in FIG. 10(1).
is formed.
【００３１】工程ｂ４では、ＳｉＮｘ層３５，ａ−Ｓｉ
層３６およびエッチストッパ３７となるＳｉＮｘ層が積
層され、工程ｂ５において図９（２）および図１０（２
）に示されるようにエッチストッパ３７がパターニング
される。In step b4, the SiNx layer 35, a-Si
The SiNx layer which becomes the layer 36 and the etch stopper 37 is laminated, and in step b5, FIG. 9(2) and FIG. 10(2)
), the etch stopper 37 is patterned.
【００３２】工程ｂ６において、ｎ＋ −ａ−Ｓｉ層３
８が堆積され、工程ｂ７において、図９（３）および図
１０（３）に示されるようにａ−Ｓｉ層３６およびｎ＋
−ａ−Ｓｉ層３８がパターニングされる。In step b6, the n + -a-Si layer 3
8 is deposited, and in step b7, the a-Si layer 36 and the n+
-a-Si layer 38 is patterned.
【００３３】工程ｂ８において、Ｔｉがスパッタ蒸着さ
れ、工程ｂ９で図９（４）および図１０（４）に示され
るように、前記Ｔｉがソース電極３９およびドレイン電
極４０にパターニングされる。In step b8, Ti is sputter-deposited, and in step b9, the Ti is patterned into a source electrode 39 and a drain electrode 40, as shown in FIGS. 9(4) and 10(4).
【００３４】工程ｂ１０において、ＩＴＯ（酸化インジ
ウム）膜がスパッタリングによって蒸着され、工程ｂ１
１では図９（５）および図１０（５）に示されているよ
うに絵素電極４１およびＴｉのソース電極３９上にＩＴ
Ｏのソース電極３９ａがパターニングされ、工程ｂ１２
でＳｉＮｘが全面に形成されてＴＦＴが完成する。In step b10, an ITO (indium oxide) film is deposited by sputtering, and in step b1
1, as shown in FIG. 9(5) and FIG. 10(5), IT is placed on the picture element electrode 41 and the Ti source electrode 39.
The O source electrode 39a is patterned, and step b12
SiNx is then formed on the entire surface to complete the TFT.
【００３５】本実施例に従えば、１つのレチクル１１ａ
の表示部１８を形成するパターンｄを用いて領域１２ａ
，１２ｂともに露光を行うため、領域１２ａ，１２ｂの
間でレチクルの製造誤差およびレチクルの位置合わせ誤
差が生じないため、表示部１８の表示特性が均一となり
、表示品位が向上する。According to this embodiment, one reticle 11a
area 12a using pattern d forming display section 18 of
, 12b are exposed, so there are no reticle manufacturing errors or reticle positioning errors between the regions 12a and 12b, so that the display characteristics of the display section 18 are uniform and the display quality is improved.
【００３６】本実施例では表示部１８と接続端子部１９
との間に製造誤差や位置決め誤差が生じるけれども、表
示部１８と接続端子部１９との接続は、電気的導通を行
うことができればよく、この誤差によって影響は受けな
い。In this embodiment, the display section 18 and the connection terminal section 19
Although manufacturing errors and positioning errors occur between the display section 18 and the connection terminal section 19, it is sufficient that the display section 18 and the connection terminal section 19 can be electrically connected, and are not affected by these errors.
【００３７】また本実施例では、液晶表示素子を２分割
する場合について説明したけれども、分割数はこれに限
られるものではない。分割数を増加する場合には、各々
の分割部分に等しく表示部１８を分割する必要がある。
４分割以上の場合には、液晶表示素子を縦横に各々２分
割してもよい。また、液晶表示素子を縦横に３分割以上
する場合、接続端子部１９を有さない領域が生じる。本
実施例に従えば、この領域に対応するレチクルを準備す
る必要がなく、従来技術と比較してレチクル枚数を減少
することができる。Furthermore, in this embodiment, the case where the liquid crystal display element is divided into two parts has been described, but the number of divisions is not limited to this. When increasing the number of divisions, it is necessary to divide the display section 18 equally into each division. In the case of four or more divisions, the liquid crystal display element may be divided into two each vertically and horizontally. Furthermore, when the liquid crystal display element is divided into three or more parts vertically and horizontally, there will be regions that do not have the connection terminal portions 19. According to this embodiment, there is no need to prepare a reticle corresponding to this area, and the number of reticles can be reduced compared to the conventional technique.
【００３８】また本実施例では、ＴＦＴのパターニング
について説明したけれども、全てのアクティブマトリク
ス方式の液晶表示素子形成に対して使用することができ
、またこれらに限られるものではない。Furthermore, although this embodiment describes patterning of TFTs, it can be used for forming all active matrix type liquid crystal display elements, and is not limited to these.
【００３９】[0039]
【発明の効果】本発明によれば、配線基板の各個別領域
の回路配線を回路配線用マスクの第２領域を用いてそれ
ぞれ形成するため、各個別領域の回路配線を全て均一に
形成することができる。このため、各個別領域の回路配
線毎の表示特性を均一にすることができ、表示品位を向
上することができる。[Effects of the Invention] According to the present invention, since the circuit wiring in each individual area of the wiring board is formed using the second area of the circuit wiring mask, all the circuit wiring in each individual area can be formed uniformly. Can be done. Therefore, display characteristics for each circuit wiring in each individual area can be made uniform, and display quality can be improved.
【図１】本発明の一実施例に使用されるレチクル１１ａ
，１１ｂを示す図である。FIG. 1: Reticle 11a used in one embodiment of the present invention.
, 11b.
【図２】図１に示されるレチクル１１ａ，１１ｂを用い
てパターニングした液晶表示素子の基板１２の平面図で
ある。2 is a plan view of a substrate 12 of a liquid crystal display element patterned using reticles 11a and 11b shown in FIG. 1. FIG.
【図３】ステッパ露光装置２０の光学的構成を示す図で
ある。FIG. 3 is a diagram showing an optical configuration of a stepper exposure device 20. FIG.
【図４】ステッパ露光装置２０の光学的構成を示す拡大
斜視図である。FIG. 4 is an enlarged perspective view showing the optical configuration of the stepper exposure device 20. FIG.
【図５】図１に示されるレチクル１１ａ，１１ｂを用い
る露光手順の一例を示す工程図である。5 is a process diagram showing an example of an exposure procedure using reticles 11a and 11b shown in FIG. 1. FIG.
【図６】複数の液晶表示素子を有する基板１６の平面図
である。FIG. 6 is a plan view of a substrate 16 having a plurality of liquid crystal display elements.
【図７】本発明の露光方法による基板１６の露光を示す
平面図である。FIG. 7 is a plan view showing exposure of the substrate 16 by the exposure method of the present invention.
【図８】薄膜トランジスタの一例の製造工程を示す工程
図である。FIG. 8 is a process diagram showing a manufacturing process of an example of a thin film transistor.
【図９】薄膜トランジスタの一例の製造工程を示す断面
図である。FIG. 9 is a cross-sectional view showing a manufacturing process of an example of a thin film transistor.
【図１０】薄膜トランジスタの一例の製造工程を示す平
面図である。FIG. 10 is a plan view showing a manufacturing process of an example of a thin film transistor.
【図１１】従来のレチクル１ａ，１ｂを示す図である。FIG. 11 is a diagram showing conventional reticles 1a and 1b.
【図１２】従来のレチクル１ａ，１ｂを用いた液晶表示
素子の基板２の平面図である。FIG. 12 is a plan view of a substrate 2 of a liquid crystal display element using conventional reticles 1a and 1b.
【図１３】基板３上に複数の液晶表示素子を形成する際
の基板３の平面図である。13 is a plan view of the substrate 3 when a plurality of liquid crystal display elements are formed on the substrate 3. FIG.
１１ａ，１１ｂ レチクル １２，１３，３０ 基板 １２ａ，１２ｂ 領域 １８ 表示部 １９ 接続端子部 11a, 11b Reticle 12, 13, 30 board 12a, 12b area 18 Display section 19 Connection terminal section
Claims (1)
周縁部に形成される接続端子とが形成される配線基板の
露光方法において、該配線基板を区分して得られる複数
の個別領域の１つに対応し、接続端子を形成するための
第１領域と、回路配線を形成するための第２領域とを有
する回路配線用マスクと、残余の個別領域に対応し、各
個別領域の接続端子を形成するための第１領域が設定さ
れた接続端子領域用マスクとを準備し、配線基板の回路
配線は、回路配線用マスクを用いてそれぞれ形成し、接
続端子は、前記回路配線用マスクと接続端子領域用マス
クとを用いて形成するようにしたことを特徴とする配線
基板の露光処理方法。1. A method for exposing a wiring board in which circuit wiring and connecting terminals formed on the peripheral edge surrounding the circuit wiring are formed, comprising: a plurality of individual areas obtained by dividing the wiring board; A circuit wiring mask that corresponds to one of the individual areas and has a first area for forming a connection terminal and a second area for forming a circuit wiring, and a mask for each individual area that corresponds to the remaining individual areas. A connection terminal area mask in which a first area for forming a connection terminal is set is prepared, the circuit wiring of the wiring board is formed using the circuit wiring mask, and the connection terminal is formed using the circuit wiring mask. 1. A method for exposure processing a wiring board, characterized in that formation is performed using a mask and a mask for a connection terminal region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7094191A JP2664551B2 (en) | 1991-04-03 | 1991-04-03 | Wiring board exposure processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7094191A JP2664551B2 (en) | 1991-04-03 | 1991-04-03 | Wiring board exposure processing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04305651A true JPH04305651A (en) | 1992-10-28 |
| JP2664551B2 JP2664551B2 (en) | 1997-10-15 |
Family
ID=13446034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7094191A Expired - Lifetime JP2664551B2 (en) | 1991-04-03 | 1991-04-03 | Wiring board exposure processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664551B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6117481A (en) * | 1998-06-12 | 2000-09-12 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method for electronic devices |
| US6291136B1 (en) | 1998-07-14 | 2001-09-18 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a liquid crystal display |
| KR100502797B1 (en) * | 1997-12-01 | 2005-10-19 | 삼성전자주식회사 | Liquid crystal display device and manufacturing method thereof |
-
1991
- 1991-04-03 JP JP7094191A patent/JP2664551B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502797B1 (en) * | 1997-12-01 | 2005-10-19 | 삼성전자주식회사 | Liquid crystal display device and manufacturing method thereof |
| US6117481A (en) * | 1998-06-12 | 2000-09-12 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method for electronic devices |
| US6291136B1 (en) | 1998-07-14 | 2001-09-18 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a liquid crystal display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2664551B2 (en) | 1997-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010049064A1 (en) | Photo mask for fabricating a thin film transistor liquid crystal display | |
| US7494835B2 (en) | Method for manufacturing thin film transistor substrate using maskless exposing device | |
| US7369208B2 (en) | Liquid crystal display device | |
| KR100394069B1 (en) | Identification making portion in liquid crystal display panel and fabricating method thereof | |
| JP4741103B2 (en) | Substrate for liquid crystal display device and manufacturing method thereof | |
| JP2004310036A (en) | Method of manufacturing array substrate for liquid crystal display device | |
| US7803501B2 (en) | Mask for light exposure | |
| US6576378B2 (en) | Photomask and exposure method for large scaled LCD device | |
| KR0158779B1 (en) | Process for exactly patterning layer to target configuration by using photo-resist mask formed with dummy pattern | |
| JP5011973B2 (en) | Photo mask | |
| US6356320B1 (en) | LCD with TFT array having wave-shaped resistance pattern to correct stitching defect | |
| US5956104A (en) | Active matrix-type liquid crystal display device and method of making the same | |
| JP4736277B2 (en) | Method for forming colored pixels of color filter and method for forming black matrix of color filter | |
| JP2664551B2 (en) | Wiring board exposure processing method | |
| JPH03105324A (en) | Matrix type liquid crystal display substrate and its production | |
| JP3375828B2 (en) | Method of manufacturing semiconductor device and photomask used in the method | |
| JPH10275769A (en) | Exposure method | |
| JPS62122126A (en) | Exposure method | |
| JP2003248329A (en) | Semiconductor device and method of manufacturing the same | |
| JP4816885B2 (en) | Manufacturing method of color filter for liquid crystal display device | |
| US6743555B2 (en) | Exposure mask for liquid crystal display device and exposure method thereof | |
| JP2999320B2 (en) | Method of forming transparent film pattern on both sides of transparent panel | |
| JP2519523Y2 (en) | Liquid crystal display | |
| JP2005070252A (en) | Photomask for color filter, and color filter for liquid crystal display | |
| JP2943331B2 (en) | Exposure method and exposure apparatus |