JPH04304182A - Pll speed control method for dc motor - Google Patents
Pll speed control method for dc motorInfo
- Publication number
- JPH04304182A JPH04304182A JP3091374A JP9137491A JPH04304182A JP H04304182 A JPH04304182 A JP H04304182A JP 3091374 A JP3091374 A JP 3091374A JP 9137491 A JP9137491 A JP 9137491A JP H04304182 A JPH04304182 A JP H04304182A
- Authority
- JP
- Japan
- Prior art keywords
- output
- position error
- detected
- speed
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000001514 detection method Methods 0.000 claims description 23
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 17
- 238000009499 grossing Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は直流モータのPLL速度
制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL speed control method for a DC motor.
【0002】0002
【従来の技術】従来の直流モータのPLL制御方法は、
位置誤差検出出力と速度誤差検出出力とを加算して、加
算出力に伴って直流モータを駆動し、直流モータに連結
したパルスゼネレータの出力を位置誤差検出器および速
度誤差検出器へ帰還して、直流モータの速度を制御して
いた。[Prior Art] A conventional PLL control method for a DC motor is as follows:
Adding the position error detection output and the speed error detection output, driving the DC motor in accordance with the added output, feeding back the output of the pulse generator connected to the DC motor to the position error detector and the speed error detector, It controlled the speed of the DC motor.
【0003】0003
【発明が解決しようとする課題】しかし、上記した従来
の速度制御方法においては、位置誤差検出出力、速度誤
差検出出力が基準値から離れていることを検出してフィ
ードバックすることは行なわれていない。[Problem to be Solved by the Invention] However, in the conventional speed control method described above, it is not performed to detect and feed back the deviation of the position error detection output and speed error detection output from the reference value. .
【0004】しかるに、モータの負荷トルク変動やトル
ク定数変動や、制御回路を構成する部品のばらつき等に
より位置誤差検出器の出力は変動する。この変動は位置
制御ループゲインが小さい程大きくなる。この変動値が
或る値を超えるとPLL回路がロックできない状態にな
ってしまう問題点があった。さらにまた、位置制御ルー
プゲインを小さくせざるを得ない場合もある。本発明は
上記にかんがみなされたもので、位置誤差検出出力、速
度誤差検出出力が基準値より離れていることを検出する
。However, the output of the position error detector fluctuates due to variations in the load torque and torque constant of the motor, variations in components constituting the control circuit, and the like. This fluctuation becomes larger as the position control loop gain becomes smaller. There is a problem in that when this fluctuation value exceeds a certain value, the PLL circuit becomes unable to lock. Furthermore, there are cases where the position control loop gain has to be reduced. The present invention has been conceived in view of the above, and detects that the position error detection output and the speed error detection output are far from a reference value.
【0005】[0005]
【課題を解決するための手段】本発明は位置目標値と直
流モータに連結したパルスモータの出力とを比較する位
置誤差検出器と、速度目標値と前記パルスモータの出力
とを比較する速度誤差検出器とを備え、位置誤差検出器
から出力される検出位置誤差と検出速度誤差出力とを加
算器で加算し、加算出力を増幅し、増幅出力で直流モー
タを駆動する直流モータのPLL速度制御方法において
、位置誤差検出器から出力される検出位置誤差が所定値
から離れていることを検出して、この検出位置誤差に応
じた値を加算器でさらに加算して位置誤差検出器から出
力される検出位置誤差を所定範囲内にすることを特徴と
する。[Means for Solving the Problems] The present invention provides a position error detector that compares a position target value and the output of a pulse motor connected to a DC motor, and a speed error detector that compares a speed target value and the output of the pulse motor. PLL speed control of a DC motor, which includes a detector, adds the detected position error and the detected speed error output output from the position error detector in an adder, amplifies the added output, and drives the DC motor with the amplified output. In this method, it is detected that the detected position error output from the position error detector is far from a predetermined value, and a value corresponding to this detected position error is further added in an adder to be output from the position error detector. It is characterized by keeping the detected position error within a predetermined range.
【0006】また、位置誤差検出器から出力される検出
位置誤差が所定値から離れていることを検出してこの検
出位置誤差に応じて増幅の基準値を変動させて位置誤差
検出器から出力される検出位置誤差を所定範囲内にする
ようにしてもよい。また、位置誤差検出器から出力され
る検出位置誤差が所定値から離れていることに代って、
速度誤差検出器から出力される検出速度誤差が所定値か
ら離れていることを検出してもよい。さらに、検出位置
誤差と検出速度誤差との和が所定値から離れていること
を検出してもよい。[0006] Furthermore, when it is detected that the detected position error output from the position error detector is far from a predetermined value, the amplification reference value is varied in accordance with this detected position error, and the amplification reference value is output from the position error detector. The detected position error may be kept within a predetermined range. Also, instead of the detected position error output from the position error detector being far from the predetermined value,
It may also be detected that the detected speed error output from the speed error detector deviates from a predetermined value. Furthermore, it may be detected that the sum of the detected position error and the detected speed error is far from a predetermined value.
【0007】[0007]
【作用】本発明の直流モータのPLL速度制御方法によ
れば、位置誤差検出器から出力される検出位置誤差が所
定値から離れていると検出されたとき、この検出位置誤
差に応じた値が加算器で加算され、位置誤差検出器から
出力される検出位置誤差の変動が抑えられる。また検出
速度誤差の場合も、検出位置誤差と検出速度誤差の和の
場合も同様である。[Operation] According to the PLL speed control method for a DC motor of the present invention, when it is detected that the detected position error output from the position error detector is far from a predetermined value, the value corresponding to this detected position error is Fluctuations in the detected position error that is added by the adder and output from the position error detector are suppressed. The same applies to the detected speed error and the sum of the detected position error and the detected speed error.
【0008】[0008]
【実施例】以下、本発明を実施例により説明する。図1
は本発明の第1実施例の構成を示すブロック図である。
位置誤差検出器1で位置目標値と直流モータ7に連結し
たパルスゼネレータからの出力パルスとを比較して位置
誤差を検出し、速度誤差検出器2で速度目標値と直流モ
ータ7に連結したパルスゼネレータからの出力パルスと
を比較して、速度誤差を検出する。検出位置誤差はロー
パスフィルタ3で平滑化し、検出速度誤差はローパスフ
ィルタ4で平滑化する。ローパスフィルタ3の出力とロ
ーパスフィルタ4の出力と後記の位置誤差検出器補償回
路20の出力とを加算器5で加算し、加算器5の出力は
増幅器6に供給して増幅し、増幅出力で直流モータ7を
駆動する。加算器5および増幅器6の基準電圧として電
圧V1 を抵抗分圧した電圧Vr1が加算器5および増
幅器6の非反転入力端子に印加してある。[Examples] The present invention will be explained below with reference to Examples. Figure 1
1 is a block diagram showing the configuration of a first embodiment of the present invention. FIG. The position error detector 1 compares the position target value and the output pulse from the pulse generator connected to the DC motor 7 to detect a position error, and the speed error detector 2 detects the position error by comparing the position target value and the output pulse from the pulse generator connected to the DC motor 7. The speed error is detected by comparing the output pulses from the generator. A detected position error is smoothed by a low-pass filter 3, and a detected velocity error is smoothed by a low-pass filter 4. An adder 5 adds the output of the low-pass filter 3, the output of the low-pass filter 4, and the output of a position error detector compensation circuit 20 (described later), and the output of the adder 5 is supplied to an amplifier 6 for amplification. The DC motor 7 is driven. As a reference voltage for the adder 5 and the amplifier 6, a voltage Vr1 obtained by dividing the voltage V1 by resistance is applied to the non-inverting input terminals of the adder 5 and the amplifier 6.
【0009】位置誤差検出器補償回路20はスイッチ1
0を介してローパスフィルタ3の出力VP をボルテー
ジホロワ11に供給して位置誤差出力を検出し、インピ
ーダンス変換して、ボルテージホロワ11の出力は時定
数の大きいローパスフィルタ12に供給して平滑化し、
ローパスフィルタ12の出力VP1はトランジスタTr
1,Tr2,分圧回路を構成する抵抗R12,R13,
R14からなりリミッタ回路13に供給して、出力VP
1のレベルを制限する。出力VP1は加算器5に供給し
てローパスフィルタ3の出力VP とローパスフィルタ
4の出力VF と加算し、基準電圧Vr1との差を増幅
する。The position error detector compensation circuit 20 is connected to the switch 1
The output VP of the low-pass filter 3 is supplied to the voltage follower 11 through 0 to detect the position error output, and subjected to impedance conversion, and the output of the voltage follower 11 is supplied to the low-pass filter 12 with a large time constant for smoothing. turned into
The output VP1 of the low-pass filter 12 is a transistor Tr.
1, Tr2, resistors R12, R13 that constitute the voltage dividing circuit,
It consists of R14 and is supplied to the limiter circuit 13 to output VP.
Limit the level of 1. The output VP1 is supplied to an adder 5, where it is added to the output VP of the low-pass filter 3 and the output VF of the low-pass filter 4, and the difference with the reference voltage Vr1 is amplified.
【0010】したがって上記した第1実施例では、検出
位置誤差出力VP と検出誤差出力VF と位置誤差検
出器補償回路20の出力VP1との和が誤差出力となっ
て、位置誤差ループゲインを小さく保ったまま、位置誤
差検出出力を実質的に所望の値近くに保つことができ、
PLL回路がロックできない状態がなくなる。Therefore, in the first embodiment described above, the sum of the detected position error output VP, the detected error output VF, and the output VP1 of the position error detector compensation circuit 20 becomes the error output, and the position error loop gain is kept small. The position error detection output can be kept virtually close to the desired value while
There is no longer a situation where the PLL circuit cannot lock.
【0011】次に本発明の第2実施例について説明する
。図2は本発明の第2実施例し構成を示すブロック図で
ある。本実施例において第1実施例と同一の構成要素に
は同一の符号を付して、その説明は省略する。位置誤差
検出器補償回路21は位置誤差検出器補償回路20のボ
ルテージホロワ11に代って、反転増幅器14を設け、
分圧回路8の出力電圧Vr1を基準として、ローパスフ
ィルタ3の出力電圧VP との差を検出増幅し、反転増
幅器14の出力電圧はローパスフィルタ12に供給して
平滑化し、ローパスフィルタ12の出力電圧Vr2はリ
ミッタ13でそのレベルを制限する。ローパスフィルタ
12の出力Vr2は、ローパスフィルタ3の出力電圧V
P とローパスフィルタ4の出力電圧VF とを加算器
5Aで加算し、基準電圧Vr2との差を増幅すると共に
、加算器5Aの出力電圧を増幅する増幅器6Aに供給し
、増幅器6Aの出力電圧VM で直流モータ7を駆動す
る。Next, a second embodiment of the present invention will be explained. FIG. 2 is a block diagram showing the configuration of a second embodiment of the present invention. In this embodiment, the same components as in the first embodiment are denoted by the same reference numerals, and the explanation thereof will be omitted. The position error detector compensation circuit 21 is provided with an inverting amplifier 14 instead of the voltage follower 11 of the position error detector compensation circuit 20,
Using the output voltage Vr1 of the voltage dividing circuit 8 as a reference, the difference with the output voltage VP of the low-pass filter 3 is detected and amplified, the output voltage of the inverting amplifier 14 is supplied to the low-pass filter 12 and smoothed, and the output voltage of the low-pass filter 12 is The level of Vr2 is limited by a limiter 13. The output Vr2 of the low-pass filter 12 is the output voltage V of the low-pass filter 3.
P and the output voltage VF of the low-pass filter 4 are added by an adder 5A, the difference with the reference voltage Vr2 is amplified, and the output voltage of the adder 5A is supplied to the amplifier 6A, which amplifies the output voltage VM of the amplifier 6A. to drive the DC motor 7.
【0012】上記した本発明の第2実施例において、モ
ータ7の負荷トルクが増大したとする。電圧VM が増
大した分の電圧は位置誤差検出器出力電圧VP の上昇
でまかなわれるようとする。一方、位置誤差検出器出力
電圧VP は反転増幅器14で反転増幅されるので、電
圧Vr2の減少となる。速度誤差は僅かであるため速度
誤差検出器出力電圧VP は殆んど変動しない。一般に
抵抗R9 /R1 の比は小さい。そこで加算器5Aか
らみると電流入力点において抵抗R7 からの電流の入
力となる。その分だけ抵抗R1 からの電流の入力を抑
える方向に移行して安定する。すなわち速度誤差検出器
出力電圧VP の上昇は小さくてすむ。In the second embodiment of the present invention described above, it is assumed that the load torque of the motor 7 increases. It is assumed that the increase in voltage VM is covered by the increase in position error detector output voltage VP. On the other hand, since the position error detector output voltage VP is inverted and amplified by the inverting amplifier 14, the voltage Vr2 decreases. Since the speed error is small, the speed error detector output voltage VP hardly changes. Generally, the ratio of resistance R9/R1 is small. Therefore, when viewed from the adder 5A, the current is input from the resistor R7 at the current input point. The current input from the resistor R1 is suppressed by that amount, resulting in stability. In other words, the increase in the speed error detector output voltage VP can be small.
【0013】つぎに本発明の第3実施例について説明す
る。図3は本発明の第3実施例を示すブロック図である
。第3実施例は、位置誤差検出器出力VP を非反転増
幅器14Aに供給して、電圧V1 を抵抗分圧した分圧
電圧Vr1との差を増幅し、増幅出力をローパスフィル
タ12で平滑化する。ローパスフィルタ12の出力は基
準電圧を分圧電圧Vr1とする加算器15で位置誤差検
出器出力電圧VP と加算し基準電圧Vr1との差を増
幅して、加算器5に供給して速度誤差検出出力電圧VF
と加算する。Next, a third embodiment of the present invention will be explained. FIG. 3 is a block diagram showing a third embodiment of the present invention. In the third embodiment, the position error detector output VP is supplied to the non-inverting amplifier 14A to amplify the difference between the voltage V1 and the divided voltage Vr1 obtained by dividing the voltage V1 by resistance, and the amplified output is smoothed by the low-pass filter 12. . The output of the low-pass filter 12 is added to the position error detector output voltage VP by an adder 15 which uses the reference voltage as a divided voltage Vr1, and the difference with the reference voltage Vr1 is amplified and supplied to the adder 5 for speed error detection. Output voltage VF
and add.
【0014】つぎに本発明の第4実施例について説明す
る。図4は本発明の第4実施例を示すブロック図である
。本第4実施例は、ローパスフィルタ3で平滑化された
位置誤差検出器1の出力電圧VP と分圧電圧Vr1と
の差を増幅器14Aで増幅し、増幅器14Aの出力はロ
ーパスフィルタ12に供給して平滑化し、ローパスフィ
ルタ12の出力はリミッタ13に供給してリミットする
と共に、増幅器16に印加して位置誤差検出器1の出力
電圧VP との差を増幅器16で増幅し、加算器5へ供
給して速度誤差検出器2の出力と加算する。Next, a fourth embodiment of the present invention will be described. FIG. 4 is a block diagram showing a fourth embodiment of the present invention. In the fourth embodiment, the difference between the output voltage VP of the position error detector 1 smoothed by the low-pass filter 3 and the divided voltage Vr1 is amplified by the amplifier 14A, and the output of the amplifier 14A is supplied to the low-pass filter 12. The output of the low-pass filter 12 is supplied to the limiter 13 for limiting, and is also applied to the amplifier 16, where the difference between the output voltage VP and the position error detector 1 is amplified, and the output is supplied to the adder 5. and add it to the output of the speed error detector 2.
【0015】上述した第1〜第4実施例において、リミ
ッタ13は本質的には起動時のすみやかな定速への移行
をさせる作用をする。また、図1に示す如く直流モータ
7が定速近くになるまでは、スイッチ9,10を設けて
おいてもよい。図1で示せば起動時にはスイッチ9をオ
ン状態に、スイッチ10をオフ状態にし、定速時にはス
イッチ9をオフ状態に、スイッチ10をオン状態にすれ
ばよい。In the first to fourth embodiments described above, the limiter 13 essentially functions to quickly shift to constant speed at the time of startup. Further, as shown in FIG. 1, the switches 9 and 10 may be provided until the DC motor 7 reaches a constant speed. As shown in FIG. 1, the switch 9 is turned on and the switch 10 is turned off at startup, and the switch 9 is turned off and the switch 10 is turned on at constant speed.
【0016】つぎに本発明の第5実施例について説明す
る。図5は本発明の第5実施例を示すブロック図である
。つぎに示す第6実施例も共に、本実施例は速度誤差検
出器出力が所定の値よりずれているのを検出して、位置
誤差検出器出力を所定値の近くで動作させるものである
。図5に示す本実施例は図1に示す第1実施例に対応す
るものである。ローパスフィルタ4の出力を増幅器14
の反転入力端子に供給して、電圧V1 を抵抗分圧した
電圧Vr1を基準と比較して反転増幅する。増幅器14
の出力はローパスフィルタ12に供給して平滑化し、ロ
ーパスフィルタ12の出力は加算器5でローパスフィル
タ3の出力電圧VP とローパスフィルタ4の出力電圧
VF と加算する。増幅器14の利得はR6 /R5
であり、1/R7 =1/R8 ・R6 /R5 と各
定数を定めることによって、速度誤差検出器2の出力V
F と電圧Vr1との差の直流分を打消すことができる
。したがって、速度誤差検出器2の出力誤差分による位
置誤差検出出力を所定の値に保つことができる。リミッ
タ回路13は定常状態でPLLがロックしてしまった後
は無関係となる位の変動分しか存在しないため定速状態
では必要はないが、直流モータ7の起動時に必要となる
ものである。符号24は速度誤差検出器補償回路を示す
。Next, a fifth embodiment of the present invention will be explained. FIG. 5 is a block diagram showing a fifth embodiment of the present invention. In the sixth embodiment described below, this embodiment detects that the speed error detector output deviates from a predetermined value, and operates the position error detector output close to the predetermined value. The present embodiment shown in FIG. 5 corresponds to the first embodiment shown in FIG. The output of the low-pass filter 4 is transferred to the amplifier 14.
The voltage Vr1 obtained by dividing the voltage V1 by resistance is compared with a reference and inverted and amplified. Amplifier 14
The output of the low-pass filter 12 is supplied to the low-pass filter 12 for smoothing, and the output of the low-pass filter 12 is added to the output voltage VP of the low-pass filter 3 and the output voltage VF of the low-pass filter 4 in the adder 5. The gain of amplifier 14 is R6/R5
By defining each constant as 1/R7 = 1/R8 ・R6 /R5, the output V of the speed error detector 2
The DC component of the difference between F and voltage Vr1 can be canceled out. Therefore, the position error detection output due to the output error of the speed error detector 2 can be maintained at a predetermined value. The limiter circuit 13 is not necessary in a constant speed state because there is only a variation that is irrelevant after the PLL is locked in a steady state, but it is necessary when starting the DC motor 7. Reference numeral 24 indicates a speed error detector compensation circuit.
【0017】つぎに本発明の第6実施例について説明す
る。図6は本発明の第6実施例を示すブロック図である
。本第6実施例は図2に示す第2実施例に対応するもの
である。速度誤差検出器3の出力と電圧Vr1との差を
増幅器14Aで増幅し、増幅器14Aの出力はローパス
フィルタ12に供給して平滑化する。ローパスフィルタ
12の出力Vr2は加算器5および増幅器6の基準電圧
として供給し、速度誤差検出器3の出力と電圧Vr1と
の差に応じた電圧を加算器5の基準電圧Vr2を変化さ
せることにより、速度誤差検出出力の変化による位置誤
差検出器出力の変動が抑えられる。ここでR6 <<R
5 の条件で定数を定める。抵抗R2 とコンデンサC
2 は時定数の大きいローパスフィルタ13である。ま
たリミッタ回路13の作用は第5実施例の場合と同じで
ある。符号25は速度誤差検出器補償回路を示す。Next, a sixth embodiment of the present invention will be described. FIG. 6 is a block diagram showing a sixth embodiment of the present invention. The sixth embodiment corresponds to the second embodiment shown in FIG. The difference between the output of the speed error detector 3 and the voltage Vr1 is amplified by the amplifier 14A, and the output of the amplifier 14A is supplied to the low-pass filter 12 for smoothing. The output Vr2 of the low-pass filter 12 is supplied as a reference voltage to the adder 5 and the amplifier 6, and by changing the reference voltage Vr2 of the adder 5, a voltage corresponding to the difference between the output of the speed error detector 3 and the voltage Vr1 is applied. , fluctuations in the position error detector output due to changes in the speed error detection output can be suppressed. Here R6 <<R
5. Determine the constant under the conditions of 5. Resistor R2 and capacitor C
2 is a low-pass filter 13 with a large time constant. Further, the action of the limiter circuit 13 is the same as in the fifth embodiment. Reference numeral 25 indicates a speed error detector compensation circuit.
【0018】つぎに本発明の第7実施例について説明す
る。図7は本発明の第7実施例を示すブロック図である
。位置誤差検出器1の出力VP と速度誤差検出器2の
出力VF とは1対1で加算回路14Bで加算し、抵抗
R15・R16と協働して電圧Vr1との差を増幅し、
加算回路14Bの出力はローパスフィルタ12に供給す
る。ローパスフィルタ12の出力は加算器5に供給して
、出力VP と出力VF との和とに加える。いま、抵
抗R15対R16=1対6に設定し、かつR8 =R1
とするか、またはR15>>R16およびR8 =R
1 /6とすると、出力VP の電圧Vr1からのずれ
を1/4に抑えることができる。符号26は誤差検出器
補償回路を示す。図8はローパスフィルタ12を電圧V
Pのみを平滑化するようにした場合を示している。電圧
VP のみをローパスフィルタ12で平滑化することに
よって起動時の追従を速やかに行うことができる。Next, a seventh embodiment of the present invention will be described. FIG. 7 is a block diagram showing a seventh embodiment of the present invention. The output VP of the position error detector 1 and the output VF of the speed error detector 2 are added one-to-one in an adding circuit 14B, and the difference with the voltage Vr1 is amplified in cooperation with resistors R15 and R16.
The output of the adder circuit 14B is supplied to the low-pass filter 12. The output of the low-pass filter 12 is supplied to the adder 5 and added to the sum of the outputs VP and VF. Now, set the resistances R15 to R16 = 1 to 6, and R8 = R1
or R15 >> R16 and R8 = R
If it is set to 1/6, the deviation of the output VP from the voltage Vr1 can be suppressed to 1/4. Reference numeral 26 indicates an error detector compensation circuit. FIG. 8 shows that the low-pass filter 12 is connected to the voltage V
This shows a case where only P is smoothed. By smoothing only the voltage VP with the low-pass filter 12, it is possible to quickly follow up at startup.
【0019】つぎに本発明の第8実施例について説明す
る。図9は本発明の第8実施例を示すブロック図である
。本第8実施例は速度誤差検出器3の出力VF に対し
て位置誤差検出器1の出力VP を増幅器14Bで非反
転増幅する。すなわち出力VP と出力VF との差を
増幅し増幅出力をローパスフィルタ12に供給して平滑
化する。ローパスフィルタ12の出力は、加算器5で出
力VF と出力VP との和に加える。符号27は誤差
検出器補償回路を示す。Next, an eighth embodiment of the present invention will be described. FIG. 9 is a block diagram showing an eighth embodiment of the present invention. In the eighth embodiment, the output VP of the position error detector 1 is non-invertedly amplified with respect to the output VF of the speed error detector 3 by an amplifier 14B. That is, the difference between the output VP and the output VF is amplified, and the amplified output is supplied to the low-pass filter 12 for smoothing. An adder 5 adds the output of the low-pass filter 12 to the sum of the output VF and the output VP. Reference numeral 27 indicates an error detector compensation circuit.
【0020】[0020]
【発明の効果】以上説明した如く本発明によれば、位置
誤差検出出力、速度誤差検出出力、位置誤差検出出力と
速度誤差検出出力との和が所定値を超えたことを検出し
、この検出出力に応じた値を、位置誤差検出出力と速度
誤差検出出力との和に加えるか、前記値にともなって位
置誤差検出出力と速度誤差との加算器の基準電圧を変化
させることによって、位置誤差検出出力が所定値内に抑
えられ、PLLがロックする状態になる。As explained above, according to the present invention, it is possible to detect that the position error detection output, the speed error detection output, the sum of the position error detection output and the speed error detection output exceeds a predetermined value; The position error can be calculated by adding a value corresponding to the output to the sum of the position error detection output and the speed error detection output, or by changing the reference voltage of the adder for the position error detection output and the speed error according to the value. The detection output is suppressed within a predetermined value, and the PLL becomes locked.
【図1】本発明の第1実施例を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図2】本発明の第2実施例を示すブロック図である。FIG. 2 is a block diagram showing a second embodiment of the present invention.
【図3】本発明の第3実施例を示すブロック図である。FIG. 3 is a block diagram showing a third embodiment of the present invention.
【図4】本発明の第4実施例を示すブロック図である。FIG. 4 is a block diagram showing a fourth embodiment of the present invention.
【図5】本発明の第5実施例を示すブロック図である。FIG. 5 is a block diagram showing a fifth embodiment of the present invention.
【図6】本発明の第6実施例を示すブロック図である。FIG. 6 is a block diagram showing a sixth embodiment of the present invention.
【図7】本発明の第7実施例を示すブロック図である。FIG. 7 is a block diagram showing a seventh embodiment of the present invention.
【図8】本発明の第7実施例の変形例を示すブロック図
である。FIG. 8 is a block diagram showing a modification of the seventh embodiment of the present invention.
【図9】本発明の第8実施例を示すブロック図である。FIG. 9 is a block diagram showing an eighth embodiment of the present invention.
1 位置誤差検出器2
速度誤差検出器3,4,12 ロー
パスフィルタ
5 加算器
7 直流モータ13
リミッタ回路20,21,24,25,26
,27 誤差検出器出力誤差補償回路1 Position error detector 2
Speed error detector 3, 4, 12 Low-pass filter 5 Adder 7 DC motor 13
Limiter circuit 20, 21, 24, 25, 26
, 27 Error detector output error compensation circuit
Claims (6)
ルスモータの出力と比較する位置誤差検出器と、速度目
標値と前記パルスモータの出力とを比較する速度誤差検
出器とを備え、検出位置誤差と検出速度誤差出力とを加
算器で加算し、加算出力を増幅し、増幅出力で直流モー
タを駆動する直流モータのPLL速度制御方法において
、位置誤差検出器から出力される検出位置誤差が所定値
から離れていることを検出して、この検出位置誤差に応
じた値を加算器でさらに加算して位置誤差検出器から出
力される検出位置誤差を所定範囲内にすることを特徴と
する直流モータのPLL速度制御方法。1. A position error detector that compares a position target value with the output of a pulse motor connected to a DC motor, and a speed error detector that compares a speed target value with the output of the pulse motor, the detection position being In a PLL speed control method for a DC motor in which the error and the detected speed error output are added together using an adder, the added output is amplified, and the amplified output drives the DC motor, the detected position error output from the position error detector is set to a predetermined value. A direct current that is characterized by detecting that the detected position error is far from the value and further adding a value corresponding to the detected position error using an adder to bring the detected position error output from the position error detector within a predetermined range. PLL speed control method for motor.
ルスモータの出力とを比較する位置誤差検出器と、速度
目標値と前記パルスモータの出力とを比較する速度誤差
検出器とを備え、検出位置誤差と検出速度誤差出力とを
加算器で加算し加算出力を増幅し、増幅出力で直流モー
タを駆動する直流モータのPLL速度制御方法において
、位置誤差検出器から出力される検出位置誤差が所定値
から離れていることを検出して、この検出位置誤差に応
じて前記増幅の基準値を変動させて位置誤差検出器から
出力される検出位置誤差を所定範囲内にすることを特徴
とする直流モータのPLL速度制御方法。2. A position error detector that compares a position target value and an output of a pulse motor connected to a DC motor, and a speed error detector that compares a speed target value and an output of the pulse motor, In a PLL speed control method for a DC motor, in which a position error and a detected speed error output are added together using an adder, the added output is amplified, and the DC motor is driven by the amplified output, the detected position error output from a position error detector is a predetermined value. The DC current is characterized in that the reference value of the amplification is varied according to the detected position error by detecting that the position error is far from the detected position error, and the detected position error output from the position error detector is within a predetermined range. PLL speed control method for motor.
ルスモータの出力とを比較する位置誤差検出器と、速度
目標値と前記パルスモータの出力とを比較する速度誤差
検出器とを備え、検出位置誤差と検出速度誤差出力とを
加算器で加算し、加算出力を増幅し、増幅出力で直流モ
ータを駆動する直流モータのPLL速度制御方法におい
て、速度誤差検出器から出力される検出速度誤差が所定
値から離れていることを検出して、この検出速度誤差に
応じた値を加算器でさらに加算して位置誤差検出器から
出力される検出位置誤差を所定範囲内にすることを特徴
とする直流モータのPLL速度制御方法。3. A detection device comprising: a position error detector that compares a position target value and an output of a pulse motor connected to a DC motor; and a speed error detector that compares a speed target value and an output of the pulse motor. In a PLL speed control method for a DC motor in which the position error and the detected speed error output are added together using an adder, the added output is amplified, and the DC motor is driven by the amplified output, the detected speed error output from the speed error detector is It is characterized by detecting that the speed is far from a predetermined value and adding a value corresponding to the detected speed error using an adder to bring the detected position error output from the position error detector within a predetermined range. PLL speed control method for DC motor.
ルスモータの出力とを比較する位置誤差検出器と、速度
目標値と前記パルスモータの出力とを比較する速度誤差
検出器とを備え、検出位置誤差と検出速度誤差出力とを
加算器で加算し、加算出力を増幅し、増幅出力で直流モ
ータを駆動する直流モータのPLL速度制御方法におい
て、速度誤差検出器から出力される検出速度誤差が所定
値から離れていることを検出して、その検出速度誤差に
応じて前記増幅の基準値を変動させて位置誤差検出器か
ら出力される検出位置誤差を所定範囲内にすることを特
徴とする直流モータのPLL速度制御方法。4. A position error detector that compares a position target value and an output of a pulse motor connected to a DC motor, and a speed error detector that compares a speed target value and an output of the pulse motor, In a PLL speed control method for a DC motor in which the position error and the detected speed error output are added together using an adder, the added output is amplified, and the DC motor is driven by the amplified output, the detected speed error output from the speed error detector is The method is characterized in that the detection position error output from the position error detector is brought within a predetermined range by detecting that the position error is far from a predetermined value and varying the reference value of the amplification according to the detected speed error. PLL speed control method for DC motor.
ルスモータの出力とを比較する位置誤差検出器と、速度
目標値と前記パルスモータの出力とを比較する速度誤差
検出器とを備え、検出位置誤差と検出速度誤差出力とを
加算器で加算し、加算出力を増幅し、増幅出力で直流モ
ータを駆動する直流モータのPLL速度制御方法におい
て、位置誤差検出器から出力される検出位置誤差と速度
誤差検出器から出力される検出速度誤差との和が所定値
から離れていることを検出して、検出位置誤差と検出速
度誤差との和に応じた値を加算器でさらに加算して位置
誤差検出器から出力される検出位置誤差を所定範囲内に
することを特徴とする直流モータのPLL速度制御方法
。5. A position error detector that compares a position target value and an output of a pulse motor connected to a DC motor, and a speed error detector that compares a speed target value and an output of the pulse motor, In a PLL speed control method for a DC motor in which the position error and the detected speed error output are added together using an adder, the added output is amplified, and the amplified output drives the DC motor, the detected position error output from the position error detector and It is detected that the sum of the detected speed error output from the speed error detector is far from a predetermined value, and an adder further adds a value corresponding to the sum of the detected position error and the detected speed error to determine the position. A PLL speed control method for a DC motor, characterized in that a detected position error output from an error detector is kept within a predetermined range.
ルスモータの出力とを比較する位置誤差検出器と、速度
目標値と前記パルスモータの出力とを比較する速度誤差
検出器とを備え、検出位置誤差と検出速度誤差出力とを
加算器で加算し、加算出力を増幅し、増幅出力で直流モ
ータを駆動する直流モータのPLL速度制御方法におい
て、位置誤差検出器から出力される検出位置誤差が速度
誤差検出器から出力される検出速度誤差からずれている
ことを検出し、この検出出力に応じた値を加算器でさら
に加算して位置誤差検出器から出力される検出位置誤差
を所定範囲内することを特徴とする直流モータのPLL
制御方法。6. A detection device comprising: a position error detector that compares a position target value and an output of a pulse motor connected to a DC motor; and a speed error detector that compares a speed target value and an output of the pulse motor. In a PLL speed control method for a DC motor in which a position error and a detected speed error output are added together using an adder, the added output is amplified, and the DC motor is driven by the amplified output, the detected position error output from a position error detector is A deviation from the detected speed error output from the speed error detector is detected, and a value corresponding to this detection output is further added in an adder to bring the detected position error output from the position error detector within a predetermined range. A PLL for a DC motor characterized by
Control method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3091374A JPH04304182A (en) | 1991-03-29 | 1991-03-29 | Pll speed control method for dc motor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3091374A JPH04304182A (en) | 1991-03-29 | 1991-03-29 | Pll speed control method for dc motor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04304182A true JPH04304182A (en) | 1992-10-27 |
Family
ID=14024603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3091374A Withdrawn JPH04304182A (en) | 1991-03-29 | 1991-03-29 | Pll speed control method for dc motor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04304182A (en) |
-
1991
- 1991-03-29 JP JP3091374A patent/JPH04304182A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4266177A (en) | Power factor control system for AC induction motors | |
JP3695577B2 (en) | PWM control circuit for DC-DC converter | |
EP0712775A2 (en) | Electric power steering apparatus | |
JPH0746651B2 (en) | Solenoid drive | |
US5912542A (en) | Variable load inductance compensation for motor drive circuits | |
US11444527B2 (en) | Switching regulator with improved load regulation and the method thereof | |
JPH04304182A (en) | Pll speed control method for dc motor | |
JP2003216251A (en) | Direct current stabilization power supply | |
JP2662569B2 (en) | Output current detection circuit fail-safe circuit | |
JPS6325911Y2 (en) | ||
JPH04351500A (en) | Electromagnetic clutch controller for vehicle | |
JPS62135287A (en) | Control response changeover circuit | |
JPS5827073Y2 (en) | Overdrive current prevention circuit in electronic governor | |
JP2843411B2 (en) | DC motor constant speed controller | |
KR100443844B1 (en) | Apparatus of driving in solenoid valve | |
JPH04265682A (en) | Servo amplifier provided with function for limiting upper limit rotational speed | |
JP2537452Y2 (en) | AC motor control device | |
KR100281174B1 (en) | Electronic proportional valve drive control circuit | |
JPS6218999Y2 (en) | ||
JPH05328774A (en) | Controlling method for speed of dc motor | |
JP2616156B2 (en) | Power output circuit | |
JPH0934565A (en) | Stabilized power circuit | |
JPS61240872A (en) | Speed controller of motor | |
JPH0733599Y2 (en) | Stepping motor drive | |
JP2551748B2 (en) | Motor speed controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |