JPH04299581A - Manufacture of thin film element - Google Patents
Manufacture of thin film elementInfo
- Publication number
- JPH04299581A JPH04299581A JP3087799A JP8779991A JPH04299581A JP H04299581 A JPH04299581 A JP H04299581A JP 3087799 A JP3087799 A JP 3087799A JP 8779991 A JP8779991 A JP 8779991A JP H04299581 A JPH04299581 A JP H04299581A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etched
- etching
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010409 thin film Substances 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000000059 patterning Methods 0.000 claims abstract description 23
- 238000000605 extraction Methods 0.000 claims abstract description 20
- 239000011241 protective layer Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 23
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 239000011651 chromium Substances 0.000 description 35
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、薄膜半導体素子におい
て、フォトリソグラフィー技術を用いて行う信号引き出
し電極であるＣｒ／Ａｌ層の形成に係る薄膜素子の製法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film semiconductor device in which a Cr/Al layer, which is a signal extraction electrode, is formed using photolithography.
【０００２】0002
【従来の技術】図５は、昭和６３年秋応用物理学会に６
Ｐ−ＺＥ−１０として富士ゼロックス社より発表された
フォトダイオードの構造断面図である。すなわち、ガラ
ス基板１上に非晶質シリコン光導電体３を透明電極４と
金属電極（下部電極）２で挟んだサンドイッチ型の受光
素子であって、この素子では透明電極４上に設けられた
信号引き出し電極５はフォトダイオードの暗電流の上昇
を抑えるために、透明電極に接するＣｒ層とその上に形
成されたＡｌ層からなるＣｒ／Ａｌ層で形成されている
。なお、同図において、９はダイオード接合を含む素子
における表面の電気的分離および表面保護のための保護
層である。[Prior art] Figure 5 shows the
It is a structural cross-sectional view of a photodiode announced by Fuji Xerox as P-ZE-10. That is, it is a sandwich-type light-receiving element in which an amorphous silicon photoconductor 3 is sandwiched between a transparent electrode 4 and a metal electrode (lower electrode) 2 on a glass substrate 1; The signal extraction electrode 5 is formed of a Cr/Al layer consisting of a Cr layer in contact with the transparent electrode and an Al layer formed thereon, in order to suppress an increase in the dark current of the photodiode. In the figure, 9 is a protective layer for electrically isolating and protecting the surface of an element including a diode junction.
【０００３】0003
【発明が解決しようとする課題】上記フォトダイオード
のような薄膜半導体素子の製造工程は、図６の断面図に
示すように、まず、基板１上に下部電極２、ａ−Ｓｉ光
導電体３、透明電極４が形成され、保護層９がパターニ
ングされ、さらにＣｒ層６とＡｌ層７からなる引き出し
電極あるいは配線がＣｒ／Ａｌ配線層として形成され、
その上の所定個所にパターニングレジスト１０が形成さ
れる（以上、図６参照）。[Problems to be Solved by the Invention] In the manufacturing process of a thin film semiconductor device such as the photodiode, as shown in the cross-sectional view of FIG. , a transparent electrode 4 is formed, a protective layer 9 is patterned, and an extraction electrode or wiring consisting of a Cr layer 6 and an Al layer 7 is formed as a Cr/Al wiring layer,
A patterning resist 10 is formed at a predetermined location thereon (see FIG. 6).
【０００４】次いで、このＣｒ／Ａｌ配線層は同一のパ
ターニングレジスト１０をマスクとしてエッチングされ
る。これには、まずＡｌ層７がエッチングされ、次にＣ
ｒ層６がエッチングされる。図７はこのようなエッチン
グ後の状態を示す素子の断面図である。Next, this Cr/Al wiring layer is etched using the same patterning resist 10 as a mask. For this, first the Al layer 7 is etched, then the C
The r layer 6 is etched. FIG. 7 is a cross-sectional view of the device after such etching.
【０００５】ところが、ＡｌとＣｒに単極電位差がある
ためＣｒエッチャント中でＡｌ−Ｃｒ間で局部電池が形
成され、Ａｌの方がＣｒよりも単極電位が小さいためＡ
ｌとＣｒの同居によりＣｒのエッチャント中でＣｒがエ
ッチングされにくくなる現象が生ずる。そのため、Ｃｒ
エッチングしたときにＣｒのエッチング残８が保護層９
上に発生し、ショートなどの原因となり、歩留りが低下
するという課題があった。However, since there is a unipolar potential difference between Al and Cr, a local battery is formed between Al and Cr in a Cr etchant, and since Al has a lower unipolar potential than Cr, A
The coexistence of l and Cr causes a phenomenon in which Cr becomes difficult to be etched in a Cr etchant. Therefore, Cr
When etched, the etching residue 8 of Cr is the protective layer 9.
There is a problem in that this occurs on the surface, causing short circuits and the like, resulting in a decrease in yield.
【０００６】したがって本発明の目的は、フォトダイオ
ードのような薄膜素子において、引き出し電極としてＣ
ｒ／Ａｌ配線層をエッチングにより形成する際、上述の
ようなＣｒのエッチング残が生ずることなく、したがっ
て歩留りの低下を抑制した薄膜素子の製法を提供するこ
とにある。Therefore, an object of the present invention is to use C as an extraction electrode in a thin film element such as a photodiode.
It is an object of the present invention to provide a method for manufacturing a thin film element in which the above-described etching residue of Cr is not generated when an r/Al wiring layer is formed by etching, thereby suppressing a decrease in yield.
【０００７】[0007]
【課題を解決するための手段】本発明者らは、上記目的
を達成すべく研究の結果、前記Ａｌ層にエッチングを施
すに当って、横方向の等方性エッチングにおいて、少な
くともＡｌ層厚の２倍に達するオーバーエッチングを施
せば前記の課題が解決されること、さらには上記Ａｌ層
のエッチング後、該素子をベーク処理することにより、
パターニングレジスト層のアンダーカットされている部
分を下方にたれ下がらせることによりＡｌ層をカバーす
るようにすれば、より効果的であることを見出し本発明
に到達した。[Means for Solving the Problem] As a result of research to achieve the above object, the present inventors have found that when etching the Al layer, at least the thickness of the Al layer is reduced in lateral isotropic etching. The above-mentioned problem can be solved by over-etching twice as much, and further, by baking the element after etching the Al layer,
The inventors have discovered that it is more effective to cover the Al layer by letting the undercut portion of the patterning resist layer hang downward, resulting in the present invention.
【０００８】したがって本発明は、絶縁基板上に下部電
極、非晶質光導電体、透明電極および保護層を順次パタ
ーニングしてなる素子本体部上に、該透明電極の引き出
し電極としてＣｒ／Ａｌ層を形成し、次いで該引き出し
電極用のパターニングレジスト層を形成した後、ウェッ
トエッチング法によりＡｌ層をエッチングし、次いでＣ
ｒ層をエッチングする工程からなる薄膜素子の製法にお
いて、上記Ａｌ層のエッチングがマスクのエッジから進
行する等方性エッチングであって、マスク材としての上
記パターニングレジスト層に対して少なくともＡｌ層厚
の２倍に達するオーバーエッチングを施し、好ましくは
ベーク処理によって該パターニングレジスト層のアンダ
ーカットされている部分を下方にたれ下がらせることに
よりＡｌ層をカバーした後、Ｃｒ層をエッチングするこ
とを特徴とする薄膜素子の製法を提供するものである。Therefore, the present invention provides a Cr/Al layer as an extraction electrode of the transparent electrode on an element body formed by sequentially patterning a lower electrode, an amorphous photoconductor, a transparent electrode, and a protective layer on an insulating substrate. After forming a patterning resist layer for the extraction electrode, the Al layer is etched by a wet etching method, and then a C
In the method for manufacturing a thin film element comprising the step of etching the r layer, the etching of the Al layer is isotropic etching that proceeds from the edge of the mask, and the etching of the Al layer is at least as thick as the patterning resist layer as a mask material. The Cr layer is etched after the Al layer is covered by over-etching up to 2 times and preferably by baking to cause the undercut portion of the patterning resist layer to sag downward. A method for manufacturing a thin film device is provided.
【０００９】[0009]
【作用】Ａｌ層のエッチングに際し、少なくともＡｌ層
厚の２倍に達するオーバーエッチングを施すことにより
、相対的にＡｌ層のＣｒエッチャント中へ露出する面積
が小さくなるため保護層上にＣｒエッチング残が生ずる
ことがない。[Operation] When etching the Al layer, by over-etching to at least twice the thickness of the Al layer, the area of the Al layer exposed to the Cr etchant becomes relatively small, so Cr etching remains on the protective layer. It never occurs.
【００１０】0010
【実施例】図１ないし図４はいずれも本発明の１実施例
における製法順序を示す素子断面図であって、これらを
参照して以下説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 to 4 are sectional views of a device showing the manufacturing method according to an embodiment of the present invention, and the following description will be made with reference to these.
【００１１】図１に示すように、ガラス基板１上に下部
電極２と、Ｎ型の水素化非晶質シリコン膜（以下、Ｎ型
膜という）、Ｉ型（真性半導体）の水素化非晶質シリコ
ン膜（以下、Ｉ型膜という）およびＰ型の水素化非晶質
シリコン膜（以下、Ｐ型膜という）からなる非晶質シリ
コン導電体（以下、ａ−Ｓｉ光導電体と記す）３と、透
明電極（上部電極）４と、保護層９とからなる素体本体
部を形成した。As shown in FIG. 1, a lower electrode 2 is provided on a glass substrate 1, an N-type hydrogenated amorphous silicon film (hereinafter referred to as N-type film), and an I-type (intrinsic semiconductor) hydrogenated amorphous silicon film. An amorphous silicon conductor (hereinafter referred to as an a-Si photoconductor) consisting of a pure silicon film (hereinafter referred to as I-type film) and a P-type hydrogenated amorphous silicon film (hereinafter referred to as P-type film) 3, a transparent electrode (upper electrode) 4, and a protective layer 9.
【００１２】各部の製造方法を詳しく述べると、下部電
極２はクロム（Ｃｒ）を膜厚１０００オングストローム
にスパッタリングすることによって形成した。Ｎ型膜、
Ｉ型膜およびＰ型膜はグロー放電法によりそれぞれ形成
した。Ｎ型膜はＳｉＨ４ 、ＰＨ３ およびＨ２ の混
合ガスを用いて約 ３００オングストロームの膜厚に形
成し、Ｐ（リン）のドープ量を ０．６％とした。Ｉ型
膜はＳｉＨ４ 、Ｈ２ の混合ガスを用いて膜厚約５０
００オングストロームに形成し、導電型決定不純物はも
ちろん添加しなかった。Ｐ型膜はＳｉＨ４ 、Ｂ２ Ｈ
６ 、Ｈ２ の混合ガスを用いて膜厚約 ３００オング
ストロームに形成し、Ｂ（ボロン）のドープ量を ０．
６％とした。Describing in detail the manufacturing method of each part, the lower electrode 2 was formed by sputtering chromium (Cr) to a thickness of 1000 angstroms. N-type membrane,
The I-type film and the P-type film were each formed by a glow discharge method. The N-type film was formed to a thickness of about 300 angstroms using a mixed gas of SiH4, PH3 and H2, and the amount of P (phosphorus) doped was 0.6%. The I-type film is made using a mixed gas of SiH4 and H2 to a film thickness of approximately 50 mm.
00 angstroms, and of course no conductivity type determining impurities were added. P-type film is SiH4, B2H
The film was formed to a thickness of about 300 angstroms using a mixed gas of 0.6 and H2, and the amount of boron doped was 0.6 and H2.
It was set at 6%.
【００１３】透明電極４は、電子ビーム蒸着法によりＩ
ＴＯ（酸化インジウムスズ）を膜厚９００ オングスト
ロームに蒸着することによって得た。その後、下部電極
２、Ｎ型膜、Ｉ型膜およびＰ型膜からなるａ−Ｓｉ光導
電体３、透明電極４のパターニングを行い前記図１に示
す通りである。The transparent electrode 4 is made of I by electron beam evaporation.
It was obtained by vapor depositing TO (indium tin oxide) to a thickness of 900 angstroms. Thereafter, the lower electrode 2, the a-Si photoconductor 3 consisting of an N-type film, an I-type film, and a P-type film, and the transparent electrode 4 are patterned as shown in FIG. 1.
【００１４】次に、層間絶縁膜として機能する保護層９
をＩ型膜と同様にグロー放電法によって形成した。さら
に詳細には、この保護層９はＳｉＨ４ 、Ｈ２ の混合
ガスを用いて約１μｍの膜厚に形成し、導電型決定不純
物をノンドープとした。しかる後、透明電極４の所定部
分が露出するようにパターニングした。なお、保護層９
は電気的分離および表面保護を達成するためにＮ型膜と
Ｉ型膜とＰ型膜と透明電極４の側面の全部を覆い、かつ
下部電極２の側面の大部分を覆っている。Next, a protective layer 9 functioning as an interlayer insulating film is formed.
was formed by the glow discharge method in the same way as the type I film. More specifically, the protective layer 9 was formed to a thickness of about 1 μm using a mixed gas of SiH4 and H2, and was not doped with conductivity type determining impurities. Thereafter, patterning was performed so that a predetermined portion of the transparent electrode 4 was exposed. Note that the protective layer 9
covers all of the side surfaces of the N-type film, I-type film, P-type film, and transparent electrode 4, and also covers most of the side surfaces of the lower electrode 2, in order to achieve electrical isolation and surface protection.
【００１５】次に、透明電極４の引き出し電極を形成し
た。なお、この引き出し電極は、スパッタリング法でま
ずＣｒ層６を層厚 ６００オングストロームに形成し、
続いてＡｌ層７を層厚１μｍに形成した。その後、引き
出し電極用のパターニングレジスト１０をフォトリソグ
ラフィー技術で形成した（以上、図１参照）。Next, an extraction electrode of the transparent electrode 4 was formed. Note that this lead-out electrode was first formed by forming a Cr layer 6 to a thickness of 600 angstroms by sputtering.
Subsequently, an Al layer 7 was formed to a thickness of 1 μm. Thereafter, a patterning resist 10 for an extraction electrode was formed by photolithography (see FIG. 1).
【００１６】次に、図２に示すように、ウェットエッチ
ング法により、Ａｌ層をエッチングする。Ａｌ層は、４
０℃に加温されたリン酸を主成分とするエッチャントに
ディップすることにより処理され、パターニングレジス
ト１０の端から２μｍオーバーエッチングした（以上、
図２参照）。従来は１μｍのオーバーエッチングであっ
たが、不良の原因となる残渣が生じていた。Next, as shown in FIG. 2, the Al layer is etched by wet etching. The Al layer is 4
The patterning resist 10 was treated by dipping it in an etchant mainly composed of phosphoric acid heated to 0° C., and overetched by 2 μm from the edge of the patterning resist 10 (as described above).
(see Figure 2). Conventionally, over-etching was performed by 1 μm, but this resulted in a residue that caused defects.
【００１７】次に、 １５０℃で６０分間ベークし、パ
ターニングレジスト１０の先端部を下方に垂れ下がらせ
た（以上、図３参照）。Next, it was baked at 150° C. for 60 minutes, so that the leading end of the patterning resist 10 hung downward (see FIG. 3).
【００１８】次に、ウェットエッチング法により、引き
出し電極のＣｒ層６をエッチングした。Ｃｒ層は、硝酸
第２セリウムアンモニウムを主成分とするエッチャント
に室温にてディップすることにより処理された（以上、
図４参照）。Next, the Cr layer 6 of the lead electrode was etched by wet etching. The Cr layer was treated by dipping it at room temperature in an etchant mainly composed of ceric ammonium nitrate (as described above).
(See Figure 4).
【００１９】以上の工程を経て作製された素子において
、上記エッチングにより露出した保護層９上にはＣｒエ
ッチング残は見られなかった。In the device manufactured through the above steps, no Cr etching residue was found on the protective layer 9 exposed by the above etching.
【００２０】[0020]
【発明の効果】以上説明したように、Ａｌ層のオーバー
エッチングにより、続いて行うＣｒ層のエッチング後に
露出した保護層上にＣｒのエッチング残が生じなくなり
、Ｃｒ残を原因とするショートによる不良を除くことが
できる。As explained above, by over-etching the Al layer, no etching residue of Cr is left on the protective layer exposed after the subsequent etching of the Cr layer, and defects due to short circuits caused by the Cr residue can be prevented. Can be removed.
【図１】本発明の１実施例において、基板上に下部電極
、ａ−Ｓｉ光導電体、透明電極、引き出し電極および保
護層をパターニングした後の素子の断面図である。FIG. 1 is a cross-sectional view of a device after patterning a lower electrode, an a-Si photoconductor, a transparent electrode, an extraction electrode, and a protective layer on a substrate in one embodiment of the present invention.
【図２】図１に続いて、引き出し用電極のＡｌ層をウェ
ットエッチングした状態を示す素子の断面図である。2 is a cross-sectional view of the element showing a state in which the Al layer of the extraction electrode has been wet-etched following FIG. 1; FIG.
【図３】図２に続いて、ベーク処理によって、パターニ
ングレジストの先端部を下に垂れ下げた状態を示す素子
の断面図である。FIG. 3 is a cross-sectional view of the element, following FIG. 2, showing a state in which the leading end of the patterning resist hangs down due to baking treatment.
【図４】図３に続いて、引き出し用電極のＣｒ層をウェ
ットエッチングした状態を示す素子の断面図である。4 is a cross-sectional view of the element showing a state in which the Cr layer of the extraction electrode has been wet-etched following FIG. 3; FIG.
【図５】ａ−Ｓｉ光導電体を透明電極と金属電極ではさ
んだ受光素子部とＣｒ／Ａｌ層からなる引き出し電極を
有する従来のフォトダイオードの構造を示す断面図であ
る。FIG. 5 is a cross-sectional view showing the structure of a conventional photodiode having a light receiving element portion in which an a-Si photoconductor is sandwiched between a transparent electrode and a metal electrode, and an extraction electrode made of a Cr/Al layer.
【図６】従来のフォトダイオートの製造工程において、
パターニングレジストが形成された時点での素子の断面
図である。[Figure 6] In the conventional photodiode manufacturing process,
FIG. 3 is a cross-sectional view of the element at the time when a patterning resist is formed.
【図７】従来のフォトダイオードの製造工程において、
引き出し電極のＡｌ層をエッチング後、Ｃｒ層をエッチ
ングした時のＣｒのエッチング残発生個所を示す素子の
断面図である。[Figure 7] In the conventional photodiode manufacturing process,
FIG. 3 is a cross-sectional view of the element showing a portion where Cr remains after etching when the Cr layer is etched after etching the Al layer of the extraction electrode.
【符号の説明】 １ ガラス基板 ２ 金属電極あるいは下部電極 ３ ａ−Ｓｉ光導電体 ４ 透明電極 ５ （信号）引き出し電極 ６ Ｃｒ層 ７ Ａｌ層 ８ Ｃｒのエッチング残 ９ 保護層 １０ パターニングレジスト層[Explanation of symbols] 1 Glass substrate 2 Metal electrode or lower electrode 3 a-Si photoconductor 4 Transparent electrode 5 (Signal) extraction electrode 6 Cr layer 7 Al layer 8 Etching residue of Cr 9 Protective layer 10 Patterning resist layer
Claims (2)
体、透明電極および保護層を順次パターニングしてなる
素子本体部上に、該透明電極の引き出し電極としてＣｒ
／Ａｌ層を形成し、次いで該引き出し電極用のパターニ
ングレジスト層を形成した後、ウェットエッチング法に
よりＡｌ層をエッチングし、次いでＣｒ層をエッチング
する工程からなる薄膜素子の製法において、上記Ａｌ層
のエッチングがマスクのエッジから進行する等方性エッ
チングであって、マスク材としての上記パターニングレ
ジスト層に対して少なくともＡｌ層厚の２倍に達するオ
ーバーエッチングを施し、しかる後Ｃｒ層をエッチング
することを特徴とする薄膜素子の製法。1. On an element main body formed by sequentially patterning a lower electrode, an amorphous photoconductor, a transparent electrode, and a protective layer on an insulating substrate, a Cr layer is placed as an extraction electrode of the transparent electrode.
/Al layer, then a patterning resist layer for the extraction electrode is formed, and then the Al layer is etched by a wet etching method, and then the Cr layer is etched. Etching is isotropic etching that proceeds from the edge of the mask, and the patterning resist layer as a mask material is over-etched to at least twice the thickness of the Al layer, and then the Cr layer is etched. Characteristic manufacturing method for thin film elements.
体、透明電極および保護層を順次パターニングしてなる
素子本体部上に、該透明電極の引き出し電極としてＣｒ
／Ａｌ層を形成し、次いで該引き出し電極用のパターニ
ングレジスト層を形成した後、ウェットエッチング法に
よりＡｌ層をエッチングし、次いでＣｒ層をエッチング
する工程からなる薄膜素子の製法において、上記Ａｌ層
のエッチングがマスクのエッジから進行する等方性エッ
チングであって、マスク材としての上記パターニングレ
ジスト層に対して少なくともＡｌ層厚の２倍に達するオ
ーバーエッチングを施し、次いでベーク処理によって該
パターニングレジスト層のアンダーカットされている部
分を下方にたれ下がらせることによりＡｌ層をカバーし
た後、Ｃｒ層をエッチングすることを特徴とする薄膜素
子の製法。2. A lower electrode, an amorphous photoconductor, a transparent electrode, and a protective layer are sequentially patterned on an insulating substrate.
/Al layer, then a patterning resist layer for the extraction electrode is formed, and then the Al layer is etched by a wet etching method, and then the Cr layer is etched. Etching is isotropic etching in which etching proceeds from the edge of the mask, and the patterning resist layer as a mask material is over-etched to at least twice the thickness of the Al layer, and then baked to remove the patterning resist layer. A method for manufacturing a thin film element, which comprises covering the Al layer by letting the undercut portion hang downward, and then etching the Cr layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087799A JPH04299581A (en) | 1991-03-27 | 1991-03-27 | Manufacture of thin film element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3087799A JPH04299581A (en) | 1991-03-27 | 1991-03-27 | Manufacture of thin film element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04299581A true JPH04299581A (en) | 1992-10-22 |
Family
ID=13925030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3087799A Withdrawn JPH04299581A (en) | 1991-03-27 | 1991-03-27 | Manufacture of thin film element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04299581A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189482A (en) * | 1999-12-30 | 2001-07-10 | Honda Motor Co Ltd | Method for manufacturing solar cell |
-
1991
- 1991-03-27 JP JP3087799A patent/JPH04299581A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189482A (en) * | 1999-12-30 | 2001-07-10 | Honda Motor Co Ltd | Method for manufacturing solar cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3082679B2 (en) | Thin film transistor and method of manufacturing the same | |
| EP0217406B1 (en) | Thin-film transistor and method of fabricating the same | |
| US6537843B2 (en) | Thin film transistor and method of manufacturing the same | |
| CN109065551B (en) | Manufacturing method of TFT array substrate and TFT array substrate | |
| EP0032030B1 (en) | A semiconductor device and a method of manufacturing a semiconductor device | |
| KR970006733B1 (en) | Thin film transistor manufacturing method | |
| JPH1012882A (en) | Thin film transistor and manufacture thereof | |
| JPH06196703A (en) | Thin film transistor and manufacture thereof | |
| JPH04299581A (en) | Manufacture of thin film element | |
| JPH01259565A (en) | Thin film transistor and manufacture of the same | |
| JPH0541512A (en) | Manufacture of image sensor | |
| JPH08213621A (en) | Electronic device and its manufacturing method | |
| JP3310370B2 (en) | Amorphous solar cell and manufacturing method thereof | |
| KR20070050572A (en) | Method for fabricating of thin film transistor substrate | |
| JP2001068709A (en) | Thin-film solar battery | |
| JP2707555B2 (en) | Semiconductor radiation detector | |
| JP2501451B2 (en) | Thin film transistor and manufacturing method thereof | |
| JPH07254714A (en) | Liquid crystal display device | |
| JP2904545B2 (en) | High breakdown voltage planar semiconductor device and method of manufacturing the same | |
| JPH07273342A (en) | Manufacture of thin film transistor | |
| JP3344051B2 (en) | Method for manufacturing thin film transistor | |
| KR100301851B1 (en) | Method for fabricating tft | |
| KR20000021735A (en) | Method of manufacturing thin film transistor | |
| JPH0618925A (en) | Thin-film transistor substrate for liquid crystal display device | |
| KR960001346B1 (en) | Contact image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |