JPH04294430A - Data monitoring device for microcomputer - Google Patents

Data monitoring device for microcomputer

Info

Publication number
JPH04294430A
JPH04294430A JP3058694A JP5869491A JPH04294430A JP H04294430 A JPH04294430 A JP H04294430A JP 3058694 A JP3058694 A JP 3058694A JP 5869491 A JP5869491 A JP 5869491A JP H04294430 A JPH04294430 A JP H04294430A
Authority
JP
Japan
Prior art keywords
data
bus
address
microcomputer
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3058694A
Other languages
Japanese (ja)
Inventor
Nobuo Fukazawa
信夫 深沢
Yukio Hoshino
星野 行男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Unisia Automotive Ltd
Original Assignee
Japan Electronic Control Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Control Systems Co Ltd filed Critical Japan Electronic Control Systems Co Ltd
Priority to JP3058694A priority Critical patent/JPH04294430A/en
Publication of JPH04294430A publication Critical patent/JPH04294430A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To incorporate hardware for monitoring data in a microcomputer and to reduce the load of a CPU. CONSTITUTION:The lower and upper limit values of an address to be monitored and a read/write mode are set up in respective registers of a control circuit 5, the data set up in the registers are compared with an address value on an address bus, and at the time of judging the compared data as data to be monitored, parallel data on an address bus A and a data bus D are respectively stored in an address queue 2 and a data queue 3, respective stored parallel data are converted into serial data by a parallel/serial converter 4, and the serial data are outputted to the outside of the microcomputer. Since the data monitoring device is incorporated in the microcomputer, the load of the CPU 1 can be reduced and internal data can be observed in real time.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はマイクロコンピュータの
データモニタ装置に関し、特にCPUの負担を軽減する
為にソフトウェア等によらないでデータをモニタする技
術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data monitoring device for a microcomputer, and more particularly to a technique for monitoring data without using software or the like in order to reduce the burden on a CPU.

【0002】0002

【従来の技術】従来、マイクロコンピュータ(以後、マ
イコンと記す)において、例えばROM、RAM、各イ
ンタフェース等とCPUとの間で入出力されているデー
タをモニタするマイコンのデータモニタ装置が知られて
いる。このデータモニタ装置では、CPUからのアドレ
スバス、データバスをマイコンの外部に配線し、アドレ
スバス、データバス上に出力されたデータを例えば非同
期式またはクロック同期式のシリアルインタフェースを
介してマイコンの外部に出力してアドレスバス、データ
バス上のデータを観察する。またデータをCPUから出
力するには、前記シリアルインタフェースへの出力先ポ
ートを指定してからシリアルインタフェースの出力レジ
スタにデータを出力するが、これはマイコンのCPUで
ソフトウェア及びファームウェアを実行することにより
行われる。
BACKGROUND OF THE INVENTION Hitherto, data monitoring devices for microcomputers (hereinafter referred to as microcomputers) have been known that monitor data being input/output between a ROM, RAM, various interfaces, etc. and a CPU. There is. In this data monitor device, the address bus and data bus from the CPU are wired outside the microcontroller, and the data output on the address bus and data bus is sent to the outside of the microcontroller via an asynchronous or clock synchronous serial interface. Observe the data on the address bus and data bus. To output data from the CPU, specify the output destination port to the serial interface and then output the data to the output register of the serial interface. This is done by executing software and firmware on the microcontroller's CPU. be exposed.

【0003】0003

【発明が解決しようとする課題】ところで、従来のマイ
コンのデータモニタ装置では、データをシリアルインタ
フェースの出力レジスタに入力する必要があるが、これ
はソフトウェア及びファームウェア制御である為、CP
Uの負担が増大し、また外部にデータを出力する転送ス
ピードも遅くなる。またアドレスバス、データバスをマ
イコンの外部まで配線するので、入出力ピン数が余分に
必要となり、また例えばワンチップ・マイコン等のよう
にアドレスバス、データバスが外部に出ていないような
ものではデータをモニタすることが出来ない。
[Problems to be Solved by the Invention] By the way, in the conventional microcomputer data monitor device, it is necessary to input data to the output register of the serial interface, but since this is software and firmware control, the CP
The burden on U increases, and the transfer speed for outputting data to the outside also slows down. Also, since the address bus and data bus are wired to the outside of the microcontroller, an extra number of input/output pins are required. Unable to monitor data.

【0004】本発明ではこのような従来の課題に鑑みて
なされたもので、CPUに負担させないでデータをモニ
タするマイクロコンピュータのデータモニタ装置を提供
することを目的とする。
The present invention has been made in view of the above-mentioned conventional problems, and an object of the present invention is to provide a data monitor device for a microcomputer that monitors data without placing a burden on the CPU.

【0005】[0005]

【課題を解決するための手段】このため本発明は、マイ
クロコンピュータのアドレスバス、データバス上のデー
タをモニタするマイクロコンピュータのデータモニタ装
置において、前記バス上のデータからモニタするデータ
を入力して格納するバッファと、該バッファからパラレ
ルデータを入力しシリアルデータに変換して出力するパ
ラレル−シリアル変換器と、モニタするデータのアドレ
ス値を予め設定し、設定したアドレス値と前記バス上の
アドレス値とを比較判定し、モニタするデータであると
判定した時前記バッファにモニタデータを格納させ、格
納されたモニタデータを前記パラレル−シリアル変換器
に出力させる制御回路と、を前記マイクロコンピュータ
に内蔵させた。
[Means for Solving the Problems] Therefore, the present invention provides a data monitor device for a microcomputer that monitors data on an address bus and a data bus of a microcomputer, in which data to be monitored is inputted from data on the bus. A buffer for storing, a parallel-to-serial converter that inputs parallel data from the buffer, converts it to serial data, and outputs it, and an address value of the data to be monitored is set in advance, and the set address value and the address value on the bus are set in advance. and a control circuit that stores the monitor data in the buffer when it is determined that the data is to be monitored, and outputs the stored monitor data to the parallel-to-serial converter. Ta.

【0006】[0006]

【作用】上記の構成によれば、制御回路にはモニタする
データのアドレス値を予め設定しておく。制御回路は設
定したアドレス値とバス上のアドレス値とを比較判定し
、モニタするデータであると判定した時、バス上のパラ
レルデータがモニタデータとして前記バッファに格納さ
れる。格納されたパラレルのモニタデータは制御回路の
制御によりパラレル−シリアル変換器に出力され、パラ
レル−シリアル変換器でシリアルデータに変換されて出
力される。このデータモニタ装置はマイクロコンピュー
タに内蔵されているのでCPUの負担なしに、しかもリ
アルタイムでデータをモニタすることが可能となる。 またシリアルデータでマイクロコンピュータの外部に出
力されるので外部出力端子が少なくなる。
[Operation] According to the above configuration, the address value of the data to be monitored is set in advance in the control circuit. The control circuit compares and determines the set address value and the address value on the bus, and when it determines that the data is to be monitored, the parallel data on the bus is stored in the buffer as monitor data. The stored parallel monitor data is output to a parallel-to-serial converter under the control of the control circuit, and is converted into serial data by the parallel-to-serial converter and output. Since this data monitoring device is built into the microcomputer, it is possible to monitor data in real time without burdening the CPU. Also, since the data is output to the outside of the microcomputer as serial data, the number of external output terminals is reduced.

【0007】[0007]

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。本実施例を示す図1において、マイコンのCP
U1はパラレルデータ転送用のデータバスDとアドレス
バスA、及びリード/ライトモード信号転送用の制御信
号線Sを介して、例えば図示しないROM、RAM、入
出力インタフェース等と接続し、CPU1は前記データ
、信号の入出力を行う。データモニタ装置はマイコンに
内蔵され、そのデータモニタ装置は、モニタするアドレ
スバスA上のアドレスデータを入力して格納するFIF
O型バッファ・レジスタであるアドレスキュー2と、モ
ニタするデータバスD上のデータを入力して格納する同
じくFIFO型バッファ・レジスタであるデータキュー
3と、アドレスキュー2、データキュー3に格納された
其々のデータを入力しパラレルデータをシリアルデータ
、シリアルクロック信号、制御信号に変換し、例えばR
S−422等の転送方式で転送速度1Mbit/sec
以上で出力するパラレル−シリアル変換器(図中、P−
S変換器と記す)4と、予め設定されたアドレス値等を
格納するモニタ下限アドレスレジスタ、モニタ上限アド
レスレジスタ、モニタ制御レジスタを有し、前記各レジ
スタの値とアドレスバスA上のアドレス値、制御信号線
S上の信号とを比較判定し、判定結果に基づいてアドレ
スバスA、データバスD上のデータを其々アドレスキュ
ー2、データキュー3へ格納させると共に、アドレスキ
ュー2、データキュー3に格納されたデータをパラレル
−シリアル変換器4へ出力させる制御回路5と、から構
成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1 showing this embodiment, the microcontroller's CP
U1 is connected to, for example, a ROM, RAM, input/output interface, etc. (not shown) via a data bus D and address bus A for parallel data transfer, and a control signal line S for read/write mode signal transfer, and the CPU 1 is connected to the Performs input/output of data and signals. The data monitor device is built into the microcontroller, and the data monitor device is a FIF that inputs and stores address data on the address bus A to be monitored.
Address queue 2 is an O-type buffer register, data queue 3 is also a FIFO-type buffer register that inputs and stores data on the data bus D to be monitored, and the data stored in address queue 2 and data queue 3 is Input each data and convert the parallel data into serial data, serial clock signal, control signal, for example, R
Transfer speed 1Mbit/sec with transfer method such as S-422
Parallel-to-serial converter (in the figure, P-
S converter) 4, a monitor lower limit address register, a monitor upper limit address register, and a monitor control register that store preset address values, etc., and the values of each register and the address value on the address bus A, The signal on the control signal line S is compared and determined, and based on the determination result, the data on the address bus A and data bus D are stored in the address queue 2 and data queue 3, respectively. A control circuit 5 outputs data stored in the parallel-serial converter 4 to a parallel-serial converter 4.

【0008】次に動作を説明する。制御回路5のモニタ
下限アドレスレジスタにはモニタするアドレスの下限値
を、またモニタ上限アドレスレジスタには上限値を、そ
してモニタ制御レジスタにはリード/ライトモードを指
定しておく。またアドレス値は1つだけ指定してモニタ
するデータを特定することも出来る。そしてCPU1の
レジスタ等にデータの出力先を指定しておくことにより
CPU1の内部データはCPU1からアドレスバスA、
データバスD、制御線Sに出力される。アドレスバスA
上のパラレルのアドレスデータ及び制御信号のモードは
制御回路5で指定されたアドレス値の下限値、上限値及
びモード信号と比較され、下限値から上限値までの範囲
内であり指定したモードであると判定されるとアドレス
バス、データバス上のデータがラッチされて其々アドレ
スキュー2、データキュー3に入力され格納される。こ
の格納された其々のパラレルデータは制御回路5により
パラレル−シリアル変換器4に出力されシリアルデータ
に変換されてシリアルクロック、制御信号と共に外部出
力端子を介してマイコンの外部に転送される。この転送
に用いられているRS−422転送方式では、外部出力
端子は3本と少なく、また転送速度も1Mbit/se
c以上であり高速である。そしてパラレル−シリアル変
換器4からマイコンの外部に出力されたシリアルデータ
、シリアルクロック、制御信号は例えばゲートアレイ等
を使用した図示しない専用の受信及び表示装置で表示さ
れてアドレスバスA、データバスD上のデータのモニタ
が行われる。
Next, the operation will be explained. The lower limit value of the address to be monitored is specified in the monitor lower limit address register of the control circuit 5, the upper limit value is specified in the monitor upper limit address register, and the read/write mode is specified in the monitor control register. It is also possible to specify only one address value to specify the data to be monitored. By specifying the data output destination in the register etc. of CPU1, the internal data of CPU1 is transferred from CPU1 to address bus A,
It is output to data bus D and control line S. Address bus A
The mode of the above parallel address data and control signal is compared with the lower limit value, upper limit value, and mode signal of the address value specified by the control circuit 5, and it is determined that the mode is within the range from the lower limit value to the upper limit value and is the specified mode. When it is determined, the data on the address bus and data bus are latched and input to and stored in the address queue 2 and data queue 3, respectively. The stored parallel data is output to the parallel-to-serial converter 4 by the control circuit 5, converted into serial data, and transferred to the outside of the microcomputer via the external output terminal along with the serial clock and control signal. The RS-422 transfer method used for this transfer has only three external output terminals, and the transfer speed is 1 Mbit/sec.
It is faster than c. The serial data, serial clock, and control signals output from the parallel-to-serial converter 4 to the outside of the microcomputer are displayed on a dedicated receiving and display device (not shown) using, for example, a gate array, and are sent to an address bus A and a data bus D. The above data will be monitored.

【0009】かかる構成によれば、モニタするデータを
アドレスバスA、データバスD上でラッチして格納し、
パラレル−シリアル変換して出力するハードウェアをマ
イコン内部に設けることにより、ソフトウェア及びファ
ームウェア等によらなくてもデータのモニタを行うこと
が出来、CPUの負担が軽減し、しかもリアルタイムで
データのモニタを行うことが出来る。またマイコンの外
部には、RS−422で、転送速度を1Mbit/se
cで転送することにより、外部出力端子が3本と少なく
また高速でデータ転送される。またこのデータモニタ装
置がマイコンに内蔵されている為、対ノイズ性が向上し
、バス情報が外部にないワンチップ・マイコンでも内蔵
することにより内部データの観察が可能となる。
According to this configuration, the data to be monitored is latched and stored on the address bus A and the data bus D,
By installing hardware inside the microcontroller that performs parallel-to-serial conversion and output, data can be monitored without the need for software or firmware, reducing the burden on the CPU and allowing data to be monitored in real time. It can be done. Also, external to the microcontroller is an RS-422 with a transfer rate of 1Mbit/se.
By transferring data using C, there are as few as three external output terminals and data can be transferred at high speed. Additionally, since this data monitor device is built into the microcomputer, noise resistance is improved, and internal data can be observed even in one-chip microcontrollers that do not have external bus information.

【0010】0010

【発明の効果】以上説明したように本発明によれば、制
御回路で設定されたアドレス値とバス上のアドレス値と
を比較判定し、判定結果に基づいてモニタデータをバッ
ファに格納しパラレル−シリアル変換して出力するデー
タモニタ装置をマイクロコンピュータに内蔵したことに
よりソフトウェア及びファームウェアによらないで内部
データをモニタするのでCPUの負担が軽減し、しかも
リアルタイムでモニタすることが出来、対ノイズ性も向
上する。またバス情報が外部にないワンチップ・マイコ
ンでもこのデータモニタ装置を内蔵することにより内部
データの観察が可能となる。またシリアルデータでマイ
クロコンピュータの外部に出力されるので外部出力端子
が少なくなる。
As explained above, according to the present invention, the address value set by the control circuit and the address value on the bus are compared and determined, and based on the determination result, monitor data is stored in the buffer and the parallel By incorporating a data monitor device that converts and outputs serial data into the microcomputer, internal data can be monitored without relying on software or firmware, reducing the burden on the CPU.Moreover, it can be monitored in real time, and has excellent noise resistance. improves. Furthermore, even in one-chip microcontrollers that do not have external bus information, internal data can be observed by incorporating this data monitor device. Also, since the data is output to the outside of the microcomputer as serial data, the number of external output terminals is reduced.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】    本発明の一実施例を示すブロック図[Figure 1] Block diagram showing one embodiment of the present invention

【符号の説明】[Explanation of symbols]

1    CPU 2    アドレスキュー 3    データキュー 4    パラレル−シリアル変換器 5    制御回路 1 CPU 2 Address queue 3 Data queue 4 Parallel-serial converter 5 Control circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】マイクロコンピュータのアドレスバス、デ
ータバス上のデータをモニタするマイクロコンピュータ
のデータモニタ装置において、前記バス上のデータから
モニタするデータを入力して格納するバッファと、該バ
ッファからパラレルデータを入力しシリアルデータに変
換して出力するパラレル−シリアル変換器と、モニタす
るデータのアドレス値を予め設定し、設定したアドレス
値と前記バス上のアドレス値とを比較判定し、モニタす
るデータであると判定した時前記バッファにモニタデー
タを格納させ、格納されたモニタデータを前記パラレル
−シリアル変換器に出力させる制御回路と、を前記マイ
クロコンピュータに内蔵させたことを特徴とするマイク
ロコンピュータのデータモニタ装置。
1. A data monitor device for a microcomputer that monitors data on an address bus and a data bus of a microcomputer, comprising: a buffer for inputting and storing data to be monitored from data on the bus; and a buffer for storing data to be monitored from the data on the bus, and parallel data from the buffer. A parallel-to-serial converter inputs the data, converts it into serial data, and outputs it, sets the address value of the data to be monitored in advance, compares and determines the set address value with the address value on the bus, and converts it into serial data. The data of the microcomputer is characterized in that the microcomputer has a built-in control circuit that stores monitor data in the buffer when it is determined that the monitor data exists, and outputs the stored monitor data to the parallel-serial converter. Monitor device.
JP3058694A 1991-03-22 1991-03-22 Data monitoring device for microcomputer Pending JPH04294430A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3058694A JPH04294430A (en) 1991-03-22 1991-03-22 Data monitoring device for microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3058694A JPH04294430A (en) 1991-03-22 1991-03-22 Data monitoring device for microcomputer

Publications (1)

Publication Number Publication Date
JPH04294430A true JPH04294430A (en) 1992-10-19

Family

ID=13091649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3058694A Pending JPH04294430A (en) 1991-03-22 1991-03-22 Data monitoring device for microcomputer

Country Status (1)

Country Link
JP (1) JPH04294430A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421795B2 (en) 1997-07-29 2002-07-16 Nec Corporation Integrated circuit device and its control method
US6445205B1 (en) 1998-11-26 2002-09-03 Telefonaktiebolaget Lm Ericsson Method of testing integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421795B2 (en) 1997-07-29 2002-07-16 Nec Corporation Integrated circuit device and its control method
US6445205B1 (en) 1998-11-26 2002-09-03 Telefonaktiebolaget Lm Ericsson Method of testing integrated circuits

Similar Documents

Publication Publication Date Title
JPH05204820A (en) Microcessor, processing system and bus interface
US20090070502A1 (en) Data Modification Module
JP4924560B2 (en) Data transfer control device and electronic device
JPH04294430A (en) Data monitoring device for microcomputer
JP2005258580A (en) Data transfer controller and electronic device
JPS61125665A (en) Adaptor for interfacing series data link and display
JP4060270B2 (en) Apparatus and method for delaying video line data between transmitter and receiver
JP2849115B2 (en) Semiconductor memory device, communication control LSI and communication control system
KR100222183B1 (en) The interface control apparatus between pci-bus and y-bus
JPS5864529A (en) Input and output controller of computer system
JP2588042B2 (en) Data processing circuit
JP2885082B2 (en) Signal conditioner
JP3086135B2 (en) Data signal observation method
JP2563807B2 (en) Direct memory access control circuit
JPS62225050A (en) Comunication control unit
JPS63205726A (en) Microcomputer
JPS63263949A (en) Synchronous terminal station test instrument
JPH01126756A (en) Bus interface circuit
JPS5923659A (en) Data transmission controller
JPH0612316A (en) Parallel-series converting circuit for image memory data
JPS5882335A (en) Data input device
JPH0683759A (en) Information processor
JPS58182747A (en) Series-parallel converting circuit of digital data
JPS62175852A (en) Register access device
JPS6051147B2 (en) Terminal control method