JPH042916B2 - - Google Patents
Info
- Publication number
- JPH042916B2 JPH042916B2 JP29149985A JP29149985A JPH042916B2 JP H042916 B2 JPH042916 B2 JP H042916B2 JP 29149985 A JP29149985 A JP 29149985A JP 29149985 A JP29149985 A JP 29149985A JP H042916 B2 JPH042916 B2 JP H042916B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- light emitting
- light
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Optical Transform (AREA)
- Geophysics And Detection Of Objects (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】
(a) 本発明の技術分野
この発明は、発光素子と受光素子とを光結合路
空隙を隔てて一体的に組み合せ、該光結合路空隙
における被検物の有無、あるいは被検物の位置を
光学的に検出するようになしたフオトインタラプ
タに関するものである。
空隙を隔てて一体的に組み合せ、該光結合路空隙
における被検物の有無、あるいは被検物の位置を
光学的に検出するようになしたフオトインタラプ
タに関するものである。
(b) 従来の技術およびその問題点
周知のように、フオトインタラプタは、投光部
と受光部とを備えた一つのケーシングに対して、
前記投光部側に発光ダイオードで代表される発光
素子を収容し、前記受光部側にフオトダイオー
ド、増幅器、出力トランジスタ等を含む光電変換
回路素子を収容して成るユニツトタイプの電子回
路構成部材である。このフオトインタラプタは、
発光素子と受光素子の配置形態によつて、各素子
の発光面と発光面とを対面させ光結合路を直線的
に形成して成る透過型インタラプタと、被検物が
反射面となるように配置して成る反射型インタラ
プタに分類される。
と受光部とを備えた一つのケーシングに対して、
前記投光部側に発光ダイオードで代表される発光
素子を収容し、前記受光部側にフオトダイオー
ド、増幅器、出力トランジスタ等を含む光電変換
回路素子を収容して成るユニツトタイプの電子回
路構成部材である。このフオトインタラプタは、
発光素子と受光素子の配置形態によつて、各素子
の発光面と発光面とを対面させ光結合路を直線的
に形成して成る透過型インタラプタと、被検物が
反射面となるように配置して成る反射型インタラ
プタに分類される。
従来のフオトインタラプタの構成例を透過型イ
ンタラプタを例として第７図ＡおよびＢにもとづ
いて説明する。第７図Ａに示す従来のフオトイン
タラプタは、投光側と受光側とをそれぞれ別電源
で駆動させる構成のものであり、第７図Ｂに示す
フオトインタラプタは、投光側と受光側とを共通
電源で駆動させる構成のものである。第７図Ａに
示すタイプのフオトインタラプタは、インタラプ
タケーシング２１の投光部２１ａに、電源端子２
８，２９を備えた発光ダイオード２２を収容し、
受光部２１ｂに集積素子端子３０，３１および出
力端子２７を備えた受光素子２３を含む出力回路
集積素子２４を収容して成り、発光ダイオード２
２の順方向電流が、抵抗３２と電源端子２８，２
９間の電圧により定まるタイプのものである。一
方、第７図Ｂに示すタイプのフオトインタラプタ
は、インタラプタケーシング２１の投光部２１ａ
に発光ダイオード２２および抵抗素子３２を収容
し、受光部２１ｂに受光素子２３を含む出力回路
集積素子２４を収容して、投光部２１ａに、発光
ダイオード２２と出力回路集積素子２４のための
共通電源端子２５，２６を設け、受光部２１ｂ
に、出力端子２７を設けたタイプのものである。
これらのタイプのフオトインタラプタは、次に述
べるような問題点を有している。
ンタラプタを例として第７図ＡおよびＢにもとづ
いて説明する。第７図Ａに示す従来のフオトイン
タラプタは、投光側と受光側とをそれぞれ別電源
で駆動させる構成のものであり、第７図Ｂに示す
フオトインタラプタは、投光側と受光側とを共通
電源で駆動させる構成のものである。第７図Ａに
示すタイプのフオトインタラプタは、インタラプ
タケーシング２１の投光部２１ａに、電源端子２
８，２９を備えた発光ダイオード２２を収容し、
受光部２１ｂに集積素子端子３０，３１および出
力端子２７を備えた受光素子２３を含む出力回路
集積素子２４を収容して成り、発光ダイオード２
２の順方向電流が、抵抗３２と電源端子２８，２
９間の電圧により定まるタイプのものである。一
方、第７図Ｂに示すタイプのフオトインタラプタ
は、インタラプタケーシング２１の投光部２１ａ
に発光ダイオード２２および抵抗素子３２を収容
し、受光部２１ｂに受光素子２３を含む出力回路
集積素子２４を収容して、投光部２１ａに、発光
ダイオード２２と出力回路集積素子２４のための
共通電源端子２５，２６を設け、受光部２１ｂ
に、出力端子２７を設けたタイプのものである。
これらのタイプのフオトインタラプタは、次に述
べるような問題点を有している。
(i) 第７図Ａに示すタイプのフオトインタラプタ
は、５本の外部端子を要する点において小型化
が困難であること。一方、第７図Ｂに示すタイ
プのフオトインタラプタは、外部端子が３本に
減少するもののケーシング内部に抵抗体を組み
込むため、やはり小型化、低コスト化に問題を
有する。
は、５本の外部端子を要する点において小型化
が困難であること。一方、第７図Ｂに示すタイ
プのフオトインタラプタは、外部端子が３本に
減少するもののケーシング内部に抵抗体を組み
込むため、やはり小型化、低コスト化に問題を
有する。
(ii) これらのフオトインタラプタにおいて、発光
ダイオードの発光量は、順方向電流IFにほぼ比
例し、かつ順方向電流IFは式１に示す如く電源
電流Vccに依存する。
ダイオードの発光量は、順方向電流IFにほぼ比
例し、かつ順方向電流IFは式１に示す如く電源
電流Vccに依存する。
IF＝（Vcc−LF）／Ｒ ……式１
ここで、VFは発光ダイオードの順方向電圧で
あつて、ほぼ一定値（1.0〜1.5V）である。従つ
て、第７図Ｂに示すタイプのフオトインタラプタ
において、固定抵抗Ｒを組み込むと、特定の電源
電圧Vcc（Vcc＝IF・Ｒ＋VF）に対してのみ適当な
光量が得られる。すなわち、動作電源範囲の広い
フオトインタラプタを実現できない難点を有す
る。また、第７図ＡおよびＢに示す各タイプのフ
オトインタラプタにおいて、前記電源電圧Vccが
変動すると、式２に示す如くIFも変動するため検
出精度を一定に保つことができない。
あつて、ほぼ一定値（1.0〜1.5V）である。従つ
て、第７図Ｂに示すタイプのフオトインタラプタ
において、固定抵抗Ｒを組み込むと、特定の電源
電圧Vcc（Vcc＝IF・Ｒ＋VF）に対してのみ適当な
光量が得られる。すなわち、動作電源範囲の広い
フオトインタラプタを実現できない難点を有す
る。また、第７図ＡおよびＢに示す各タイプのフ
オトインタラプタにおいて、前記電源電圧Vccが
変動すると、式２に示す如くIFも変動するため検
出精度を一定に保つことができない。
IF＝Vcc／Ｒ ……式２
(c) 本発明の技術的課題
そこで、この発明は、上述する従来のフオトイ
ンタラプタにみられる問題点を解消するものであ
り、製品の小型化、製品の低コスト化を図る一
方、動作電源範囲が広く、かつ電源電圧が変動し
ても検出精度を一定に保つことができる透過型あ
るいは反射型いずれのタイプのものにも適用可能
なフオトインタラプタを提供することにある。
ンタラプタにみられる問題点を解消するものであ
り、製品の小型化、製品の低コスト化を図る一
方、動作電源範囲が広く、かつ電源電圧が変動し
ても検出精度を一定に保つことができる透過型あ
るいは反射型いずれのタイプのものにも適用可能
なフオトインタラプタを提供することにある。
さらに、この発明は、リードフレームに対する
ワイヤ・ボンデイングの選択的設計態様によつて
受光側の出力を受光時にONあるいは遮光時に
ONになるように切替える手段を含むフオトイン
タラプタを提供することにある。
ワイヤ・ボンデイングの選択的設計態様によつて
受光側の出力を受光時にONあるいは遮光時に
ONになるように切替える手段を含むフオトイン
タラプタを提供することにある。
(d) 本発明の技術的手段
この発明は、上述する目的を達成するにあたつ
て、具体的には、発光素子と、 受光素子を含む出力回路集積素子とを一体的に
組み合せたものからなり、 前記発光素子と前記出力回路集積素子における
受光素子とを光結合路空〓を隔てて配置し、前記
光結合路空〓において被検物の有無、あるいは被
検物の位置を光学的に検出するようになしたフオ
トインタラプタであつて、 前記出力回路集積素子が、定電圧回路、前記定
電圧回路とアース間に接続される抵抗素子、前記
抵抗素子に対し並列接続される増幅回路、前記増
幅回路の出力側に直列に接続されるシユミツト・
トリガ回路、および前記シユミツト・トリガ回路
の出力側に接続される出力トランジスタとを含む
ものからなり、 前記出力回路集積素子に対して前記発光素子を
直列接続してなるフオトインタラプタを構成する
ものである。
て、具体的には、発光素子と、 受光素子を含む出力回路集積素子とを一体的に
組み合せたものからなり、 前記発光素子と前記出力回路集積素子における
受光素子とを光結合路空〓を隔てて配置し、前記
光結合路空〓において被検物の有無、あるいは被
検物の位置を光学的に検出するようになしたフオ
トインタラプタであつて、 前記出力回路集積素子が、定電圧回路、前記定
電圧回路とアース間に接続される抵抗素子、前記
抵抗素子に対し並列接続される増幅回路、前記増
幅回路の出力側に直列に接続されるシユミツト・
トリガ回路、および前記シユミツト・トリガ回路
の出力側に接続される出力トランジスタとを含む
ものからなり、 前記出力回路集積素子に対して前記発光素子を
直列接続してなるフオトインタラプタを構成する
ものである。
さらに、この発明は、前記出力回路集積素子に
おけるシユミツト・トリガ回路と出力トランジス
タ間にアース端子を備えた出力切替回路を接続し
て成り、前記アース端子をリードフレームに対し
て接地、非接地することによつて前記出力トラン
ジスタの出力信号を反転させるようにしたフオト
インタラプタである。
おけるシユミツト・トリガ回路と出力トランジス
タ間にアース端子を備えた出力切替回路を接続し
て成り、前記アース端子をリードフレームに対し
て接地、非接地することによつて前記出力トラン
ジスタの出力信号を反転させるようにしたフオト
インタラプタである。
(e) 本発明の実施例
以下、この発明にかかるフオトインタラプタに
ついて、図面に示す具体的な実施例にもとづいて
詳細に説明する。
ついて、図面に示す具体的な実施例にもとづいて
詳細に説明する。
第１図ＡおよびＢは、この発明に成るフオトイ
ンタラプタの基本構成を示す。第１図Ａに示すフ
オトインタラプタは、インタラプタケーシング１
の投光部１ａに発光ダイオード２を収容し、光結
合路空隙（L.C）を隙てて形成される受光部１ｂ
に受光素子３を含む出力回路集積素子４を収容し
て成り、共通電源端子５，６間に発光ダイオード
２と出力回路集積素子４を直列に接続し、出力回
路集積素子４から出力端子７をリード接続して成
るものである。この例において、前記出力回路集
積素子４は、後述する手段によつて、前記発光ダ
イオード２から定電流を引込むように構成されて
いる。上記構成によれば、端子数を３本にするこ
とができ、かつインタラプタケーシング内部に抵
抗体を組み込む必要がないため、小型のフオトイ
ンタラプタを低コストで製造できる。また、発光
ダイオード２には、定電流が流れるため、広い範
囲の動作電源電圧に対して一定の光量を保つこと
ができる。一方、第１図Ｂに示すフオトインタラ
プタは、インタラプタケーシング１の投光部１ａ
に発光ダイオード２を収容し、光結合路空隙（L.
C）を隙てて形成される受光部１ｂに受光素子３
を含む出力回路集積素子４を収容して成り、投光
部側に設けた共通電源端子６と、受光部側に設け
た共通電源端子５との間に、発光ダイオード２と
出力回路集積素子４を直列に接続し、出力回路集
積素子４から出力端子７をリード接続して成るも
のである。この例は、出力回路集積素子４が発光
ダイオード２に定電流を供給するよう接続した構
成であり、その効果は、第１図Ａに示すタイプの
フオトインタラプタと同様である。次いで、この
発明に成るフオトインタラプタにおける受光部側
の出力回路集積素子４の回路構成について、第２
図にもとづいて説明する。この発明において、前
記出力回路集積素子４は、定電圧回路８、前記定
電圧回路路８とアース間において定電流が流れる
ように接続された抵抗９と、前記抵抗９に対して
並列接続される線形増幅回路１０、前記線形増幅
回路１０の出力側に直列に接続されるシユミツ
ト・トリガ回路１１、および前記シユミツト・ト
リガ回路１１の出力側に接続される出力トランジ
スタ１２とから成つている。このような回路構成
において、従来、定電圧回路８と線形増幅回路１
０の消費電流をほぼ一定に保つことは容易であ
る。しかし、シユミツト・トリガ回路１１の消費
電流と出力トランジスタ１２のベース電流は、フ
オトダイオードの受光時と遮光時で、1.5〜2.0倍
程度に変動する。この発明では、上記する電流変
動を小さく抑え、かつ電流変動に比べて充分大き
な定電流を抵抗９に流すことにより、出力回路集
積素子４全体の消費電流をほぼ一定に保つように
構成してある。上述する電流変動分を小さくする
べく構成されるシユミツト・トリガ回路の具体例
を、この発明の回路構成とを併せて第３図Ａおよ
びＢにもとづいて説明する。シユミツト・トリガ
回路１１は、トランジスタT1，T2，T3，T4と、
抵抗R1，R2，R3，R4，R5とによつて構成され
る。第３図Ａは、出力トランジスタ１２がOFF
の時に流れる電流の態様を示し、第３図Ｂは、出
力トランジスタ１２がONの時に流れる電流の態
様を示す。この回路構成において定電圧値をVS、
トランジスタのベース・エミツタ間電圧をVBE
（約0.65V）、飽和時のコレクタ・エミツタ間電圧
をVCE（約0.2V）、R2≫R1、R3≫R1とすれば、各
電流値は、近似的に式３−１および式３−２で表
わされる。
ンタラプタの基本構成を示す。第１図Ａに示すフ
オトインタラプタは、インタラプタケーシング１
の投光部１ａに発光ダイオード２を収容し、光結
合路空隙（L.C）を隙てて形成される受光部１ｂ
に受光素子３を含む出力回路集積素子４を収容し
て成り、共通電源端子５，６間に発光ダイオード
２と出力回路集積素子４を直列に接続し、出力回
路集積素子４から出力端子７をリード接続して成
るものである。この例において、前記出力回路集
積素子４は、後述する手段によつて、前記発光ダ
イオード２から定電流を引込むように構成されて
いる。上記構成によれば、端子数を３本にするこ
とができ、かつインタラプタケーシング内部に抵
抗体を組み込む必要がないため、小型のフオトイ
ンタラプタを低コストで製造できる。また、発光
ダイオード２には、定電流が流れるため、広い範
囲の動作電源電圧に対して一定の光量を保つこと
ができる。一方、第１図Ｂに示すフオトインタラ
プタは、インタラプタケーシング１の投光部１ａ
に発光ダイオード２を収容し、光結合路空隙（L.
C）を隙てて形成される受光部１ｂに受光素子３
を含む出力回路集積素子４を収容して成り、投光
部側に設けた共通電源端子６と、受光部側に設け
た共通電源端子５との間に、発光ダイオード２と
出力回路集積素子４を直列に接続し、出力回路集
積素子４から出力端子７をリード接続して成るも
のである。この例は、出力回路集積素子４が発光
ダイオード２に定電流を供給するよう接続した構
成であり、その効果は、第１図Ａに示すタイプの
フオトインタラプタと同様である。次いで、この
発明に成るフオトインタラプタにおける受光部側
の出力回路集積素子４の回路構成について、第２
図にもとづいて説明する。この発明において、前
記出力回路集積素子４は、定電圧回路８、前記定
電圧回路路８とアース間において定電流が流れる
ように接続された抵抗９と、前記抵抗９に対して
並列接続される線形増幅回路１０、前記線形増幅
回路１０の出力側に直列に接続されるシユミツ
ト・トリガ回路１１、および前記シユミツト・ト
リガ回路１１の出力側に接続される出力トランジ
スタ１２とから成つている。このような回路構成
において、従来、定電圧回路８と線形増幅回路１
０の消費電流をほぼ一定に保つことは容易であ
る。しかし、シユミツト・トリガ回路１１の消費
電流と出力トランジスタ１２のベース電流は、フ
オトダイオードの受光時と遮光時で、1.5〜2.0倍
程度に変動する。この発明では、上記する電流変
動を小さく抑え、かつ電流変動に比べて充分大き
な定電流を抵抗９に流すことにより、出力回路集
積素子４全体の消費電流をほぼ一定に保つように
構成してある。上述する電流変動分を小さくする
べく構成されるシユミツト・トリガ回路の具体例
を、この発明の回路構成とを併せて第３図Ａおよ
びＢにもとづいて説明する。シユミツト・トリガ
回路１１は、トランジスタT1，T2，T3，T4と、
抵抗R1，R2，R3，R4，R5とによつて構成され
る。第３図Ａは、出力トランジスタ１２がOFF
の時に流れる電流の態様を示し、第３図Ｂは、出
力トランジスタ１２がONの時に流れる電流の態
様を示す。この回路構成において定電圧値をVS、
トランジスタのベース・エミツタ間電圧をVBE
（約0.65V）、飽和時のコレクタ・エミツタ間電圧
をVCE（約0.2V）、R2≫R1、R3≫R1とすれば、各
電流値は、近似的に式３−１および式３−２で表
わされる。
IH1＝（VS−VCE）／R2
IH2＝（VS−VBE）／R3
IH3＝（VS−VCE）／R4……式３−１
IL1＝（VS−VBE）／R2
IL2＝（VS−VCE）／R3
IL3＝（VS−VSE）／R4
IB＝（VS−VCE−VBE）／R5……式３−２
ここで、R2＝R3とすれば、
IH1＋IH2＝IL1＋IL2となる。
また、（2VBE−VCE）×R5＝（VS−VBE−VCE）×
R4となるように抵抗R4およびR5を選べば、IH3＝
IL3＋IBとなり、上記の電流変動分は近似的に零と
なる。第３図ＡおよびＢの回路方式による実施デ
ータを第４図に示す。この図は、電源電圧に対す
る受光回路側の消費電流の関係を示すものであ
り、図から明らかなように、電源電圧を一定にす
れば受光回路側の消費電流の変動分が５％程度以
下であることがわかる。ここで、抵抗９に7mA
程度の定電流を流せば、受光回路側の消費電流の
変動分は、約１％程度となり、順方向電流IFが一
定であることから、発光ダイオードの発光量も一
定になる。また、電源電圧の変動に対する消費電
流の変動も式２に比べて充分小さいので、従来構
成のフオトインタラプタよりも電源電圧の変動に
対して安定な検出精度を保つことができる。
R4となるように抵抗R4およびR5を選べば、IH3＝
IL3＋IBとなり、上記の電流変動分は近似的に零と
なる。第３図ＡおよびＢの回路方式による実施デ
ータを第４図に示す。この図は、電源電圧に対す
る受光回路側の消費電流の関係を示すものであ
り、図から明らかなように、電源電圧を一定にす
れば受光回路側の消費電流の変動分が５％程度以
下であることがわかる。ここで、抵抗９に7mA
程度の定電流を流せば、受光回路側の消費電流の
変動分は、約１％程度となり、順方向電流IFが一
定であることから、発光ダイオードの発光量も一
定になる。また、電源電圧の変動に対する消費電
流の変動も式２に比べて充分小さいので、従来構
成のフオトインタラプタよりも電源電圧の変動に
対して安定な検出精度を保つことができる。
次いで、第５図にもとづいて、出力トランジス
タ１２のON・OFFを切替える手段について説明
する。第５図において、前記出力トランジスタ１
２のON・OFF切替手段は、前記シユミツト・ト
リガ回路１１の出力側と出力トランジスタ１２と
の間に接続される切替回路１３によつて構成され
る。前記切替回路１３は、トランジスタT5，T6，
T7と、抵抗R6，R7およびワイア・ボンデイング
用パツド１４とによつて構成される。この回路例
において、前記ワイア・ボンデイング用パツド１
４が、ワイア・ボンデイングにより、第６図に示
すように、リードフレーム１８に接地されると、
トランジスタT5のベース電位はグランドレベル
となり動作しない。この場合、シユミツト・トリ
ガ回路１１の出力は、トランジスタT6，T7を経
由して出力トランジスタ１２のベースに逆相で伝
えられる。また、ワイア・ボンデイング用パツド
１４がオープンの場合は、トランジスタT6のエ
ミツタが定電圧回路８の出力電圧にプルアツプさ
れるために動作しない。この場合、シユミツト・
トリガ回路１１の出力は、トランジスタT5およ
びT7を経由して出力トランジスタ１２のベース
に同相で伝えられる。従つて、前記ワイア・ボン
デイング用パツド１４のワイア・ボンデイングに
より接地するか、あるいはオープンにするかによ
つて、出力トランジスタ１２のON・OFFを切替
えることができる。
タ１２のON・OFFを切替える手段について説明
する。第５図において、前記出力トランジスタ１
２のON・OFF切替手段は、前記シユミツト・ト
リガ回路１１の出力側と出力トランジスタ１２と
の間に接続される切替回路１３によつて構成され
る。前記切替回路１３は、トランジスタT5，T6，
T7と、抵抗R6，R7およびワイア・ボンデイング
用パツド１４とによつて構成される。この回路例
において、前記ワイア・ボンデイング用パツド１
４が、ワイア・ボンデイングにより、第６図に示
すように、リードフレーム１８に接地されると、
トランジスタT5のベース電位はグランドレベル
となり動作しない。この場合、シユミツト・トリ
ガ回路１１の出力は、トランジスタT6，T7を経
由して出力トランジスタ１２のベースに逆相で伝
えられる。また、ワイア・ボンデイング用パツド
１４がオープンの場合は、トランジスタT6のエ
ミツタが定電圧回路８の出力電圧にプルアツプさ
れるために動作しない。この場合、シユミツト・
トリガ回路１１の出力は、トランジスタT5およ
びT7を経由して出力トランジスタ１２のベース
に同相で伝えられる。従つて、前記ワイア・ボン
デイング用パツド１４のワイア・ボンデイングに
より接地するか、あるいはオープンにするかによ
つて、出力トランジスタ１２のON・OFFを切替
えることができる。
第６図に、出力切替えのためのワイア・ボンデ
イング用パツド１４を接地した場合の出力回路集
積素子４のワイア・ボンデイング例を示す。この
図において、受光素子３を備えた前記出力回路集
積素子４は、リードフレーム１８上に固定されて
いる。前記出力回路集積素子４は、ワイア・ボン
デイング用パツド１４，１５，１６および１７を
備えていて、前記パツド１７は、リードフレーム
１８に、パツド１５は、別のリード１９に、パツ
ド１６は、さらに別のリード２０に接続される。
前記パツド１４は、前述するように前記リードフ
レーム１８に対して選択的に接続される。
イング用パツド１４を接地した場合の出力回路集
積素子４のワイア・ボンデイング例を示す。この
図において、受光素子３を備えた前記出力回路集
積素子４は、リードフレーム１８上に固定されて
いる。前記出力回路集積素子４は、ワイア・ボン
デイング用パツド１４，１５，１６および１７を
備えていて、前記パツド１７は、リードフレーム
１８に、パツド１５は、別のリード１９に、パツ
ド１６は、さらに別のリード２０に接続される。
前記パツド１４は、前述するように前記リードフ
レーム１８に対して選択的に接続される。
(f) 本発明の効果
以上の構成に成るこの発明のフオトインタラプ
タは、まず第１に、外部端子数を３本に構成する
ことができ、かつ、インタラプタケーシング内部
に抵抗体を組み込む必要がないため、製品の小型
化、ならびに製品の低コスト化を図り得る点にお
いてきわめて実効の高いものであるといえる。第
２に、出力回路集積素子中において、定電圧回路
とアース間に抵抗素子を介在し、前記出力回路集
積素子に対して発光ダイオードを直列に接続した
ことにより、発光ダイオードに定電流を流し、広
い範囲の動作電源電圧に対して一定の光量を保つ
ようにして、動作電源範囲が広く、かつ電源電圧
が変動しても検出精度を一定に保つことができる
という特長を有する。第３に、出力トランジスタ
の入力側に、ワイア・ボンデイング用パツドを備
えた切替回路を設けて、該ワイア・ボンデイング
用パツドをリードフレームに接地・非接地するこ
とによつて出力トランジスタの出力を反転設計す
ることができ、被検物の検出態様に応じたフオト
インタラプタを容易に形成できる点においてきわ
めて有利なものであるといえる。
タは、まず第１に、外部端子数を３本に構成する
ことができ、かつ、インタラプタケーシング内部
に抵抗体を組み込む必要がないため、製品の小型
化、ならびに製品の低コスト化を図り得る点にお
いてきわめて実効の高いものであるといえる。第
２に、出力回路集積素子中において、定電圧回路
とアース間に抵抗素子を介在し、前記出力回路集
積素子に対して発光ダイオードを直列に接続した
ことにより、発光ダイオードに定電流を流し、広
い範囲の動作電源電圧に対して一定の光量を保つ
ようにして、動作電源範囲が広く、かつ電源電圧
が変動しても検出精度を一定に保つことができる
という特長を有する。第３に、出力トランジスタ
の入力側に、ワイア・ボンデイング用パツドを備
えた切替回路を設けて、該ワイア・ボンデイング
用パツドをリードフレームに接地・非接地するこ
とによつて出力トランジスタの出力を反転設計す
ることができ、被検物の検出態様に応じたフオト
インタラプタを容易に形成できる点においてきわ
めて有利なものであるといえる。
第１図ＡおよびＢは、この発明に成るフオトイ
ンタラプタの基本的な構成を、インタラプタケー
シングとの関係において図示化したブロツク線
図、第２図は受光側における出力回路集積素子の
具体例を示すブロツク線図、第３図ＡおよびＢ
は、前記出力回路集積素子におけるシユミツト・
トリガ回路の具体例を示すもので、第３図Ａは、
出力トランジスタOFF時の消費電流の流れを示
すブロツク線図、第３図Ｂは、出力トランジスタ
ON時の消費電流の流れを示すブロツク線図、第
４図は、電源電圧に対する消費電流の関係を示す
グラフ、第５図は、シユミツト・トリガ回路と出
力トランジスタ間に、ワイア・ボンデイングによ
る出力反転用切替回路を介在する具体例を示すブ
ロツク線図、第６図は、出力切替のためのワイ
ア・ボンデイング用パツドを接地した場合の出力
回路集積素子のワイア・ボンデイング例を示す正
面図、第７図ＡおよびＢは、従来の代表的なフオ
トインタラプタの構成例を示す原理図である。 １……インタラプタケーシング、１ａ……投光
部、１ｂ……受光部、２……発光ダイオード、３
……受光素子、４……出力回路集積素子、５，６
……共通電源端子、７……出力端子、８……定電
圧回路、９……抵抗、１０……線形増幅回路、１
１……シユミツト・トリガ回路、１２……出力ト
ランジスタ、１３……切替回路、１４……ワイ
ア・ボンデイング用パツド。
ンタラプタの基本的な構成を、インタラプタケー
シングとの関係において図示化したブロツク線
図、第２図は受光側における出力回路集積素子の
具体例を示すブロツク線図、第３図ＡおよびＢ
は、前記出力回路集積素子におけるシユミツト・
トリガ回路の具体例を示すもので、第３図Ａは、
出力トランジスタOFF時の消費電流の流れを示
すブロツク線図、第３図Ｂは、出力トランジスタ
ON時の消費電流の流れを示すブロツク線図、第
４図は、電源電圧に対する消費電流の関係を示す
グラフ、第５図は、シユミツト・トリガ回路と出
力トランジスタ間に、ワイア・ボンデイングによ
る出力反転用切替回路を介在する具体例を示すブ
ロツク線図、第６図は、出力切替のためのワイ
ア・ボンデイング用パツドを接地した場合の出力
回路集積素子のワイア・ボンデイング例を示す正
面図、第７図ＡおよびＢは、従来の代表的なフオ
トインタラプタの構成例を示す原理図である。 １……インタラプタケーシング、１ａ……投光
部、１ｂ……受光部、２……発光ダイオード、３
……受光素子、４……出力回路集積素子、５，６
……共通電源端子、７……出力端子、８……定電
圧回路、９……抵抗、１０……線形増幅回路、１
１……シユミツト・トリガ回路、１２……出力ト
ランジスタ、１３……切替回路、１４……ワイ
ア・ボンデイング用パツド。
Claims (1)
- 【特許請求の範囲】 １ 発光素子と、 受光素子を含む出力回路集積素子とを一体的に
組み合せたものからなり、 前記発光素子と前記出力回路集積素子における
受光素子とを光結合路空〓を隔てて配置し、前記
光結合路空〓において被検物の有無、あるいは被
検物の位置を光学的に検出するようになしたフオ
トインタラプタであつて、 前記出力回路集積素子が、定電圧回路、前記定
電圧回路とアース間に接続される抵抗素子、前記
抵抗素子に対し並列接続される増幅回路、前記増
幅回路の出力側に直列に接続されるシユミツト・
トリガ回路、および前記シユミツト・トリガ回路
の出力側に接続される出力トランジスタとを含む
ものからなり、 前記出力回路集積素子に対して前記発光素子を
直列接続してなることを特徴とするフオトインタ
ラプタ。 ２ 前記出力回路集積素子におけるシユミツト・
トリガ回路と出力トランジスタ間に、アース端子
を備えた出力切替回路を接続してなり、前記アー
ス端子をリードフレームに対して接地・非接地す
ることによつて前記出力トランジスタの出力信号
を反転させるようにしたことを特徴とする特許請
求の範囲第１項に記載のフオトインタラプタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60291499A JPS62148878A (ja) | 1985-12-23 | 1985-12-23 | フオトインタラプタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60291499A JPS62148878A (ja) | 1985-12-23 | 1985-12-23 | フオトインタラプタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62148878A JPS62148878A (ja) | 1987-07-02 |
| JPH042916B2 true JPH042916B2 (ja) | 1992-01-21 |
Family
ID=17769669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60291499A Granted JPS62148878A (ja) | 1985-12-23 | 1985-12-23 | フオトインタラプタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62148878A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6456077A (en) * | 1987-08-26 | 1989-03-02 | Nifco Inc | Detector for passage of object |
| JP2831665B2 (ja) * | 1988-11-30 | 1998-12-02 | 京セラ株式会社 | 半導体発光装置 |
| JPH0432547U (ja) * | 1990-07-13 | 1992-03-17 | ||
| JPH0482869U (ja) * | 1990-11-28 | 1992-07-20 | ||
| JP2007013050A (ja) * | 2005-07-04 | 2007-01-18 | Citizen Electronics Co Ltd | 反射型フォトセンサ |
-
1985
- 1985-12-23 JP JP60291499A patent/JPS62148878A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62148878A (ja) | 1987-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9176007B2 (en) | Optical sensor including light-receiving element having two terminals and electronics device including the optical sensor | |
| US6333804B1 (en) | Optical module for receiving optical signal from optical fiber | |
| US5276359A (en) | Current-input type interface circuit of a mouse | |
| US5140152A (en) | Full duplex optoelectronic device with integral emitter/detector pair | |
| JPS62126384A (ja) | 光学的物体検知装置 | |
| KR840004280A (ko) | 표시 구동장치 | |
| JPH042916B2 (ja) | ||
| KR950001922B1 (ko) | 광결합 검출장치 | |
| US7067854B2 (en) | Optical receiver | |
| KR900004297B1 (ko) | 광학적회로 | |
| JPH0770749B2 (ja) | 光パルス検出回路 | |
| DE69204508D1 (de) | Elektrische Versorgungsschaltung, insbesondere für Lawinen-Photodioden. | |
| JPH05226966A (ja) | 双方向光結合回路 | |
| JP3022592B2 (ja) | 反射形フォトセンサ | |
| JPH0428033Y2 (ja) | ||
| EP0295006A2 (en) | An optical sensor | |
| SU1228127A1 (ru) | Фотоэлектрическое считывающее устройство | |
| JPH0441937B2 (ja) | ||
| JP2609924B2 (ja) | 光センサ回路 | |
| JPH05152862A (ja) | 受光ｉｃ | |
| JP4610723B2 (ja) | 光電センサ | |
| KR0121310Y1 (ko) | 연산 증폭기를 이용한 레이저 다이오드의 구동제어회로 | |
| JPH04198763A (ja) | 絶縁形電圧検出器 | |
| KR920001468Y1 (ko) | 팩시밀리의 포토 센서 드라이버 | |
| JPS59183388A (ja) | 光学式物体検出器 |