JPH04287483A - Video signal processing circuit - Google Patents
Video signal processing circuitInfo
- Publication number
- JPH04287483A JPH04287483A JP7677191A JP7677191A JPH04287483A JP H04287483 A JPH04287483 A JP H04287483A JP 7677191 A JP7677191 A JP 7677191A JP 7677191 A JP7677191 A JP 7677191A JP H04287483 A JPH04287483 A JP H04287483A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- video signal
- transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000011664 signaling Effects 0.000 claims 1
- 238000003079 width control Methods 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 abstract description 2
- 239000002131 composite material Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 5
- 238000000926 separation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】この発明は、ビデオ信号処理回路
、特にフェードイン、フェードアウト等の映像効果を実
現するに好適なビデオ信号処理回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing circuit, and more particularly to a video signal processing circuit suitable for realizing video effects such as fade-in and fade-out.
【０００２】0002
【従来の技術】従来から映像効果を高めるためにフェー
ドイン、フェードアウト等のフェーダ動作が施される。
本願出願人の提案に係る特願平１−３２１９７４号明細
書には、上述のフェードイン、フェードアウトに関する
技術が開示されている。2. Description of the Related Art Conventionally, fader operations such as fade-in and fade-out have been used to enhance video effects. Japanese Patent Application No. 1-321974 proposed by the applicant of the present application discloses a technique related to the above-mentioned fade-in and fade-out.
【０００３】従来の一般的なフェードイン、フェードア
ウト等のフェーダ動作は、まず、複号映像信号を同期信
号、バースト信号及び映像信号に分離し、次いで、映像
信号に対してのみ電子ボリューム等を用いてゲインを可
変し、原波形を変形させないように映像信号の振幅を変
えることでなされていた。Conventional general fader operations such as fade-in and fade-out first separate a decoded video signal into a synchronization signal, a burst signal, and a video signal, and then use an electronic volume or the like only for the video signal. This was done by varying the gain and changing the amplitude of the video signal so as not to distort the original waveform.
【０００４】0004
【発明が解決しようとする課題】上述の従来技術にあっ
ては、周辺の回路をも含め、回路規模が複雑化し、コス
トアップになってしまうという問題点があった。[Problems to be Solved by the Invention] The above-mentioned prior art has the problem that the circuit scale including peripheral circuits becomes complicated and costs increase.
【０００５】従って、この発明の目的は、ゲインの可変
によることなくフェーダ動作を行ない得るビデオ信号処
理回路を提供することにある。[0005] Accordingly, an object of the present invention is to provide a video signal processing circuit that can perform fader operations without varying the gain.
【０００６】[0006]
【課題を解決するための手段】この発明にかかるビデオ
信号処理回路は、複号映像信号から同期信号を抽出する
と共に、パルス幅を制御して信号を形成する手段と、信
号に基づいて同期信号及びバースト信号を分離する手段
と、同期信号及びバースト信号と、複号映像信号をミッ
クスする手段とを備えた構成としている。[Means for Solving the Problems] A video signal processing circuit according to the present invention includes means for extracting a synchronization signal from a decoded video signal, controlling the pulse width to form a signal, and generating a synchronization signal based on the signal. and means for separating the burst signal, and means for mixing the synchronization signal, the burst signal, and the decoded video signal.
【０００７】[0007]
【作用】ミックス回路としての差動増幅回路の一方のト
ランジスタに同期信号及びバースト信号が加えられ、差
動増幅回路の他方のトランジスタに複号映像信号及び制
御用の直流電圧が加えられる。[Operation] A synchronizing signal and a burst signal are applied to one transistor of the differential amplifier circuit as a mix circuit, and a decoded video signal and a control DC voltage are applied to the other transistor of the differential amplifier circuit.
【０００８】上述の制御用の直流電圧のレベルを制御す
ることによって、一方及び他方のトランジスタのオン・
オフ制御がなされる。即ち、他方のトランジスタベース
の電位が一方のトランジスタのベースの電位よりも高い
期間には他方のトランジスタがオンし複号映像信号が取
出される。この時、一方のトランジスタのベース電位よ
りも低い複号映像信号のレベルはクリップされる。By controlling the level of the control DC voltage described above, one transistor and the other transistor are turned on and off.
Off control is performed. That is, during a period in which the potential at the base of the other transistor is higher than the potential at the base of one transistor, the other transistor is turned on and a decoded video signal is extracted. At this time, the level of the decoded video signal that is lower than the base potential of one transistor is clipped.
【０００９】従って、制御用の直流電圧のレベルを制御
し、一方及び他方のトランジスタのベース間の電位差を
制御することによって、他方のトランジスタのオンとな
る期間が制御される。これによって、複号映像信号の振
幅を所望のレベルにクリップでき、フェーダ動作が可能
となる。[0009] Therefore, by controlling the level of the control DC voltage and controlling the potential difference between the bases of one and the other transistor, the period during which the other transistor is on is controlled. As a result, the amplitude of the decoded video signal can be clipped to a desired level, allowing fader operation.
【００１０】0010
【実施例】以下、この発明の一実施例について図１乃至
図５を参照して説明する。図１の構成に於いて、端子１
には図２Ａに示されるような複号映像信号ＳＣＰが供給
される。この複号映像信号ＳＣＰは、スイッチ回路２の
端子２ａ、同期信号分離回路３、コンデンサ４を介して
差動増幅回路１０のトランジスタ１２のベース等に供給
される。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. 1 to 5. In the configuration of Figure 1, terminal 1
is supplied with a decoded video signal SCP as shown in FIG. 2A. This decoded video signal SCP is supplied to the base of the transistor 12 of the differential amplifier circuit 10 via the terminal 2a of the switch circuit 2, the synchronizing signal separation circuit 3, and the capacitor 4.
【００１１】上述の図２Ａに示される複号映像信号ＳＣ
Ｐは、水平同期信号ＨＳＹ、バースト信号ＳＢＳＴ 、
色信号及び輝度信号ＳＹＣ等から構成されている。The decoded video signal SC shown in FIG. 2A above
P is a horizontal synchronizing signal HSY, a burst signal SBST,
It is composed of a color signal, a luminance signal SYC, etc.
【００１２】同期信号分離回路３では、水平同期信号Ｈ
ＳＹが分離される。同期信号分離回路３では、該水平同
期信号ＨＳＹを含み図２Ｂに示されるような信号Ｓ３が
形成され、該信号Ｓ３がパルス幅制御回路５に供給され
る。In the synchronization signal separation circuit 3, the horizontal synchronization signal H
SY is separated. In the synchronization signal separation circuit 3, a signal S3 as shown in FIG. 2B including the horizontal synchronization signal HSY is formed, and the signal S3 is supplied to the pulse width control circuit 5.
【００１３】パルス幅制御回路５では、水平同期信号Ｈ
ＳＹの幅がバースト信号ＳＢＳＴ を含む範囲まで拡大
され図２Ｃに示されるような信号Ｓ５が形成される。該
信号Ｓ５がスイッチ回路２に制御信号として供給される
。In the pulse width control circuit 5, the horizontal synchronizing signal H
The width of SY is expanded to include the burst signal SBST, and a signal S5 as shown in FIG. 2C is formed. The signal S5 is supplied to the switch circuit 2 as a control signal.
【００１４】スイッチ回路２は、端子２ａが上述の端子
１に接続され、端子２ｂがペデスタル電位設定回路６に
接続されている。The switch circuit 2 has a terminal 2a connected to the above-mentioned terminal 1, and a terminal 2b connected to the pedestal potential setting circuit 6.
【００１５】ペデスタル電位設定回路６は、一端がアー
スされているボリューム７と、該ボリューム７の他端に
接続されている端子８とから構成される。この端子８に
は直流電圧ＶＤＣが供給されており、ボリューム７の接
触子７ａによって直流電圧ＶＤＣが分圧されることで、
ペデスタル相当の電位ＶＰＤが形成される。このペデス
タル相当の電位ＶＰＤは、スイッチ回路２の端子２ｂに
供給される。The pedestal potential setting circuit 6 is composed of a volume 7 whose one end is grounded, and a terminal 8 connected to the other end of the volume 7. A DC voltage VDC is supplied to this terminal 8, and the DC voltage VDC is divided by the contact 7a of the volume 7.
A potential VPD corresponding to the pedestal is formed. This potential VPD corresponding to the pedestal is supplied to the terminal 2b of the switch circuit 2.
【００１６】スイッチ回路２では、制御信号としての信
号Ｓ５がハイレベルである期間ＴＨでは、端子２ｂ及び
２ｃが接続される。これによって、スイッチ回路２から
ペデスタル相当の電位ＶＰＤが出力される。In the switch circuit 2, the terminals 2b and 2c are connected during the period TH when the signal S5 as a control signal is at a high level. As a result, the switch circuit 2 outputs a potential VPD corresponding to the pedestal.
【００１７】また、信号Ｓ５がローレベルである期間Ｔ
Ｌでは、端子２ａ及び２ｃが接続される。これによって
、スイッチ回路２から複号映像信号ＳＣＰの内、水平同
期信号ＨＳＹ及びバースト信号ＳＢＳＴ が出力される
。Furthermore, the period T during which the signal S5 is at low level
At L, terminals 2a and 2c are connected. As a result, the horizontal synchronizing signal HSY and the burst signal SBST of the decoded video signal SCP are output from the switch circuit 2.
【００１８】この結果、スイッチ回路２からは、水平同
期信号ＨＳＹ及びバースト信号ＳＢＳＴ間にペデスタル
相当の電位ＶＰＤが挿入されている図２Ｄの信号Ｓ２が
出力され、該信号Ｓ２がトランジスタ１１のベースに供
給される。As a result, the switch circuit 2 outputs the signal S2 shown in FIG. Supplied.
【００１９】ミックスする手段としての差動増幅回路１
０は、トランジスタ１１、１２、エミッタ抵抗１３とか
ら主に構成されている。Differential amplifier circuit 1 as mixing means
0 is mainly composed of transistors 11 and 12 and an emitter resistor 13.
【００２０】トランジスタ１１のベースは前述のスイッ
チ回路２の端子２ｃに接続され、そのコレクタは端子１
４に接続され、そのエミッタは端子１８及びエミッタ抵
抗１３の一端に接続されている。The base of the transistor 11 is connected to the terminal 2c of the above-mentioned switch circuit 2, and the collector thereof is connected to the terminal 1
4, and its emitter is connected to the terminal 18 and one end of the emitter resistor 13.
【００２１】トランジスタ１２のベースは抵抗１７と、
抵抗１５を介して端子１６に接続され、そのコレクタは
端子１４に接続され、そのエミッタは端子１８及びエミ
ッタ抵抗１３の一端に接続されている。The base of the transistor 12 is connected to a resistor 17;
It is connected to a terminal 16 via a resistor 15 , its collector is connected to the terminal 14 , and its emitter is connected to the terminal 18 and one end of the emitter resistor 13 .
【００２２】端子１４には直流電圧Ｖｃｃが供給されて
おり、端子１６には直流電圧ＶＣＴが供給されている。
抵抗１３、１７の他端は、夫々、アースされている。ま
た、エミッタ抵抗１３の一端側は端子１８に接続されて
おり、該端子１８からはエミッタ抵抗１３の両端間に生
ずる出力電圧ＶＯＵＴ が取出される。A DC voltage Vcc is supplied to the terminal 14, and a DC voltage VCT is supplied to the terminal 16. The other ends of the resistors 13 and 17 are each grounded. Further, one end of the emitter resistor 13 is connected to a terminal 18, from which an output voltage VOUT generated between both ends of the emitter resistor 13 is taken out.
【００２３】次いで、図１乃至図５を参照して回路動作
について説明する。この一実施例では、直流電圧ＶＣＴ
のレベルをコントロールすることで形成されるトランジ
スタ１１、１２のベース間の電位差によってトランジス
タ１１、１２のオン・オフ制御がなされ、これによって
、複号映像信号ＳＣＰの振幅のコントロールがなされる
。
尚、以下の説明に於いて、トランジスタ１１のベースの
電位ＶＢ１１ は信号Ｓ２の電圧とされ、また、トラン
ジスタ１２のベースの電位ＶＢ１２ は、制御用の直流
電圧ＶＣＴを抵抗１５、１７で分圧してなる直流電圧Ｖ
ＣＴ１に複号映像信号ＳＣＰが重畳されているものとす
る。Next, the circuit operation will be explained with reference to FIGS. 1 to 5. In this embodiment, the DC voltage VCT
The on/off control of the transistors 11 and 12 is performed by the potential difference between the bases of the transistors 11 and 12 formed by controlling the level of the decoded video signal SCP, thereby controlling the amplitude of the decoded video signal SCP. In the following explanation, the base potential VB11 of the transistor 11 is assumed to be the voltage of the signal S2, and the base potential VB12 of the transistor 12 is obtained by dividing the control DC voltage VCT by resistors 15 and 17. DC voltage V
It is assumed that a decoded video signal SCP is superimposed on CT1.
【００２４】（１）トランジスタ１２のベースの直流電
圧ＶＣＴ１がトランジスタ１１のベースの電位ＶＢ１１
よりも高い場合(1) The DC voltage VCT1 at the base of the transistor 12 is equal to the potential VB11 at the base of the transistor 11.
if higher than
【００２５】この場合には、トランジスタ１２のベース
の電位ＶＢ１２ は、トランジスタ１１のベースの電位
ＶＢ１１ よりも高くなるため、トランジスタ１２のみ
がオンしてエミッタホォロワとして動作し、トランジス
タ１１はオフする。In this case, since the base potential VB12 of the transistor 12 is higher than the base potential VB11 of the transistor 11, only the transistor 12 is turned on and operates as an emitter follower, and the transistor 11 is turned off.
【００２６】従って、図３に示される複号映像信号ＳＣ
Ｐに対応する電圧がエミッタ抵抗１３の両端に発生する
ため、複号映像信号ＳＣＰが端子１８から出力電圧ＶＯ
ＵＴ として取出される。Therefore, the decoded video signal SC shown in FIG.
Since a voltage corresponding to P is generated across the emitter resistor 13, the decoded video signal SCP is output from the terminal 18 at the output voltage VO.
Extracted as UT.
【００２７】（２）トランジスタ１２のベースの直流電
圧ＶＣＴ１がトランジスタ１１のベースの電位ＶＢ１１
よりも低い場合(2) The DC voltage VCT1 at the base of the transistor 12 is equal to the potential VB11 at the base of the transistor 11.
if lower than
【００２８】直流電圧ＶＣＴ１に複号映像信号ＳＣＰが
重畳して形成されるトランジスタ１２のベースの電位Ｖ
Ｂ１２ が、トランジスタ１１のベースの電位ＶＢ１１
よりも低ければ、該トランジスタ１２はオフし、トラ
ンジスタ１１がオンする。The potential V at the base of the transistor 12 formed by superimposing the decoded video signal SCP on the DC voltage VCT1
B12 is the base potential VB11 of the transistor 11
, transistor 12 is turned off and transistor 11 is turned on.
【００２９】図４に示される複号映像信号ＳＣＰの内、
トランジスタ１１のベースの電位ＶＢ１１ よりも低い
レベルである期間Ｔ１及びＴ３の複号映像信号ＳＣＰの
部分はクリップされ、出力されない。Of the decoded video signal SCP shown in FIG.
The portions of the decoded video signal SCP during periods T1 and T3 that are at a level lower than the base potential VB11 of the transistor 11 are clipped and are not output.
【００３０】トランジスタ１１がオンする期間Ｔ１及び
Ｔ３では、図２Ｄに示される信号Ｓ２に対応する電圧が
エミッタ抵抗１３の両端に発生するため、信号Ｓ２が端
子１８から出力電圧ＶＯＵＴ として取出される。During the periods T1 and T3 during which the transistor 11 is on, a voltage corresponding to the signal S2 shown in FIG. 2D is generated across the emitter resistor 13, so that the signal S2 is taken out from the terminal 18 as the output voltage VOUT.
【００３１】直流電圧ＶＣＴ１に複号映像信号ＳＣＰが
重畳して形成されるトランジスタ１２のベースの電位Ｖ
Ｂ１２ が、トランジスタ１１のベースの電位ＶＢ１１
よりも高くなると、トランジスタ１２はオンし、トラ
ンジスタ１１はオフする。The potential V at the base of the transistor 12 formed by superimposing the decoded video signal SCP on the DC voltage VCT1
B12 is the base potential VB11 of the transistor 11
When the voltage becomes higher than , transistor 12 is turned on and transistor 11 is turned off.
【００３２】トランジスタ１２がオンする期間、即ち、
トランジスタ１２のベースの電位ＶＢ１２ がトランジ
スタ１１のベースの電位ＶＢ１１ よりも高いレベルで
ある期間Ｔ２では、図４に示される複号映像信号ＳＣＰ
の内、一点鎖線より上側の斜線部分に対応する電圧がエ
ミッタ抵抗１３の両端に発生するため、該斜線部分の色
信号及び輝度信号ＳＹＣが出力される。The period during which the transistor 12 is on, that is,
During the period T2 in which the base potential VB12 of the transistor 12 is at a higher level than the base potential VB11 of the transistor 11, the decoded video signal SCP shown in FIG.
Since a voltage corresponding to the hatched portion above the dashed-dotted line is generated across the emitter resistor 13, the color signal and luminance signal SYC of the hatched portion are output.
【００３３】この結果、トランジスタ１２のベースの直
流電圧ＶＣＴ１がトランジスタ１１のベースの電位ＶＢ
１１ よりも低い場合には、例えば、図５に示される信
号ＳＦＤが端子１８から出力電圧ＶＯＵＴ として取出
される。As a result, the DC voltage VCT1 at the base of the transistor 12 becomes the potential VB at the base of the transistor 11.
11, the signal SFD shown in FIG. 5, for example, is taken out from the terminal 18 as the output voltage VOUT.
【００３４】このように、この一実施例では、差動増幅
回路１０のトランジスタ１２のベースに加える直流電圧
ＶＣＴのレベルを制御することによって、トランジスタ
１１、１２のベースの電位ＶＢ１１ 、ＶＢ１２ 間の
電位差を制御し、該電位差によってトランジスタ１１、
１２のオン・オフ制御を行い、該電位差に対応して複号
映像信号ＳＣＰ、特に色信号及び輝度信号ＳＹＣの振幅
を制御しているので、ゲインの可変によることなく、複
号映像信号ＳＣＰの振幅を所望のレベルにクリップでき
、フェーダ動作を行なえる。これによって、回路規模の
複雑化を防止でき、コストアップを防止できる。As described above, in this embodiment, by controlling the level of the DC voltage VCT applied to the base of the transistor 12 of the differential amplifier circuit 10, the potential difference between the base potentials VB11 and VB12 of the transistors 11 and 12 is reduced. and controls the transistors 11 and 11 by the potential difference.
Since the amplitude of the decoded video signal SCP, especially the color signal and the luminance signal SYC, is controlled in accordance with the potential difference, the decoded video signal SCP can be controlled without changing the gain. The amplitude can be clipped to a desired level and fader operations can be performed. As a result, it is possible to prevent the circuit scale from becoming complicated and to prevent an increase in cost.
【００３５】更に、この一実施例では、複号映像信号Ｓ
ＣＰの振幅を所望のレベルにクリップした時、スイッチ
回路２から出力される信号Ｓ２を加えているので、色信
号及び輝度信号ＳＹＣの振幅を変化させても色の変化の
発生を防止できる。Furthermore, in this embodiment, the decoded video signal S
Since the signal S2 output from the switch circuit 2 is added when the amplitude of CP is clipped to a desired level, color change can be prevented even if the amplitudes of the color signal and luminance signal SYC are changed.
【００３６】[0036]
【発明の効果】この発明にかかるビデオ信号処理回路に
よれば、ミックス回路としての差動増幅回路の一方のト
ランジスタに同期信号及びバースト信号を加え、他方の
トランジスタに複号映像信号及び制御用の直流電圧を加
え、該直流電圧のレベルを制御することによって、一方
及び他方のトランジスタのオン・オフ制御をなし他方の
トランジスタのオンとなる期間を制御しているので、複
号映像信号の振幅を所望のレベルにクリップでき、フェ
ーダ動作を行なえるという効果がある。これによって、
回路規模の複雑化を防止でき、コストアップを防止でき
るという効果がある。According to the video signal processing circuit according to the present invention, a synchronization signal and a burst signal are applied to one transistor of the differential amplifier circuit as a mix circuit, and a decoded video signal and a control signal are applied to the other transistor. By applying a DC voltage and controlling the level of the DC voltage, one transistor and the other transistor are turned on and off, and the period during which the other transistor is turned on is controlled, so the amplitude of the decoded video signal can be controlled. It has the advantage of being able to clip to a desired level and perform fader operations. by this,
This has the effect of preventing the circuit scale from becoming complicated and preventing an increase in costs.
【図１】この発明に係るビデオ信号処理回路の一実施例
を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of a video signal processing circuit according to the present invention.
【図２】信号を示す波形図である。FIG. 2 is a waveform diagram showing signals.
【図３】一実施例の動作を示す説明図である。FIG. 3 is an explanatory diagram showing the operation of one embodiment.
【図４】一実施例の動作を示す説明図である。FIG. 4 is an explanatory diagram showing the operation of one embodiment.
【図５】一実施例の動作を示す説明図である。FIG. 5 is an explanatory diagram showing the operation of one embodiment.
２ スイッチ回路 ３ 同期信号分離回路 ５ パルス幅制御回路 １０ 差動増幅回路 １１、１２ トランジスタ １３ エミッタ抵抗 １５、１７ 抵抗 ＳＣＰ 複号映像信号 ＨＳＹ 水平同期信号 ＶＣＴ 直流電圧 2 Switch circuit 3 Synchronous signal separation circuit 5 Pulse width control circuit 10 Differential amplifier circuit 11, 12 Transistor 13 Emitter resistance 15, 17 Resistance SCP decoded video signal HSY Horizontal synchronization signal VCT DC voltage
Claims (1)
と共に、パルス幅を制御して信号を形成する手段と、上
記信号に基づいて上記同期信号及びバースト信号を分離
する手段と、上記同期信号及びバースト信号と、上記複
号映像信号をミックスする手段とを備えたことを特徴と
するビデオ信号処理回路。1. Means for extracting a synchronization signal from a decoded video signal and controlling the pulse width to form the signal; means for separating the synchronization signal and burst signal based on the signal; and the synchronization signal. and means for mixing the burst signal and the decoded video signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7677191A JPH04287483A (en) | 1991-03-15 | 1991-03-15 | Video signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7677191A JPH04287483A (en) | 1991-03-15 | 1991-03-15 | Video signal processing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287483A true JPH04287483A (en) | 1992-10-13 |
Family
ID=13614853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7677191A Pending JPH04287483A (en) | 1991-03-15 | 1991-03-15 | Video signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287483A (en) |
-
1991
- 1991-03-15 JP JP7677191A patent/JPH04287483A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04287483A (en) | Video signal processing circuit | |
| KR930022865A (en) | Automatic gain adjustment circuit | |
| US4860099A (en) | Video signal processing circuit for VTR system | |
| JPS628990B2 (en) | ||
| US4706034A (en) | Signal discriminating apparatus for extracting component signals from a composite signal | |
| JPH04259169A (en) | Video signal processing circuit | |
| KR890003222B1 (en) | Integrated circuit for composite synchronizing signal separation and high frequence digital synchronizing separation | |
| KR940000159Y1 (en) | Keyed pulse generator for high definition of tv | |
| JPH0339980Y2 (en) | ||
| JPS6246119B2 (en) | ||
| JP3091607B2 (en) | Secum signal clamp circuit | |
| JPH06121250A (en) | Gain control circuit | |
| JPS60134566A (en) | Picture quality adjusting circuit | |
| KR0124842Y1 (en) | Synchorization separation method and apparatus of composite image signal | |
| JPS5986789U (en) | Time axis fluctuation correction device | |
| KR800001740Y1 (en) | Automatic gain control apparatus | |
| KR930001328Y1 (en) | Picture quality improving circuit of vcr using color signal muting | |
| JPH0632463B2 (en) | Clamp circuit for color difference line sequential signal | |
| JPH08139568A (en) | Filter control circuit | |
| JPH08294084A (en) | Video signal processing circuit | |
| JPS6326167A (en) | Picture quality correction circuit | |
| JPH01274570A (en) | Video signal clamp circuit | |
| JPH03133217A (en) | Acoustic signal processing circuit | |
| JPH027790A (en) | Video signal processing circuit | |
| JPH08181568A (en) | Filter control circuit |