JPH04282834A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04282834A JPH04282834A JP4392991A JP4392991A JPH04282834A JP H04282834 A JPH04282834 A JP H04282834A JP 4392991 A JP4392991 A JP 4392991A JP 4392991 A JP4392991 A JP 4392991A JP H04282834 A JPH04282834 A JP H04282834A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- selectivity
- polycide
- poly
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000005530 etching Methods 0.000 claims abstract description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 25
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000001020 plasma etching Methods 0.000 claims abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 238000010586 diagram Methods 0.000 description 19
- 239000007789 gas Substances 0.000 description 15
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 14
- 229910052681 coesite Inorganic materials 0.000 description 10
- 229910052906 cristobalite Inorganic materials 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 229910052682 stishovite Inorganic materials 0.000 description 10
- 229910052905 tridymite Inorganic materials 0.000 description 10
- 229910015845 BBr3 Inorganic materials 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特にポリサイド層のドライエッチング方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for dry etching a polycide layer.
【０００２】近年，半導体デバイスの高速化，高集積化
に伴い，その構造はますます複雑になってきており，そ
の構造を実現するための工程にも，より精度の高い加工
技術が要求されている。ドライエッチング加工工程にお
いては下地膜とのエッチレート比（選択比）が特に重要
になっている。中でも，シリコン酸化膜上のポリサイド
層のドライエッチングにおいては選択比の向上が望まれ
，さらに寸法精度や形状の垂直性も望まれる。[0002] In recent years, as semiconductor devices have become faster and more highly integrated, their structures have become more and more complex, and the processes to realize these structures require more precise processing technology. There is. In the dry etching process, the etch rate ratio (selectivity) with respect to the base film is particularly important. Among these, in dry etching of a polycide layer on a silicon oxide film, it is desirable to improve the selectivity, and also to improve dimensional accuracy and verticality of the shape.
【０００３】0003
【従来の技術】従来，半導体基板にシリコン酸化膜を介
して形成されたＷＳｉ／ ポリＳｉのポリサイドをエッ
チングしてゲート電極を形成する際，一般に平行平板型
反応性イオンエッチング装置によるドライエッチングを
行っている。そのエッチングガスとしてはＣｌ２ やＳ
Ｆ６ を主ガスとしてＨＢｒを少量添加した混合ガスを
用いている。[Prior Art] Conventionally, when etching polycide of WSi/polySi formed on a semiconductor substrate via a silicon oxide film to form a gate electrode, dry etching is generally performed using a parallel plate reactive ion etching apparatus. ing. The etching gas is Cl2 or S.
A mixed gas containing F6 as the main gas and a small amount of HBr added thereto is used.
【０００４】図１０は従来例を説明するための断面図で
あり， （ａ） はポリサイド電極の形成を示す断面図
，（ｂ） はポリサイド電極の形状を示す断面図である
。図中，１はＳｉ基板，２はシリコン酸化膜，３はポリ
Ｓｉ層，４はＷＳｉ層，５はレジストマスク，６はポリ
サイドのゲート電極，θはテーパー角を表す。FIG. 10 is a sectional view for explaining a conventional example, in which (a) is a sectional view showing the formation of a polycide electrode, and (b) is a sectional view showing the shape of the polycide electrode. In the figure, 1 is a Si substrate, 2 is a silicon oxide film, 3 is a poly-Si layer, 4 is a WSi layer, 5 is a resist mask, 6 is a polycide gate electrode, and θ is a taper angle.
【０００５】図８は従来例におけるポリＳｉのエッチレ
ートと選択比を示す図であり，平行平板型反応性イオン
エッチング装置によりＣｌ２ とＨＢｒの混合ガスを用
いてポリＳｉをエッチングした時のＨＢｒの比率とエッ
チレート及び選択比の関係を示している。FIG. 8 is a diagram showing the etch rate and selectivity of poly-Si in a conventional example, and shows the HBr etch rate and selectivity when poly-Si is etched using a mixed gas of Cl2 and HBr using a parallel plate reactive ion etching apparatus. The relationship between the ratio, etch rate, and selectivity is shown.
【０００６】エッチング条件は次の如くである。
Ｃｌ２ ＋ＨＢｒ １００ Ｓ
ＣＣＭ圧力
０．１ ＴｏｒｒＲＦパワー
３００ Ｗ（１３．５６ＭＨｚ）基板温度
６０℃エッチン
グガスとしてＣｌ２ だけの場合は対ＳｉＯ２ 選択比
が２〜３と低いが，ＨＢｒ添加により，その選択比は急
激に大きくなる。The etching conditions are as follows. Cl2 +HBr 100S
CCM pressure
0.1 TorrRF power
300 W (13.56 MHz) substrate temperature 60° C. If only Cl2 is used as the etching gas, the selectivity to SiO2 is as low as 2 to 3, but with the addition of HBr, the selectivity increases rapidly.
【０００７】図９は従来例におけるテーパー角と選択比
を示す図であり，基板温度とテーパー角及び選択比の関
係を示している。エッチング条件は次の如くである。FIG. 9 is a diagram showing the taper angle and selectivity ratio in the conventional example, and shows the relationship between the substrate temperature, the taper angle, and the selectivity ratio. The etching conditions are as follows.
【０００８】
Ｃｌ２ ９
０ＳＣＣＭＨＢｒ
１０ＳＣＣＭ圧力
０．１ ＴｏｒｒＲＦパワー
３００ Ｗ（１３．５６ＭＨ
ｚ）図に見るように，基板温度が低いとテーパー角は小
さい。垂直（θ＝９０°）にエッチングするためには基
板温度を上げる必要があり，そうすると今度は対ＳｉＯ
２ 選択比が低下する。Cl29
0SCCMHBr
10SCCM pressure
0.1 TorrRF power
300W (13.56MH
z) As shown in the figure, the taper angle is small when the substrate temperature is low. In order to etch vertically (θ = 90°), it is necessary to raise the substrate temperature, which in turn increases the
2 Selectivity ratio decreases.
【０００９】さらにこの系のエッチンガガスはエッチン
グ反応で生じる物質の付着性が強く，エッチング後のパ
ターン側壁にＳｉＢｒＯ系の膜が付着し，この膜はフッ
酸系の薬品で除去できるものの好ましくない。また，真
空チャンバ内壁にも付着し，ごみの発生源となって問題
である。Furthermore, this type of etching gas has strong adhesion to substances generated in the etching reaction, and a SiBrO-based film adheres to the side wall of the pattern after etching, and although this film can be removed with a hydrofluoric acid-based chemical, it is not preferable. It also adheres to the inner walls of the vacuum chamber, causing a problem as a source of dust.
【００１０】平行平板型反応性イオンエッチング装置に
替えて，電子サイクロトロン共鳴（ＥＣＲ）エッチング
装置を用いる時も，選択比を上げるためにＨＢｒを添加
する必要があり，上述と同様の問題が生じる。[0010] When an electron cyclotron resonance (ECR) etching apparatus is used instead of the parallel plate type reactive ion etching apparatus, it is necessary to add HBr to increase the selectivity, and the same problem as described above occurs.
【００１１】なお，タングステンシリサイド（ＷＳｉ）
のエッチングにおけるエッチレートと選択比に与えるＨ
Ｂｒの比率の影響もＳｉの場合とほぼ同じである。[0011] Note that tungsten silicide (WSi)
The effect of H on the etch rate and selectivity in etching
The influence of the Br ratio is also almost the same as in the case of Si.
【００１２】0012
【発明が解決しようとする課題】したがって，従来法で
はポリサイド層を高選択比をもって寸法精度よく垂直に
エッチングすることができず，デバイスの高集積化の妨
げとなっていた。Therefore, with the conventional method, it is not possible to vertically etch the polycide layer with high selectivity and dimensional accuracy, which hinders high integration of devices.
【００１３】本発明は上記の問題に鑑み，ポリサイド層
のエッチングにおいて，下地酸化膜及びレジストとの選
択比が高く，かつエッチングにより形成される側壁を安
定に垂直にするドライエッチング方法を提供することを
目的とする。In view of the above problems, the present invention provides a dry etching method that has a high selectivity between the underlying oxide film and the resist when etching a polycide layer, and also makes the sidewalls formed by etching stably vertical. With the goal.
【００１４】[0014]
【課題を解決するための手段】図１（ａ）， （ｂ）は
実施例を示す工程順断面図である。上記課題は，半導体
基板１上にシリコン酸化膜２を介して形成されたポリサ
イド層３，４をマスク５を用いてエッチングするに際し
，臭化ホウ素を含むガスをエッチングガスとして用い，
異方性エッチングを行う半導体装置の製造方法によって
解決される。[Means for Solving the Problem] FIGS. 1(a) and 1(b) are sectional views showing an embodiment in the order of steps. The above problem is solved by using a gas containing boron bromide as an etching gas when etching the polycide layers 3 and 4 formed on the semiconductor substrate 1 via the silicon oxide film 2 using the mask 5.
This problem is solved by a semiconductor device manufacturing method that performs anisotropic etching.
【００１５】また，平行平板型反応性イオンエッチング
装置或いは電子サイクロトロン共鳴エッチング装置を用
いて，異方性エッチングを行う前記の半導体装置の製造
方法によって解決される。The problem is also solved by the above-described method of manufacturing a semiconductor device in which anisotropic etching is performed using a parallel plate type reactive ion etching device or an electron cyclotron resonance etching device.
【００１６】[0016]
【作用】本発明をなすにあたっての異方性ドライエッチ
ングの実験結果によれば，塩素ガスあるいはフッ化硫黄
に臭化ホウ素を混合していくと，シリコン酸化膜及びレ
ジストに対するポリサイド層のエッチングの選択比が大
きくなる。しかも，エッチングにより生じる側壁は，そ
のテーパー角がエッチング時の基板温度にほとんど依存
せず，ほぼ９０°となる。[Operation] According to the experimental results of anisotropic dry etching used in making the present invention, when boron bromide is mixed with chlorine gas or sulfur fluoride, the polycide layer is etched selectively with respect to the silicon oxide film and the resist. The ratio becomes larger. Moreover, the taper angle of the sidewall produced by etching is almost 90°, almost independent of the substrate temperature during etching.
【００１７】上記の異方性ドライエッチングは平行平板
型反応性イオンエッチング装置或いは電子サイクロトロ
ン共鳴エッチング装置を用いて行うことができることが
実験的に示される。It has been experimentally shown that the above anisotropic dry etching can be performed using a parallel plate type reactive ion etching apparatus or an electron cyclotron resonance etching apparatus.
【００１８】[0018]
【実施例】図６は通常用いられている平行平板型反応性
イオンエッチング装置の概念図であり，１はＳｉ基板，
７はエッチングガスの流出と電極を兼ねるシャワーヘッ
ド，８は真空チャンバ，９はＲＦ電源，１０はＳｉ基板
１を搭載するステージを兼ねる電極板を表す。[Example] Fig. 6 is a conceptual diagram of a commonly used parallel plate type reactive ion etching apparatus.
Reference numeral 7 represents a shower head that serves as an etching gas outlet and an electrode, 8 a vacuum chamber, 9 an RF power source, and 10 an electrode plate that also serves as a stage on which the Si substrate 1 is mounted.
【００１９】図１（ａ）， （ｂ）は平行平板型反応性
イオンエッチング装置（ＲＩＥ）を用いてポリサイド層
をドライエッチングし，ゲート電極を形成する実施例を
示す工程順断面図であり，図２はＲＩＥによるポリＳｉ
のエッチレートと選択比を示す図であり，図３はＲＩＥ
によるポリＳｉのテーパー角と選択比を示す図である。FIGS. 1(a) and 1(b) are step-by-step cross-sectional views showing an example in which a gate electrode is formed by dry etching a polycide layer using a parallel plate reactive ion etching apparatus (RIE). Figure 2 shows poly-Si by RIE.
Figure 3 shows the etch rate and selectivity of RIE.
FIG. 3 is a diagram showing the taper angle and selection ratio of poly-Si according to FIG.
【００２０】以下，これらの図を参照しながら実施例に
ついて説明する。
図１（ａ） 参照
Ｓｉ基板１に熱酸化により厚さ２００ ÅのＳｉＯ２
膜２を形成し，その上に例えばＣＶＤ法により厚さ１５
００ÅのポリＳｉ層３，厚さ２０００Åのタングステン
シリサイド（ＷＳｉ）層４を連続して堆積する。ＷＳｉ
層４の上にそのＷＳｉ層４とポリＳｉ層３をエッチング
してゲート電極６を形成するための幅０．６ μｍのレ
ジストマスク５を形成する。Examples will be described below with reference to these figures. Figure 1(a) SiO2 with a thickness of 200 Å is deposited on the reference Si substrate 1 by thermal oxidation.
A film 2 is formed thereon, and a thickness of 15
A poly-Si layer 3 with a thickness of 00 Å and a tungsten silicide (WSi) layer 4 with a thickness of 2000 Å are successively deposited. WSi
A resist mask 5 having a width of 0.6 μm is formed on the layer 4 to form a gate electrode 6 by etching the WSi layer 4 and the poly-Si layer 3.
【００２１】図１（ｂ） 参照この後，Ｓｉ基板１を図
６に示した平行平板型反応性イオンエッチング装置に配
置してＣｌ２ とＢＢｒ３ の混合ガスを供給し，レジ
ストマスク５をマスクにしてＷＳｉ層４とポリＳｉ層３
のドライエッチングを行った。ドライエッチング条件は
次の如くである。Refer to FIG. 1(b) After this, the Si substrate 1 is placed in a parallel plate type reactive ion etching apparatus shown in FIG. 6, a mixed gas of Cl2 and BBr3 is supplied, and the resist mask 5 is used as a mask. WSi layer 4 and poly-Si layer 3
Dry etching was performed. The dry etching conditions are as follows.
【００２２】
Ｃｌ２ ９０ＳＣＣ
ＭＢＢｒ３ １０ＳＣＣ
Ｍ圧力 ０．１
ＴｏｒｒＲＦパワー ３００
Ｗ（１３．５６ＭＨｚ）基板温度
６０℃ポリＳｉ層３のエッチレートは４００
ｎｍ／ｍｉｎであり， ＷＳｉ層４のエッチレートもほ
ぼ同等であった。ＳｉＯ２ 膜２に対する選択比は約５
０，レジストマスク５に対する選択比は約２０であった
。Cl2 90SCC
MBBr3 10SCC
M pressure 0.1
TorrRF power 300
W (13.56MHz) substrate temperature
The etch rate of the 60°C poly-Si layer 3 is 400
nm/min, and the etch rate of the WSi layer 4 was also approximately the same. The selectivity for SiO2 film 2 is approximately 5
0, and the selectivity for resist mask 5 was approximately 20.
【００２３】ポリサイド層６ジャストエッチの１００
％オーバーエッチをかけ，ポリサイド層６を完全に除去
した。ＳｉＯ２ 膜２は１２０ Å残った。ポリサイド
ゲート電極６の幅は０．６ μｍで，その側壁形状は１
００ ％オーバーエッチにもかかわらず，の垂直（θ＝
９０°）であった。Polycide layer 6 just etch 100
% over-etching was performed to completely remove the polycide layer 6. 120 Å of SiO2 film 2 remained. The width of the polycide gate electrode 6 is 0.6 μm, and the sidewall shape is 1
Despite 00% overetching, the vertical (θ=
90°).
【００２４】ポリサイドゲート電極６の側壁及び真空チ
ャンバ８内壁への付着物は従来に比べてはるかに少なか
った。次に，エッチングガスＣｌ２ とＢＢｒ３ の混
合比がポリＳｉ層３，ＳｉＯ２ 膜２，レジストマスク
５のエッチレートに与える影響を詳細に調べた結果につ
いて説明する。The amount of deposits on the side walls of the polycide gate electrode 6 and the inner wall of the vacuum chamber 8 was much smaller than in the prior art. Next, the results of a detailed investigation into the influence of the mixing ratio of etching gases Cl2 and BBr3 on the etching rates of the poly-Si layer 3, SiO2 film 2, and resist mask 5 will be described.
【００２５】図２は平行平板型反応性イオンエッチング
装置（ＲＩＥ）によるポリＳｉのエッチレートと選択比
を示す図で，エッチング条件は次の如くである。
Ｃｌ２ ＋ＢＢｒ３ １００ ＳＣＣＭ圧
力 ０．１ Ｔｏ
ｒｒＲＦパワー ３００ Ｗ（
１３．５６ＭＨｚ）基板温度
６０℃図に見るように，ＢＢｒ３ の添加によりポ
リＳｉの対ＳｉＯ２ 選択比は急激に上昇し，対レジス
ト選択比も２倍程度大きくなる。一方，ポリＳｉのエッ
チレートは若干低下する。FIG. 2 is a diagram showing the etching rate and selectivity of poly-Si using a parallel plate type reactive ion etching apparatus (RIE), and the etching conditions are as follows. Cl2 +BBr3 100 SCCM pressure 0.1 To
rrRF power 300W (
13.56MHz) Substrate temperature
As seen in the 60°C diagram, the addition of BBr3 sharply increases the selectivity of poly-Si to SiO2, and the selectivity to resist also increases by about twice. On the other hand, the etch rate of poly-Si decreases slightly.
【００２６】ＷＳｉに対するエッチング効果もポリＳｉ
の場合とほぼ同じで，したがって，上記のドライエッチ
ングに対してはポリＳｉとＷＳｉのポリサイドを一体と
して連続してエッチングすることができる。The etching effect on WSi is also
This is almost the same as in the case of , and therefore, in contrast to the above-mentioned dry etching, polycide of polySi and WSi can be continuously etched as one unit.
【００２７】次に，従来問題となっていたテーパー角と
基板温度の関係を調べた結果について説明する。図３は
ＲＩＥによるポリＳｉのテーパー角と選択比を示す図で
，エッチング条件は次の如くである。Next, the results of investigating the relationship between the taper angle and the substrate temperature, which has been a problem in the past, will be explained. FIG. 3 is a diagram showing the taper angle and selectivity of poly-Si by RIE, and the etching conditions are as follows.
【００２８】
Ｃｌ２ ９０ＳＣＣ
ＭＢＢｒ３ １０ＳＣＣ
Ｍ圧力 ０．１
ＴｏｒｒＲＦパワー ３００
Ｗ（１３．５６ＭＨｚ）テーパー角は基板温度によらず
，ほぼ９０°である。Cl2 90SCC
MBBr3 10SCC
M pressure 0.1
TorrRF power 300
The W (13.56 MHz) taper angle is approximately 90° regardless of the substrate temperature.
【００２９】一方，対ＳｉＯ２ 選択比は温度の上昇と
ともに低下する。しかし，８０℃でも選択比として４０
は保っている。したがって，Ｃｌ２とＢＢｒ３ の混合
ガスをエッチングガスとするＲＩＥにより，容易にタン
グステンポリサイドを高選択比でもって，垂直エッチン
グすることができる。On the other hand, the selectivity to SiO2 decreases as the temperature increases. However, even at 80℃, the selectivity was 40
is maintained. Therefore, tungsten polycide can be easily vertically etched with a high selectivity by RIE using a mixed gas of Cl2 and BBr3 as an etching gas.
【００３０】次に，電子サイクロトロン共鳴（ＥＣＲ）
エッチング装置によるポリＳｉの異方性ドライエッチン
グについて説明する。図７は電子サイクロトロン共鳴（
ＥＣＲ）エッチング装置の概念図で，１はＳｉ基板，８
は真空チャンバ，９はＲＦ電源，１０は基板をのせるス
テージを兼ねた電極板，１１は磁界を発生するコイルで
ある。Next, electron cyclotron resonance (ECR)
Anisotropic dry etching of poly-Si using an etching apparatus will be explained. Figure 7 shows electron cyclotron resonance (
ECR) Conceptual diagram of etching equipment, 1 is a Si substrate, 8
1 is a vacuum chamber, 9 is an RF power source, 10 is an electrode plate that also serves as a stage on which a substrate is placed, and 11 is a coil that generates a magnetic field.
【００３１】図４はＥＣＲエッチング装置によるポリＳ
ｉのエッチレートと選択比を示す図で，エッチング条件
は次の如くである。
Ｃｌ２ ＋ＢＢｒ３ １００ ＳＣＣＭ圧
力 ０．００３
ＴｏｒｒＲＦパワー １００
Ｗ（１３．５６ＭＨｚ）μ波パワー
１．５ ｋＷ基板温度
６０℃図に見るように，ＢＢｒ３ の添加によりポ
リＳｉの対ＳｉＯ２ 選択比は急激に上昇する。対レジ
スト選択比も２倍程度大きくなる。一方，ポリＳｉのエ
ッチレートは若干低下する。FIG. 4 shows poly S etching using an ECR etching device.
This is a diagram showing the etch rate and selectivity of i, and the etching conditions are as follows. Cl2 +BBr3 100 SCCM pressure 0.003
TorrRF power 100
W (13.56MHz) μ wave power
1.5 kW substrate temperature
As seen in the 60°C diagram, the addition of BBr3 sharply increases the selectivity of poly-Si to SiO2. The resist selection ratio also becomes about twice as large. On the other hand, the etch rate of poly-Si decreases slightly.
【００３２】ＷＳｉに対するエッチング効果もポリＳｉ
の場合とほぼ同じで，したがって，上記のドライエッチ
ングに対してはポリＳｉとＷＳｉのポリサイドを一体と
して連続してエッチングすることができる。The etching effect on WSi is also
This is almost the same as in the case of , and therefore, in contrast to the above-mentioned dry etching, polycide of polySi and WSi can be continuously etched as one unit.
【００３３】次に，従来問題となっていたテーパー角と
基板温度の関係を調べた結果について説明する。図５は
ＥＣＲエッチング装置によるポリＳｉのテーパー角と選
択比を示す図で，エッチング条件は次の如くである。Next, the results of investigating the relationship between the taper angle and the substrate temperature, which has been a problem in the past, will be explained. FIG. 5 is a diagram showing the taper angle and selectivity of poly-Si using an ECR etching apparatus, and the etching conditions are as follows.
【００３４】
Ｃｌ２ ９０ＳＣＣ
ＭＢＢｒ３ １０ＳＣＣ
Ｍ圧力 ０．００
３ ＴｏｒｒＲＦパワー １０
０ Ｗ（１３．５６ＭＨｚ）μ波パワー
１．５ ｋＷテーパー角は基板温度によらず
，ほぼ９０°である。Cl2 90SCC
MBBr3 10SCC
M pressure 0.00
3 TorrRF power 10
0 W (13.56MHz) μ wave power
The 1.5 kW taper angle is approximately 90° regardless of the substrate temperature.
【００３５】一方，対ＳｉＯ２ 選択比は温度の上昇と
ともに低下する。しかし，８０℃でも選択比として４０
は保っている。上記の実施例はポリＳｉとＷＳｉのポリ
サイドの異方性ドライエッチングについて説明したが，
本発明の方法を用いればその他の高融点金属，例えば，
Ｍｏ，ＴｉのシリサイドとポリＳｉのポリサイドゲート
電極を高選択比をもって垂直にドライエッチングするこ
とができる。On the other hand, the selectivity to SiO2 decreases as the temperature increases. However, even at 80℃, the selectivity was 40
is maintained. The above example described anisotropic dry etching of polycide of polySi and WSi.
Using the method of the present invention, other high melting point metals, e.g.
Silicides of Mo and Ti and polycide gate electrodes of polySi can be vertically dry etched with a high selectivity.
【００３６】また，塩素ガスと臭化ホウ素の混合ガスの
混合ガスに替えて，フッ化硫黄と臭化ホウ素の混合ガス
を用いて異方性ドライエッチングを行っても，上記と同
様の効果があり，ポリサイド層を高選択比をもって垂直
にドライエッチングすることができる。[0036] Furthermore, the same effect as described above can be obtained by performing anisotropic dry etching using a mixed gas of sulfur fluoride and boron bromide instead of a mixed gas of chlorine gas and boron bromide. The polycide layer can be vertically dry etched with high selectivity.
【００３７】[0037]
【発明の効果】以上説明したように，本発明によれば，
異方性ドライエッチングにおけるポリサイド層のエッチ
レートのシリコン酸化膜あるいはレジストマスクのエッ
チレートに対する比（選択比）を大きくすることができ
，かつ基板面に対して垂直に精度よくエッチングするこ
とが可能となる。[Effect of the invention] As explained above, according to the present invention,
In anisotropic dry etching, the ratio (selectivity) of the etch rate of the polycide layer to the etch rate of the silicon oxide film or resist mask can be increased, and etching can be performed perpendicularly to the substrate surface with high precision. Become.
【００３８】本発明は，ポリサイドゲート電極の形成に
，特に大きな効果を奏するものであり，デバイスの高集
積化，高速化に寄与するものである。The present invention is particularly effective in forming polycide gate electrodes, and contributes to higher integration and higher speed of devices.
【図１】（ａ）， （ｂ）は実施例を示す工程順断面図
である。FIGS. 1(a) and 1(b) are process-order cross-sectional views showing an embodiment.
【図２】ＲＩＥによるポリＳｉのエッチレートと選択比
を示す図である。FIG. 2 is a diagram showing the etch rate and selectivity of poly-Si by RIE.
【図３】ＲＩＥによるポリＳｉのテーパー角と選択比を
示す図である。FIG. 3 is a diagram showing the taper angle and selectivity of poly-Si by RIE.
【図４】ＥＣＲエッチング装置によるポリＳｉのエッチ
レートと選択比を示す図である。FIG. 4 is a diagram showing the etch rate and selectivity of poly-Si by an ECR etching device.
【図５】ＥＣＲエッチング装置によるポリＳｉのテーパ
ー角と選択比を示す図である。FIG. 5 is a diagram showing the taper angle and selectivity of poly-Si using an ECR etching apparatus.
【図６】平行平板型反応性イオンエッチング装置の概念
図である。FIG. 6 is a conceptual diagram of a parallel plate type reactive ion etching apparatus.
【図７】電子サイクロトロン共鳴エッチング装置の概念
図である。FIG. 7 is a conceptual diagram of an electron cyclotron resonance etching apparatus.
【図８】従来例におけるポリＳｉのエッチレートと選択
比を示す図である。FIG. 8 is a diagram showing the etch rate and selectivity of poly-Si in a conventional example.
【図９】従来例におけるポリＳｉのテーパー角と選択比
を示す図である。FIG. 9 is a diagram showing the taper angle and selection ratio of poly-Si in a conventional example.
【図１０】（ａ）， （ｂ）は従来例を説明するための
断面図である。FIGS. 10(a) and 10(b) are cross-sectional views for explaining a conventional example.
１は半導体基板であってＳｉ基板
２はシリコン酸化膜であってＳｉＯ２ 膜３はポリＳｉ
層
４はＷＳｉ層
５はマスクであってレジストマスク
６はゲート電極であってポリサイドゲート電極７はシャ
ワーヘッド
８は真空チャンバ
９はＲＦ電源
１０はステージ兼電極板
１１はコイル1 is a semiconductor substrate, Si substrate 2 is a silicon oxide film, and SiO2 film 3 is poly-Si.
The layer 4 is a WSi layer 5 is a mask, the resist mask 6 is a gate electrode, the polycide gate electrode 7 is a shower head 8, the vacuum chamber 9 is an RF power source 10, and a stage/electrode plate 11 is a coil.
Claims (2)
膜（２） を介して形成されたポリサイド層（３， ４
）をマスク（５） を用いてエッチングするに際し，臭
化ホウ素を含むガスをエッチングガスとして用い，異方
性エッチングを行うことを特徴とする半導体装置の製造
方法。Claim 1: A polycide layer (3, 4) formed on a semiconductor substrate (1) via a silicon oxide film (2).
) using a mask (5), a method for manufacturing a semiconductor device characterized in that anisotropic etching is performed using a gas containing boron bromide as an etching gas.
置或いは電子サイクロトロン共鳴エッチング装置を用い
て，異方性エッチングを行うことを特徴とする請求項１
記載の半導体装置の製造方法。[Claim 2] Claim 1, characterized in that the anisotropic etching is performed using a parallel plate type reactive ion etching apparatus or an electron cyclotron resonance etching apparatus.
A method of manufacturing the semiconductor device described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4392991A JPH04282834A (en) | 1991-03-11 | 1991-03-11 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4392991A JPH04282834A (en) | 1991-03-11 | 1991-03-11 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04282834A true JPH04282834A (en) | 1992-10-07 |
Family
ID=12677386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4392991A Withdrawn JPH04282834A (en) | 1991-03-11 | 1991-03-11 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04282834A (en) |
-
1991
- 1991-03-11 JP JP4392991A patent/JPH04282834A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1985335B (en) | Method for bilayer resist plasma etch | |
| TWI352387B (en) | Etch methods to form anisotropic features for high | |
| JP3390814B2 (en) | Method for etching object to be processed including oxide part or nitride part | |
| KR101476435B1 (en) | Method for multi-layer resist plasma etch | |
| JP2007235135A (en) | Etching method for forming anisotropic feature for high aspect ratio | |
| JP2009152243A (en) | Manufacturing method for semiconductor device | |
| JP2000208488A (en) | Etching method | |
| JP2903884B2 (en) | Semiconductor device manufacturing method | |
| JP3318801B2 (en) | Dry etching method | |
| US6756314B2 (en) | Method for etching a hard mask layer and a metal layer | |
| JP3883470B2 (en) | Manufacturing method of semiconductor device | |
| JPH10178014A (en) | Method for manufacturing semiconductor device | |
| JP2003151954A (en) | Manufacturing method of semiconductor device | |
| JPH04282834A (en) | Manufacture of semiconductor device | |
| JPH03241829A (en) | Manufacture of semiconductor device | |
| JPH06283477A (en) | Method of manufacturing semiconductor device | |
| JP3611729B2 (en) | Etching gas | |
| JPH0794469A (en) | Dry etching method | |
| JP3570903B2 (en) | Method for manufacturing semiconductor device | |
| JPH04294533A (en) | Manufacture of semiconductor device | |
| JP3508856B2 (en) | Etching method | |
| JP3877461B2 (en) | Manufacturing method of semiconductor device | |
| JP3128837B2 (en) | Dry etching method | |
| KR20010112086A (en) | Method for fabricating semiconductor device | |
| JPH07263406A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |