JPH0428254A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0428254A JPH0428254A JP13321090A JP13321090A JPH0428254A JP H0428254 A JPH0428254 A JP H0428254A JP 13321090 A JP13321090 A JP 13321090A JP 13321090 A JP13321090 A JP 13321090A JP H0428254 A JPH0428254 A JP H0428254A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- wiring
- semiconductor chip
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 49
- 230000001681 protective effect Effects 0.000 claims abstract description 26
- 239000011347 resin Substances 0.000 claims abstract description 25
- 229920005989 resin Polymers 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 abstract description 14
- 238000010008 shearing Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体チップをモールド樹脂パッケージに封入
した構成の半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device having a structure in which a semiconductor chip is encapsulated in a molded resin package.
従来、半導体チップの表面保護膜として、ＰＳＧ膜とプ
ラズマＣＶＤ法により形成される窒化膜（以下、プラズ
マ窒化膜という）の積層膜からなるパッシベーション膜
が用いられている。第６図はこの種の半導体チップの断
面構造図である。同図において、２１は半導体基板、２
２は絶縁膜、２３はアルミニウム配線、２４はＰＳＧ膜
、２５はプラズマ窒化膜である。このパッシベーション
膜はモールド樹脂パッケージに封入された半導体チップ
の水分浸入によるアルミニウムコロ−ジョンを防ぎ、ま
た外部から浸入するナトリウムイオン等の可動イオンが
半導体素子に到達するのを阻止する。Conventionally, a passivation film consisting of a laminated film of a PSG film and a nitride film (hereinafter referred to as plasma nitride film) formed by a plasma CVD method has been used as a surface protection film for a semiconductor chip. FIG. 6 is a cross-sectional structural diagram of this type of semiconductor chip. In the figure, 21 is a semiconductor substrate;
2 is an insulating film, 23 is an aluminum wiring, 24 is a PSG film, and 25 is a plasma nitride film. This passivation film prevents aluminum corrosion caused by water intrusion into the semiconductor chip sealed in the molded resin package, and also prevents mobile ions such as sodium ions from entering from the outside from reaching the semiconductor element.
このような従来の半導体チップにおいては、近年の素子
集積規模の増大に伴うチップサイズの増大に伴って半導
体装置の信頼性が低下されるという問題が生じている。In such conventional semiconductor chips, a problem has arisen in that the reliability of the semiconductor device decreases as the chip size increases due to the recent increase in the scale of element integration.
すなわち、第７図に示すように、この種の半導体チップ
をモールド樹脂２６内に封入したときには、モールド樹
脂と半導体チップの熱膨張係数の違いから、モールド樹
脂の収縮が半導体チップにチップ中心に向かう応力を与
える。この応力は半導体チップ表面で凸部となっている
アルミニウム配線２３の箇所において剪断応力となり、
その強さはチップ周辺部に向かうほど大きくなる。That is, as shown in FIG. 7, when this type of semiconductor chip is encapsulated in the mold resin 26, due to the difference in thermal expansion coefficient between the mold resin and the semiconductor chip, the shrinkage of the mold resin is directed toward the center of the semiconductor chip. Give stress. This stress becomes shear stress at the aluminum wiring 23 that is a convex portion on the surface of the semiconductor chip.
The strength increases toward the periphery of the chip.
したがって、モールド樹脂パッケージへの温度サイクル
ストレスは、この剪断応力によりＰＳＧ膜２膜中４ラズ
マ窒化膜２５等のパッシベーション膜にクラックを発生
させ、あるいはアルミニウム配線２３内に滑り面２７を
発生させてアルミニウム配線２３のスライド現象を発生
させる。これらの現象は半導体装置における耐湿性の低
下やアルミニウム配線の短絡や断線故障等の信頼性の劣
化を生じさせる問題となる。特に、この問題はチップサ
イズが大きいほど顕著となる。Therefore, temperature cycle stress on the molded resin package causes cracks in the passivation film such as the 4 plasma nitride film 25 in the 2 PSG films, or creates a slip surface 27 in the aluminum wiring 23 due to this shear stress. A sliding phenomenon of the wiring 23 is caused. These phenomena pose problems that cause a decrease in moisture resistance in the semiconductor device and deterioration in reliability such as short circuits and disconnection failures of aluminum wiring. In particular, this problem becomes more pronounced as the chip size increases.
本発明の目゛的は、このような現象を防止して信頼性を
向上させる半導体装置を提供することにある。An object of the present invention is to provide a semiconductor device that prevents such phenomena and improves reliability.
本発明の半導体装置は、半導体基板上に形成された配線
及びパッシベーション膜上に、アルミニウムの保護膜を
形成している。In the semiconductor device of the present invention, an aluminum protective film is formed on the wiring and passivation film formed on the semiconductor substrate.
この場合、パッシベーション膜の上面を平坦化し、この
平坦化されたパッシベーション膜上にアルミニウムの保
護膜を形成することが好ましい。In this case, it is preferable to flatten the upper surface of the passivation film and form an aluminum protective film on the flattened passivation film.
本発明によれば、半導体装置をモールド樹脂パッケージ
として構成したときにモールド樹脂から加えられる剪断
応力を、アルミニウム保護膜の内部に構成される滑り面
において吸収でき、該剪断応力がパッシベーション膜や
配線に及ぶことを防止する。According to the present invention, when a semiconductor device is configured as a molded resin package, the shearing stress applied from the molding resin can be absorbed by the sliding surface formed inside the aluminum protective film, and the shearing stress is applied to the passivation film and wiring. prevent it from spreading.
次に、本発明を図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
（第１実施例）
第１図は本発明の半導体装置の一実施例の断面図である
。図において、■は所要の素子が形成された半導体基板
、２はこの半導体基板１の表面に形成された絶縁膜、３
はこの絶縁膜２の上に所要パターンに形成された厚さ約
１．０μｍのアルミニウム配線である。このアルミニウ
ム配線３上には、厚さ約０．５μｍのＰＳＧ膜４と、厚
さ約０．５μｍのプラズマ窒化膜５を順次堆積させたパ
ッシベーション膜が形成されている。このパッシベーシ
ョン膜は外部からの水分や可動イオンの浸入を阻・止す
る。さらに、前記プラズマ窒化膜５上には厚さ約１．５
μｍのアルミニウムからなる保護膜６が形成されている
。アルミニウム保護膜６はパッケージのモールド樹脂が
収縮することによる応力の緩衝作用を有するが、これは
後述する。(First Embodiment) FIG. 1 is a sectional view of one embodiment of a semiconductor device of the present invention. In the figure, ■ is a semiconductor substrate on which required elements are formed, 2 is an insulating film formed on the surface of this semiconductor substrate 1, and 3 is an insulating film formed on the surface of this semiconductor substrate 1.
is an aluminum wiring having a thickness of about 1.0 μm formed on this insulating film 2 in a desired pattern. A passivation film is formed on the aluminum wiring 3 by sequentially depositing a PSG film 4 with a thickness of about 0.5 μm and a plasma nitride film 5 with a thickness of about 0.5 μm. This passivation film prevents moisture and mobile ions from entering from the outside. Further, on the plasma nitride film 5, a thickness of about 1.5
A protective film 6 made of aluminum with a thickness of μm is formed. The aluminum protective film 6 has the effect of buffering stress caused by shrinkage of the mold resin of the package, which will be described later.
第２図（ａ）ないしくｃ＋）は第１図に示した半導体装
置の製造方法を工程順に示す図である。FIGS. 2(a) to 2(c+) are diagrams showing the method of manufacturing the semiconductor device shown in FIG. 1 in order of steps.
先ず、第２図（ａ）のように、半導体基板１上の絶縁膜
２上に厚さ約１．０μｍのアルミニウムをスパッタ法で
成長させ、フォトリソグラフィ技術を用いて所要パター
ンにエツチング形成することでアルミニウム配線３を形
成する。First, as shown in FIG. 2(a), aluminum with a thickness of about 1.0 μm is grown on the insulating film 2 on the semiconductor substrate 1 by sputtering, and then etched into a desired pattern using photolithography. An aluminum wiring 3 is formed using the steps shown in FIG.
次に、第２図（ｂ）のように、常圧ＣＶＤ法によりＰＳ
Ｇ膜４を厚さ約０．５μｍ成長させ、続いてプラズマＣ
ＶＤ法によりプラズマ窒化膜５を厚さ約０．５μｍ成長
させてパッシベーション膜を形成する。Next, as shown in Fig. 2(b), PS is
G film 4 is grown to a thickness of about 0.5 μm, and then plasma C
A passivation film is formed by growing a plasma nitride film 5 to a thickness of about 0.5 μm using the VD method.
次に、第２図（Ｃ）のように、厚さ約１．５μｍのアル
ミニウムからなる保護膜６をスバンタ法を用いて成長さ
せる。この場合、保護膜６の厚さは、アルミニウム配線
３によって作られるウェハ表面の段差、すなわちアルミ
ニウム配線３の膜厚１．０μｍ以上にすることが肝要で
ある。Next, as shown in FIG. 2(C), a protective film 6 made of aluminum and having a thickness of about 1.5 μm is grown using the Svanta method. In this case, it is important that the thickness of the protective film 6 is at least 1.0 μm, which corresponds to the level difference on the wafer surface created by the aluminum wiring 3, that is, the thickness of the aluminum wiring 3.
次に、第２図（ｄ）のように、フォトリソグラフィ技術
ヲ用いてワイヤボンディング用バッド７上のアルミニウ
ム保護膜６．プラズマ窒化膜５゜ＰＳＧ膜４を順次エツ
チング除去してワイヤボンディング用スルーホール８を
形成する。Next, as shown in FIG. 2(d), an aluminum protective film 6. is formed on the wire bonding pad 7 using photolithography technology. The plasma nitride film 5° PSG film 4 is sequentially etched away to form a through hole 8 for wire bonding.
このように構成された第１図の半導体チップは、第３図
に示すように、モールド樹脂パッケージ９内に封入され
る。そして、この状態においてモールド樹脂９と半導体
チップの熱膨張係数の相違により、モールド樹脂９の収
縮が半導体チップへチップ中心に向かう応力を与え、特
に、半導体チップ表面で凸部となるアルミニウム配線３
上のアルミニウム保護膜６に剪断応力を与える。この剪
断応力により、アルミニウム保護膜６では内部に滑り面
１０が形成され、滑り面１０上のアルミニウム保護膜６
をモールド樹脂９の収縮に伴ってスライドさせる。滑り
面１０がアルミニウム保護膜６内に形成されることは、
アルミニウムとプラズマ窒化膜５およびＰＳＧＳ造膜硬
さの違いに起因する。すなわちプラズマ窒化膜５および
ＰＳＧＳ造膜アルミニウムより硬いため、滑り面はアル
ミニウム保護膜６内に形成される。The semiconductor chip of FIG. 1 constructed in this way is sealed in a molded resin package 9, as shown in FIG. In this state, due to the difference in thermal expansion coefficient between the mold resin 9 and the semiconductor chip, the shrinkage of the mold resin 9 applies stress to the semiconductor chip toward the center of the chip, and in particular, the aluminum wiring 3 which becomes a convex portion on the surface of the semiconductor chip.
A shearing stress is applied to the upper aluminum protective film 6. Due to this shear stress, a sliding surface 10 is formed inside the aluminum protective film 6, and the aluminum protective film 6 on the sliding surface 10
is slid as the mold resin 9 contracts. The fact that the sliding surface 10 is formed within the aluminum protective film 6 is that
This is due to the difference in hardness between aluminum, plasma nitride film 5, and PSGS film formation. That is, since it is harder than the plasma nitride film 5 and PSGS film-formed aluminum, the sliding surface is formed within the aluminum protective film 6.
したがって、このアルミニウム保護膜６内部でのスライ
ド現象により前記剪断応力は吸収され、剪断応力が下地
のプラズマ窒化膜５．ＰＳＧ膜４膜用アルミニウム配線
３及ぼすことが無（なり、これらにクラックが生じ、あ
るいはアルミニウム配線３が断線される等の現象が防止
される。Therefore, the shear stress is absorbed by the sliding phenomenon inside the aluminum protective film 6, and the shear stress is absorbed by the underlying plasma nitride film 5. There is no effect on the aluminum wiring 3 for the PSG film 4, and phenomena such as cracks occurring in these or disconnection of the aluminum wiring 3 are prevented.
（第２実施例）
第４図は本発明の半導体装置の第２実施例の断面図であ
る。この例では、アルミニウム配線３の上に、表面を平
坦化させたプラズマ５ｉＯＮ膜１１でパッシベーション
膜を形成し、さらにこのプラズマ５ｉＯＮ膜１１上にア
ルミニウム保護膜６を形成している。(Second Embodiment) FIG. 4 is a sectional view of a second embodiment of the semiconductor device of the present invention. In this example, a passivation film is formed on the aluminum wiring 3 using a plasma 5iON film 11 whose surface is flattened, and an aluminum protective film 6 is further formed on this plasma 5iON film 11.
第５図（ａ）ないしくｅ）は第４図に示した半導体装置
の製造方法を工程順に示す図である。FIGS. 5(a) to 5(e) are diagrams showing the method of manufacturing the semiconductor device shown in FIG. 4 in order of steps.
先ず、第５図（ａ）のように、半導体基板１上の絶縁膜
２上にスパッタ法によりアルミニウムを約１．０μｍ成
長し、かつフォトリソグラフィ技術を用いて所要パター
ンにエツチングすることでアルミニウム配線３を形成す
る。First, as shown in FIG. 5(a), aluminum is grown to a thickness of approximately 1.0 μm on the insulating film 2 on the semiconductor substrate 1 by sputtering, and is etched into a desired pattern using photolithography to form aluminum wiring. form 3.
次に、第５図（ｂ）のように、プラズマＣＶＤ法により
プラズマ５ｉＯＮ膜１１を厚さ約２μｍ成長させる。Next, as shown in FIG. 5(b), a plasma 5iON film 11 is grown to a thickness of about 2 μm by plasma CVD.
次に、第５図（Ｃ）のように、ウェハ研削技術によりプ
ラズマ５ｉＯＮ膜１１を約１．５μｍ研削する。これに
より、プラズマ５ｉＯＮ膜１１の表面は平坦化される。Next, as shown in FIG. 5C, the plasma 5iON film 11 is ground by about 1.5 μm using a wafer grinding technique. As a result, the surface of the plasma 5iON film 11 is flattened.
次に、第５図（Ｃ）のように、スパッタ法により厚さ約
１．０μｍのアルミニウム保護膜６を形成する。Next, as shown in FIG. 5(C), an aluminum protective film 6 having a thickness of about 1.0 μm is formed by sputtering.
次に、第５図（ｅ）のように、フォトリソグラフィ技術
を用いてワイヤボンディング用バッド７上のアルミニウ
ム保護膜６をプラズマ５ｉＯＮ膜１１を順次エツチング
除去してワイヤボンディング用スルーボール８を形成す
る。Next, as shown in FIG. 5(e), the aluminum protective film 6 on the wire bonding pad 7 is sequentially etched away from the plasma 5iON film 11 using photolithography technology to form a wire bonding through ball 8. .
この実施例の構成によれば、半導体チップをモールド樹
脂によりパッケージしたときに、モールド樹脂との熱膨
張係数の相違による剪断応力が発生した場合でも、パッ
シベーション膜表面が平坦化されているため、アルミニ
ウム保護膜６内に効果的に滑り面を形成することができ
る。これにより、第１実施例のものよりも剪断応力を効
果的に吸収することができ、半導体装置の信頼性をさら
に向上させることができる。According to the configuration of this embodiment, even if shear stress occurs due to a difference in thermal expansion coefficient from the mold resin when the semiconductor chip is packaged with the mold resin, the surface of the passivation film is flattened, so the aluminum A sliding surface can be effectively formed within the protective film 6. Thereby, shear stress can be absorbed more effectively than in the first embodiment, and the reliability of the semiconductor device can be further improved.
以上説明したように本発明は、配線及びパッシベーショ
ン膜上に、アルミニウムの保護膜を形成しているので、
モールド樹脂パッケージとして構成したときにモールド
樹脂から加えられる剪断応力を、アルミニウム保護膜の
内部に構成される滑り面において吸収でき、剪断応力が
パッシベーション膜や配線に及んでこれらが破損される
ことを防止する。これにより、半導体チップ面積の増大
に伴って顕著にされてきたモールド樹脂パッケージの温
度サイクロルストレスによる故障発生および耐湿性劣化
等の品質低下を防くことができ、高品質な半導体装置を
得ることができる。As explained above, the present invention forms an aluminum protective film on the wiring and passivation film, so
When configured as a molded resin package, the shearing stress applied from the molding resin can be absorbed by the sliding surface constructed inside the aluminum protective film, preventing the shearing stress from reaching the passivation film and wiring and damaging them. do. As a result, it is possible to prevent quality deterioration such as failures due to temperature cyclic stress of molded resin packages and deterioration of moisture resistance, which have become more noticeable as the area of semiconductor chips increases, and to obtain high-quality semiconductor devices. I can do it.
また、パッシベーション膜の上面を平坦化し、この平坦
化されたパッシベーション膜上にアルミニウムの保護膜
を形成することで、剪断応力をさらに効果的に吸収でき
、半導体装置の信頼性をさらに高めることができる。In addition, by flattening the top surface of the passivation film and forming an aluminum protective film on the flattened passivation film, shear stress can be absorbed even more effectively, further increasing the reliability of semiconductor devices. .
第１図は本発明の第１実施例における半導体チップの断
面図、第２図（ａ）ないしくｄ）は第１図の半導体チッ
プの製造方法を工程順に示す断面図、第３図は第１図の
半導体チップで構成される半導体装置の断面図、第４図
は本発明の第２実施例における半導体チップの断面図、
第５図（ａ）ないしくｅ）は第４図の半導体チップの製
造方法を工程順に示す断面図、第６図は従来の半導体チ
ツブの断面図、第７図は従来の半導体チップにおける問
題点を説明するための断面図である。
■・・・半導体基板、２・・・絶縁膜、３・・・アルミ
ニウム配線、４・・・ＰＳＧ膜、５・・・プラズマ窒化
膜、６・・・アルミニウム保護膜、７・・・ワイヤボン
ディング用パッド、８・・・ボンディング用スルーホー
ル、９・・・モールド樹脂、１０・・・滑り面、１１・
・・プラズマ５ｉＯＮ膜、２１・・・半導体基板、２２
・・・絶縁膜、２３・・・アルミニウム配線、２４・・
・ＰＳＧ膜、２５・・・プラズマ窒化膜、２６・・・モ
ールド樹脂、２７・・・滑り面。
Ｑ
“ＯFIG. 1 is a sectional view of a semiconductor chip according to a first embodiment of the present invention, FIGS. 2(a) to d) are sectional views showing the manufacturing method of the semiconductor chip of FIG. 1 is a cross-sectional view of a semiconductor device configured with the semiconductor chip, FIG. 4 is a cross-sectional view of a semiconductor chip in a second embodiment of the present invention,
5(a) to e) are cross-sectional views showing the manufacturing method of the semiconductor chip shown in FIG. 4 in order of process, FIG. 6 is a cross-sectional view of a conventional semiconductor chip, and FIG. 7 is a problem with the conventional semiconductor chip. FIG. 2 is a sectional view for explaining. ■... Semiconductor substrate, 2... Insulating film, 3... Aluminum wiring, 4... PSG film, 5... Plasma nitride film, 6... Aluminum protective film, 7... Wire bonding Pad for use, 8...Through hole for bonding, 9...Mold resin, 10...Sliding surface, 11.
...Plasma 5iON film, 21...Semiconductor substrate, 22
...Insulating film, 23...Aluminum wiring, 24...
- PSG film, 25... plasma nitride film, 26... mold resin, 27... sliding surface. Q “O
Claims (1)
してモールド樹脂でパッケージしてなる半導体装置にお
いて、前記パッシベーション膜上にアルミニウムの保護
膜を形成したことを特徴とする半導体装置。 ２、パッシベーション膜の上面を平坦化し、この平坦化
されたパッシベーション膜上にアルミニウムの保護膜を
形成してなる特許請求の範囲第１項記載の半導体装置。[Claims] 1. A semiconductor device in which wiring and a passivation film are formed on a semiconductor substrate and packaged with a molded resin, characterized in that an aluminum protective film is formed on the passivation film. . 2. The semiconductor device according to claim 1, wherein the upper surface of the passivation film is flattened, and an aluminum protective film is formed on the flattened passivation film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13321090A JPH0428254A (en) | 1990-05-23 | 1990-05-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13321090A JPH0428254A (en) | 1990-05-23 | 1990-05-23 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0428254A true JPH0428254A (en) | 1992-01-30 |
Family
ID=15099307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13321090A Pending JPH0428254A (en) | 1990-05-23 | 1990-05-23 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0428254A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724093B2 (en) | 2000-07-24 | 2004-04-20 | Koninklijke Philips Electronics N.V. | Semiconductor devices and their manufacture |
| WO2014064873A1 (en) * | 2012-10-22 | 2014-05-01 | シャープ株式会社 | Semiconductor device manufacturing method |
-
1990
- 1990-05-23 JP JP13321090A patent/JPH0428254A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724093B2 (en) | 2000-07-24 | 2004-04-20 | Koninklijke Philips Electronics N.V. | Semiconductor devices and their manufacture |
| WO2014064873A1 (en) * | 2012-10-22 | 2014-05-01 | シャープ株式会社 | Semiconductor device manufacturing method |
| JPWO2014064873A1 (en) * | 2012-10-22 | 2016-09-08 | シャープ株式会社 | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI337374B (en) | Semiconductor structure, semiconductor wafer and method for fabricating the same | |
| JPH08306771A (en) | Semiconductor device and its fabrication | |
| US7651891B1 (en) | Integrated circuit package with stress reduction | |
| US20060289974A1 (en) | Reliable integrated circuit and package | |
| JPH01260845A (en) | Semiconductor device | |
| JP2001144213A (en) | Method for manufacturing semiconductor device and semiconductor device | |
| JP4095123B2 (en) | Bonding pad and manufacturing method of semiconductor device | |
| JPH0428254A (en) | Semiconductor device | |
| JPH04249348A (en) | Resin sealed semiconductor device and manufacture thereof | |
| KR100372649B1 (en) | Method for forming metal pad of semiconductor device | |
| JPS61232646A (en) | Resin-sealed type semiconductor integrated circuit device | |
| JPS6022324A (en) | Semiconductor device | |
| TWI821894B (en) | Semiconductor packaging structure, method, device and electronic product | |
| KR100374300B1 (en) | Copper layer for semiconductor fabrication method | |
| JP3206035B2 (en) | Resin-sealed semiconductor device | |
| JPS62256457A (en) | Semiconductor device | |
| KR100883864B1 (en) | Method for fabricating of semiconductor device | |
| JP2000021878A (en) | Semiconductor device and its manufacture | |
| JP2649157B2 (en) | Semiconductor device | |
| JPH02297953A (en) | Semiconductor device | |
| JPH09213691A (en) | Semiconductor device | |
| JPH05109937A (en) | Manufacture of semiconductor device | |
| JPH0648836Y2 (en) | Semiconductor device | |
| JP2865224B2 (en) | Resin-sealed semiconductor device | |
| JPH03136351A (en) | Semiconductor integrated circuit |