JPH04281298A - Ｅｐｒｏｍ装置 - Google Patents
Ｅｐｒｏｍ装置Info
- Publication number
- JPH04281298A JPH04281298A JP3000341A JP34191A JPH04281298A JP H04281298 A JPH04281298 A JP H04281298A JP 3000341 A JP3000341 A JP 3000341A JP 34191 A JP34191 A JP 34191A JP H04281298 A JPH04281298 A JP H04281298A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output data
- mode
- transfer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims description 3
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 238000012795 verification Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＥＰＲＯＭ装置に関し、
特に紫外線消去型不揮発性のＥＰＲＯＭ装置に関する。
特に紫外線消去型不揮発性のＥＰＲＯＭ装置に関する。
【０００２】
【従来の技術】一般にＥＰＲＯＭ１２は、通常読出し用
電源電圧Ｖｃｃと書込み用電源電圧Ｖｐｐの２つの外部
電源が必要であり、通常読出し用電源電圧Ｖｃｃは他の
ＩＣと同様に５Ｖが、また書込み用電源電圧Ｖｐｐは１
２．５Ｖが現在では主流である。 書込み用電源電圧
Ｖｐｐが供給される回路には、動作モードが通常読出し
モードのときには通常読出し用電源電圧Ｖｃｃと同じ５
Ｖが供給され、動作モードがプログラムモードのときは
１２．５Ｖが供給される。このプログラムモードには、
ＰＲＯＭセルにデータを書込む書込み期間（ＴＷ）と、
書込まれたデータを確認するベルファイ期間（ＴＶ）と
がある。
電源電圧Ｖｃｃと書込み用電源電圧Ｖｐｐの２つの外部
電源が必要であり、通常読出し用電源電圧Ｖｃｃは他の
ＩＣと同様に５Ｖが、また書込み用電源電圧Ｖｐｐは１
２．５Ｖが現在では主流である。 書込み用電源電圧
Ｖｐｐが供給される回路には、動作モードが通常読出し
モードのときには通常読出し用電源電圧Ｖｃｃと同じ５
Ｖが供給され、動作モードがプログラムモードのときは
１２．５Ｖが供給される。このプログラムモードには、
ＰＲＯＭセルにデータを書込む書込み期間（ＴＷ）と、
書込まれたデータを確認するベルファイ期間（ＴＶ）と
がある。
【０００３】図３に通常読出しモードからプログラムモ
ードに変ったときの各部信号の波形図を示す。
ードに変ったときの各部信号の波形図を示す。
【０００４】図３において、書込み用電源電圧Ｖｐｐは
、通常読出しモードのときは５Ｖとなっているがプログ
ラムモードになると１２．５Ｖとなる。また、通常読出
し用電源電圧Ｖｃｃは、通常読出しモードのときは５Ｖ
であるが、プログラムモードになると、ＰＲＯＭセルの
書込み深さのマージンチェックのため、６Ｖとか６．５
Ｖに設定される。
、通常読出しモードのときは５Ｖとなっているがプログ
ラムモードになると１２．５Ｖとなる。また、通常読出
し用電源電圧Ｖｃｃは、通常読出しモードのときは５Ｖ
であるが、プログラムモードになると、ＰＲＯＭセルの
書込み深さのマージンチェックのため、６Ｖとか６．５
Ｖに設定される。
【０００５】これらの電源電圧が設定された後、アドレ
ス信号ＡＤ及び書込みデータＤＴが入力され、続いて書
込み制御信号ＣＥがアクティブ（低レベル）となって書
込み期間ＴＷに入り、ＰＲＯＭセルにデータが書込まれ
る。書込み期間ＴＷが終了するとこの書込まれたデータ
を読出し、その良否を確認するために、出力制御信号Ｏ
Ｅがアクティブ（低レベル）となってベリファイ期間Ｔ
Ｖに入る。こうして１アドレスに対するプログラムが完
了する。以降アドレスを変えて同様の動作がくり返えさ
れる。
ス信号ＡＤ及び書込みデータＤＴが入力され、続いて書
込み制御信号ＣＥがアクティブ（低レベル）となって書
込み期間ＴＷに入り、ＰＲＯＭセルにデータが書込まれ
る。書込み期間ＴＷが終了するとこの書込まれたデータ
を読出し、その良否を確認するために、出力制御信号Ｏ
Ｅがアクティブ（低レベル）となってベリファイ期間Ｔ
Ｖに入る。こうして１アドレスに対するプログラムが完
了する。以降アドレスを変えて同様の動作がくり返えさ
れる。
【０００６】通常、書込み期間ＴＷは数１００μｓ、ベ
リファイ期間ＴＶは数μｓである。
リファイ期間ＴＶは数μｓである。
【０００７】
【発明が解決しようとする課題】上述した従来のＥＰＲ
ＯＭ装置は、プログラムモードになると、通常読出し用
電源電圧Ｖｃｃも５Ｖから６Ｖへと高くなるので、ベリ
ファイ期間に、出力データの変化により発生する電源線
，接地線の変動が大きくなり、この変動によりセンス増
幅回路が誤動作したり、アドレスバッファ回路が誤動作
して間違ったアドレスを指定する等、正確なベリファイ
が実行できないという問題点があった。
ＯＭ装置は、プログラムモードになると、通常読出し用
電源電圧Ｖｃｃも５Ｖから６Ｖへと高くなるので、ベリ
ファイ期間に、出力データの変化により発生する電源線
，接地線の変動が大きくなり、この変動によりセンス増
幅回路が誤動作したり、アドレスバッファ回路が誤動作
して間違ったアドレスを指定する等、正確なベリファイ
が実行できないという問題点があった。
【０００８】本発明の目的は、正確なベイファイを実行
することができるＥＰＲＯＭ装置を提供することにある
。
することができるＥＰＲＯＭ装置を提供することにある
。
【０００９】
【課題を解決するための手段】本発明のＥＰＲＯＭ装置
は、センス増幅回路の出力データをそのまま転送する第
１の転送回路と、前記センス増幅回路の出力データを所
定の時間遅延させかつ高周波成分を除去して転送する第
２の転送回路と、動作モードが通常読出しモードのとき
は第１のレベル、プログラムモードのときは第２のレベ
ルとなる出力切換信号を発生するモード検出手段と、前
記出力切換信号が第１のレベルのとき前記第１の転送回
路の出力データを出力バッファ回路へ伝達し、第２のレ
ベルのとき前記第２の転送回路の出力データを前記出力
バッファ回路へ伝達する切換回路とを有している。
は、センス増幅回路の出力データをそのまま転送する第
１の転送回路と、前記センス増幅回路の出力データを所
定の時間遅延させかつ高周波成分を除去して転送する第
２の転送回路と、動作モードが通常読出しモードのとき
は第１のレベル、プログラムモードのときは第２のレベ
ルとなる出力切換信号を発生するモード検出手段と、前
記出力切換信号が第１のレベルのとき前記第１の転送回
路の出力データを出力バッファ回路へ伝達し、第２のレ
ベルのとき前記第２の転送回路の出力データを前記出力
バッファ回路へ伝達する切換回路とを有している。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１（Ａ），（Ｂ）はそれぞれ本発明の第
１の実施例を示すブロック図及びこの実施例の転送回路
，切換回路の具体例を示す回路図である。
１の実施例を示すブロック図及びこの実施例の転送回路
，切換回路の具体例を示す回路図である。
【００１２】この実施例は、インバータＩＶ１を備えセ
ンス増幅回路１の出力データＳＯをそのまま高速に転送
する第１の転送回路２と、インバータＩＶ２〜ＩＶ４及
び抵抗Ｒ１，コンデンサＣ１を備えセンス増幅回路１の
出力データＳＯを所定の時間遅延させかつ高周波成分を
除去して転送する第２の転送回路３と、書込み用電源電
圧Ｖｐｐの変化を検出して動作モードが通常読出しモー
ドのときは高レベル、プログラムモードのときは低レベ
ルとなる出力切換信号ＯＣを発生するモード検出手段の
電圧検出回路４と、インバータＩＶ５及びトランスファ
ゲートＴ１，Ｔ２を備え出力切換信号ＯＣが低レベルの
とき第１の転送回路２の出力データを出力バッファ回路
６へ伝達し、低レベルのとき第２の転送回路３の出力デ
ータを出力バッファ回路６へ伝達する切換回路５とを有
する構成となっている。
ンス増幅回路１の出力データＳＯをそのまま高速に転送
する第１の転送回路２と、インバータＩＶ２〜ＩＶ４及
び抵抗Ｒ１，コンデンサＣ１を備えセンス増幅回路１の
出力データＳＯを所定の時間遅延させかつ高周波成分を
除去して転送する第２の転送回路３と、書込み用電源電
圧Ｖｐｐの変化を検出して動作モードが通常読出しモー
ドのときは高レベル、プログラムモードのときは低レベ
ルとなる出力切換信号ＯＣを発生するモード検出手段の
電圧検出回路４と、インバータＩＶ５及びトランスファ
ゲートＴ１，Ｔ２を備え出力切換信号ＯＣが低レベルの
とき第１の転送回路２の出力データを出力バッファ回路
６へ伝達し、低レベルのとき第２の転送回路３の出力デ
ータを出力バッファ回路６へ伝達する切換回路５とを有
する構成となっている。
【００１３】転送回路２は、通常読出しモード時にセン
ス増幅回路１の出力データＳＯを転送するため、高速に
動作する回路となっている。
ス増幅回路１の出力データＳＯを転送するため、高速に
動作する回路となっている。
【００１４】一方、転送回路３は、ベリファイ期間ＴＶ
の数μｓでＥＰＲＯＭセルに書込まれたデータが読出さ
れればよいので、出力データＯＵＴの変化による電源線
，接地線の変動がセンス増幅回路１による対応する読出
しデータの増幅動作に悪影響を及ぼさないようにデータ
の転送速度を遅くし、また高周波成分を除去してデータ
の急激な変化を抑えるようにする構成となっている。 すなわち、出力データＯＵＴの変化により電源線，接地
線の変動する数μｓ〜数１０μｓの間のセンス増幅回路
１やアドレスバッファ回路の誤動作が吸収される。従っ
て、ベリファイ期間ＴＶにおけるセンス増幅回路１の読
出しやアドレスバッファ回路の誤動作がなくなり、正確
なベリファイを実行することができる。
の数μｓでＥＰＲＯＭセルに書込まれたデータが読出さ
れればよいので、出力データＯＵＴの変化による電源線
，接地線の変動がセンス増幅回路１による対応する読出
しデータの増幅動作に悪影響を及ぼさないようにデータ
の転送速度を遅くし、また高周波成分を除去してデータ
の急激な変化を抑えるようにする構成となっている。 すなわち、出力データＯＵＴの変化により電源線，接地
線の変動する数μｓ〜数１０μｓの間のセンス増幅回路
１やアドレスバッファ回路の誤動作が吸収される。従っ
て、ベリファイ期間ＴＶにおけるセンス増幅回路１の読
出しやアドレスバッファ回路の誤動作がなくなり、正確
なベリファイを実行することができる。
【００１５】図２は本発明の第２の実施例の転送回路の
具体例を示す回路図である。
具体例を示す回路図である。
【００１６】この実施例は、第１の転送回路２ａのイン
バータ、及び第２の転送回路３ａの出力段のインバータ
をクロックドインバータとし、これらインバータに切換
回路５ａの機能を持たせたもので、第１の実施例におけ
る切換回路５のトランスファゲートＴ１，Ｔ２がなくな
るため、通常読出しモード時のデータ転送時間を短かく
することができるという利点がある。
バータ、及び第２の転送回路３ａの出力段のインバータ
をクロックドインバータとし、これらインバータに切換
回路５ａの機能を持たせたもので、第１の実施例におけ
る切換回路５のトランスファゲートＴ１，Ｔ２がなくな
るため、通常読出しモード時のデータ転送時間を短かく
することができるという利点がある。
【００１７】
【発明の効果】以上説明したように本発明は、プログラ
ムモード時には、センス増幅回路の出力データを遅延さ
せると共に高周波成分を除去して転送する構成とするこ
とにより、出力データの変化により発生する電源線，接
地線の変動によるセンス増幅回路やアドレスバッファ回
路の誤動作を防止することができ、従って書込まれたデ
ータの正確なベイファイを実行することができる効果が
ある。
ムモード時には、センス増幅回路の出力データを遅延さ
せると共に高周波成分を除去して転送する構成とするこ
とにより、出力データの変化により発生する電源線，接
地線の変動によるセンス増幅回路やアドレスバッファ回
路の誤動作を防止することができ、従って書込まれたデ
ータの正確なベイファイを実行することができる効果が
ある。
【図１】本発明の第１の実施例を示すブロック図及びこ
の実施例の転送回路，切換回路の具体例を示す回路図で
ある。
の実施例の転送回路，切換回路の具体例を示す回路図で
ある。
【図２】本発明の第２の実施例の転送回路の具体例を示
す回路図である。
す回路図である。
【図３】従来のＥＰＲＯＭ装置の一例を説明するための
各部信号の波形図である。
各部信号の波形図である。
１ センス増幅回路
２，２ａ，３，３ａ 転送回路
４ 電圧検出回路
５，５ａ 切換回路
６ 出力バッファ回路
Ｃ１ コンデンサ
ＩＶ１〜ＩＶ７ インバータ
Ｑ１〜Ｑ８ トランジスタ
Ｒ１ 抵抗
Claims (1)
- 【請求項１】 センス増幅回路の出力データをそのま
ま転送する第１の転送回路と、前記センス増幅回路の出
力データを所定の時間遅延させかつ高周波成分を除去し
て転送する第２の転送回路と、動作モードが通常読出し
モードのときは第１のレベル、プログラムモードのとき
は第２のレベルとなる出力切換信号を発生するモード検
出手段と、前記出力切換信号が第１のレベルのとき前記
第１の転送回路の出力データを出力バッファ回路へ伝達
し、第２のレベルのとき前記第２の転送回路の出力デー
タを前記出力バッファ回路へ伝達する切換回路とを有す
ることを特徴とするＥＰＲＯＭ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000341A JPH04281298A (ja) | 1991-01-08 | 1991-01-08 | Ｅｐｒｏｍ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3000341A JPH04281298A (ja) | 1991-01-08 | 1991-01-08 | Ｅｐｒｏｍ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04281298A true JPH04281298A (ja) | 1992-10-06 |
Family
ID=11471175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3000341A Pending JPH04281298A (ja) | 1991-01-08 | 1991-01-08 | Ｅｐｒｏｍ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04281298A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105692A (ja) * | 1993-10-06 | 1995-04-21 | Nec Corp | 不揮発性半導体メモリ装置 |
| JPH08129896A (ja) * | 1994-10-28 | 1996-05-21 | Nec Corp | 不揮発性半導体記憶装置 |
| WO1997003498A1 (en) * | 1995-07-07 | 1997-01-30 | Seiko Epson Corporation | Output circuit and electronic device using the circuit |
-
1991
- 1991-01-08 JP JP3000341A patent/JPH04281298A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105692A (ja) * | 1993-10-06 | 1995-04-21 | Nec Corp | 不揮発性半導体メモリ装置 |
| JPH08129896A (ja) * | 1994-10-28 | 1996-05-21 | Nec Corp | 不揮発性半導体記憶装置 |
| WO1997003498A1 (en) * | 1995-07-07 | 1997-01-30 | Seiko Epson Corporation | Output circuit and electronic device using the circuit |
| US6018256A (en) * | 1995-07-07 | 2000-01-25 | Seiko Epson Corporation | Output circuit and electronic apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5278789A (en) | Semiconductor memory device with improved buffer for generating internal write designating signal and operating method thereof | |
| KR100377421B1 (ko) | 반도체 기억 장치 | |
| KR100572524B1 (ko) | 증속 구동 센스 앰프 및 소스 폴로워형의 안정화된 전원 회로를 갖는 반도체 메모리 장치 | |
| US6809989B2 (en) | Semiconductor storage device | |
| KR100288516B1 (ko) | 반도체 기억 장치 | |
| KR960003533B1 (ko) | 어드레스 전이 검출기를 포함하는 개선된 반도체 기억장치 | |
| US6294404B1 (en) | Semiconductor integrated circuit having function of reducing a power consumption and semiconductor integrated circuit system comprising this semiconductor integrated circuit | |
| US5473565A (en) | Method of flash writing with small operation current and semiconductor memory circuit according to the method | |
| US20060285379A1 (en) | Memory device with programmable parameter contoller | |
| KR19990003680A (ko) | 데이터 입출력 마스크 입력버퍼의 전류소모를 감소시키기 위한 제어부를 구비하는 동기식 반도체 메모리장치 | |
| KR100263256B1 (ko) | 광범위한 범위의 전력 공급 전압에 걸쳐 작동할 수 있는 자체 차단형 센스 증폭기 | |
| EP0329177B1 (en) | Semiconductor memory device which can suppress operation error due to power supply noise | |
| US6259640B1 (en) | Semiconductor storage device having a delayed sense amplifier activating signal during a test mode | |
| US6501693B2 (en) | Semiconductor memory device allowing easy characteristics evaluation | |
| JPH04281298A (ja) | Ｅｐｒｏｍ装置 | |
| JP4163476B2 (ja) | 半導体メモリ装置 | |
| JP4100985B2 (ja) | データ処理装置、半導体記憶装置及びクロック周波数検出方法 | |
| KR20040014155A (ko) | 메모리 셀로부터의 데이터의 판독 또는 기록의 테스트,또는 센스 앰프 성능의 테스트에 필요한 시간을 단축한반도체 기억 장치 | |
| US6262931B1 (en) | Semiconductor memory device having voltage down convertor reducing current consumption | |
| JP2000195275A (ja) | 半導体メモリ装置 | |
| JP3606041B2 (ja) | 半導体記憶装置 | |
| JP2616005B2 (ja) | 半導体メモリの組込み検査回路 | |
| JP3080635B2 (ja) | 半導体メモリ | |
| JP3022792B2 (ja) | 半導体集積回路装置 | |
| JPH11317098A (ja) | 半導体記憶装置及びその試験方法 |