JPH04279050A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04279050A JPH04279050A JP3078685A JP7868591A JPH04279050A JP H04279050 A JPH04279050 A JP H04279050A JP 3078685 A JP3078685 A JP 3078685A JP 7868591 A JP7868591 A JP 7868591A JP H04279050 A JPH04279050 A JP H04279050A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- semiconductor
- groove structure
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 165
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 30
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 41
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract 7
- 230000000903 blocking effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 230000007797 corrosion Effects 0.000 description 12
- 238000005260 corrosion Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000000088 plastic resin Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 150000003016 phosphoric acids Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に、半導体装置の耐湿性を向上させ
る技術に関するものである。 【0002】 【従来の技術】半導体装置においては、現在アルミニウ
ム配線が多く用いられている。アルミニウム配線は、非
常に腐食し易い。この配線腐食は、コロージョンと呼ば
れ、半導体集積回路装置の信頼性を考える上で非常に重
要な問題である。アルミニウム配線を腐食させる原因の
1つとしてあげられるのが、水分であり、この水分の侵
入によって半導体装置の耐湿性が劣化する。特に、プラ
スチック樹脂によりモールドされたいわゆるプラスチッ
クパッケージでは、プラスチック樹脂とリードである銅
などの金属との密着性が悪いため、パッケージ側面のリ
ードの部分からの水の侵入を完全に防ぐことが困難であ
る。また、プラスチック樹脂自体にも多少の吸湿性があ
る。 【0003】このため、従来、半導体チップの耐湿性向
上の対策として、パッシベーション膜(表面保護膜)が
用いられている。パッシベーション膜としては、シリコ
ン窒化膜(Si3N4)もしくはSi3N4/PSGか
らなる積層体などが使用されている。しかし、パッシペ
ーション膜は、半導体チップの上方向からの水の侵入に
対しては効果がある。しかし、半導体装置の製造工程に
おいて、ウェハ全面にパッシペーション膜を形成した後
、ウェハをダイシングしてチップが切り出される。この
ため、チップの側面はバッシベーション膜によって被覆
されていないので、チップ側面からの水の侵入が大きな
問題となる。侵入した水分は、絶縁膜として使用したB
PSGやPSGと接触して燐酸を生じ、この燐酸がアル
ミニウム配線などを腐食するのである。 【0004】図17は、半導体ウエハをダイシングして
得られた従来の技術による半導体装置の半導体チップ端
部の断面図、図18は、同じく従来の技術による半導体
装置の平面図を示すものである。半導体チップは、通常
中心部分の素子や配線、ボンディングパッド等が形成さ
れている素子領域と半導体チップ周辺に存在する非素子
領域とに分けられる。図17に示すように、従来の技術
による半導体装置では、チップの上方向からの水分の侵
入は、表面保護膜であるSi3N4膜20によって防ぐ
ことができるが、半導体ウェハのダイシングラインに沿
ってダイシングされたチップの側面では、Si3N4膜
20の下方にあるフィ−ルド酸化膜11やBPSG(ボ
ロンを含んだ燐シリゲートガラス)膜13やSiO2
膜17などが半導体基板10上において露出している。 半導体基板10上には、その他にポリシリコン電極12
、このポリシリコン電極に接続される一層目のアルミニ
ウム配線16および二層目のアルミニウム配線19が形
成されている。 【0005】図18に示した半導体装置では、半導体チ
ップ51上に複数のトランジスタやキャパシタなどの素
子や配線が形成されている領域53(以下、機能領域と
いう。)と配線57とが形成されている。半導体チップ
の各辺に沿って、外部と接続するボンディングパッド5
2が形成されており、配線57がボンディングパッド5
2と内部の回路とを電気的に接続している。したがって
、この半導体装置の素子領域は、機能領域、配線および
ボンディングパッドを含む部分をいう。しかし、同図か
ら分かるように、機能領域53の部分はチップ端部であ
る辺54に接近している。すなわち、非素子領域の幅が
せまい。このため、チップ側面から水が侵入し、その結
果、アルミニウム配線や素子が腐食し、動作不良を起こ
しやすいことが耐湿性試験などにおいて確認されている
。ところで、水分の侵入経路は、主に、膜と膜の界面で
あり、特に密着性の悪い膜と膜の間、例えばBPSG膜
(ボロンを含む燐シリゲートガラス膜)とPCVDSi
O2 (プラズマCVD法により形成されたSiO2
)膜の間で水分が侵入しやすいことが分かっている。P
CVDSiO2 膜は、その他PSG膜とも余り良好な
関係を有していない。 【0006】 【発明が解決しようとする課題】このように、従来の半
導体装置では、半導体ウエハをダイシングして形成した
半導体チップの切断面がある側面からの水分の侵入によ
り、チップ内部のアルミニウム配線や素子が腐食し、動
作不良を起こすという問題点があった。本発明の目的は
以上のような従来の半導体装置の問題点に鑑み、半導体
チップ側面からの水の侵入を防いで半導体装置の耐湿性
を向上させることにある。 【0007】 【課題を解決するための手段】本発明の半導体装置は、
半導体基板と、この半導体基板の少なくとも1つの辺に
沿って配列された複数のボンディングパッドと、前記半
導体基板の少なくとも1つの辺とその辺に対向する前記
ボンディングパッドとの間に設けられ、水分の侵入を防
止する手段を備えた少なくとも2層からなる絶縁膜とを
具備したことを特徴としている。この前記水分の侵入を
防止する手段は、前記絶縁膜の少なくとも2層に形成さ
れた溝構造もしくは前記絶縁膜の任意の層間に形成され
た金属膜であることを特徴としている。前記溝構造の巾
は、2μm〜30μmが適当であり、更に、溝内にW、
CuおよびAlのうちの少なくとも1つの金属を埋め込
むこともできる。また、溝構造は、前記絶縁膜を支持す
る半導体基板表面を露出しないようにする事ができる。 溝構造は、前記半導体基板の各辺に沿って形成され互い
に繋がっているようにすることもできるが、半導体基板
の辺に沿って、ボンディングパッドが他の部分より高密
度に配列している部分と前記半導体基板の辺との間にの
み形成されているか、もしくは、半導体基板の辺に沿っ
て、前記半導体基板の中央部分に形成された素子および
配線からなる機能領域が、前記半導体基板の辺の方向に
、互いに隣接するボンディングパッド間にまで突出して
いる部分と前記半導体基板の辺との間に形成されている
ように、必要に応じて形成することができる。前記絶縁
膜は、互いに密着性の良くない積層された少なくとも2
つの層を含み、溝構造が、この2つの層の接合部分を分
断するように形成されている。 【0008】本発明の半導体装置の製造方法は、半導体
ウエハに絶縁膜を形成する工程と、前記半導体ウエハの
ダイシングラインに沿って配列される複数のボンディン
グパッドを形成する工程と、前記絶縁膜にコンタクトホ
−ルもしくはビア(Via)ホ−ルを形成すると同時に
溝構造を、前記ダイシングラインと前記複数のボンディ
ングパッドとの間に配置するように形成する工程とを備
えていることを第1の特徴としている。また、本発明の
半導体装置の製造方法は、半導体ウエハに複数の絶縁膜
を形成する工程と、この半導体ウエハのダイシングライ
ンに沿って配列される複数のボンディングパッドを形成
する工程と、前記複数の絶縁膜の任意の間に配線および
金属膜を同時に形成し、かつ、この金属膜は、前記半導
体ウエハのダイシングラインとそれに対向する前記複数
のボンディングパッドとの間に配置するように形成する
工程とを備えていることを第2の特徴としている。さら
に、本発明の半導体装置の製造方法は、半導体ウエハ上
に、前記半導体ウエハのダイシングラインに沿って配列
された複数のボンディングパッドと、前記半導体ウエハ
のダイシングラインに対向する前記複数のボンディング
パッドとの間に設けられ、溝構造を備えた少なくとも2
層からなる絶縁膜とを形成する工程と、溝構造をダイシ
ングマ−クとして、半導体ウエハをダイシングラインに
沿って切断して複数の半導体チップを形成する工程とを
備えたことを第3の特徴としている。 【0009】 【作用】本発明の半導体装置においては、ボンディング
パッドとチップの辺との間つまりチップの外周部の全部
または一部に、あるいはチップの辺と素子領域との間の
非素子領域に、溝構造や金属膜などの水分の侵入を防止
する手段を形成しているので、この部分で密着性の悪い
2つの膜の接合部分が寸断される。このため、チップの
側面から侵入した水がチップ内部の素子領域へ侵入する
ことがない。また、これらの手段を形成するにあたって
は、絶縁膜におけるコンタクトホ−ルやビアホ−ルなど
の形成工程に合わせて行うので、格別工程数を増やすこ
と無く実施することができる。 【0010】 【実施例】以下、図面を参照して、本発明の実施例につ
いて説明する。 【0011】まず、図1乃至図3を参照して、本発明の
第1の実施例について説明する。図1(a)は、半導体
チップの1部の断面図を示すものであり、シリコン半導
体基板10上にフィールド酸化膜11とポリシリコン電
極層12とを形成し、その上に、SiO2 膜を温度約
400℃の減圧CVD(Chemical Vapor
Deposition)法により形成し、さらに、こ
の上にBPSG膜を形成することにより絶縁膜である二
重構造のBPSG/CVDSiO2 膜13を形成する
。右辺の側面Aが、シリコンウエハをダイシングライン
に沿って切断し、切り出した半導体チップの1つの辺を
示すものである。 【0012】次に、同図(b)に示すように、フォトマ
スク(図示せず)を利用してBPSG/CVDSiO2
膜13をエッチングすることにより、コンタクトホー
ル14と溝構造15とを同時に形成する。このとき、溝
構造15はフィールド酸化膜11まで達するように形成
し、溝構造の幅は、10μmであり、その深さは、およ
そ1μmである。図においては、フィールド酸化膜11
の一部もエッチングされているが、BPSG/CVDS
iO2 膜13とその上に形成されるSiO2 膜との
密着性が悪いのであれば、少なくともBPSG/CVD
SiO2 膜13が完全にエッチングされていればよい
。また、BPSG/CVDSiO2 膜13のBPSG
膜とその上に形成されるSiO2 膜との密着性が悪い
のであれば、少なくともBPSG膜が完全にエッチング
されていればよい。つまり、溝構造部分において、密着
性の悪い2つの膜が接合されないようにすれば効果が得
られる。 【0013】次に、図2(a)に示すように、アルミニ
ウムをスパッタリングにより蒸着し、フォトマスク(図
示せず)を利用して所望の形にパターニングすることに
より一層目のアルミニウム配線16を形成する。つぎに
、図2(b)に示すように、温度約300℃のプラズマ
CVD法により層間絶縁膜であるPCVDSiO2 膜
17を、一層目のアルミニウム配線16上、フィールド
酸化膜11上及びBPSG/CVDSiO2 膜13上
とに堆積する。次に、図3(a)に示すように、フォト
マスク(図示せず)を利用して、ビア(Via)ホール
18をリアクティブイオンエッチングにより形成する。 さらに、図3(b)に示すように、アルミニウムをスパ
ッタリングにより蒸着し、このアルミニウムをパターニ
ングし、二層目のアルミニウム配線19を形成する。最
後に表面保護膜であるSi3N4膜20を、温度約40
0℃の減圧CVD法により堆積して半導体装置を形成す
る。図に示すように、溝構造15は、半導体チップの側
面Aから、それより内部のボンディングパッド(図示せ
ず)が形成されている部分までの間の非素子領域に配置
されている。 【0014】次に図4乃至図6を参照して、本発明の第
2の実施例について説明する。図4(a)に示すように
、シリコン半導体基板に形成したフィールド酸化膜11
およびポリシリコン電極12上とに、SiO2 膜をC
VD法により形成し、さらにこの上にBPSG膜を形成
して二重構造の絶縁膜であるBPSG/CVDSiO2
膜13を形成する。右辺の側面Aは、本実施例の半導
体チップの1辺を示す。次に、フォトマスク(図示せず
)を利用してBPSG/CVDSiO2 膜13をエッ
チングすることにより、コンタクトホール14を形成す
る。 このときは、まだ溝構造を形成しない。次に、同図(b
)に示すように、アルミニウムをスパッタリングにより
蒸着し、フォトマスク(図示せず)を利用して所望の形
にパターニングし、一層目のアルミニウム配線16を形
成する。次に、図5(a)に示すように、プラズマCV
D法により層間絶縁膜であるPCVDSiO2 膜17
を堆積する。次に、図5(b)に示すように、フォトマ
スク(図示せず)を利用して、ビアホール18と溝構造
15とをリアクティブイオンエッチングにより同時に形
成する。溝構造15の幅は、12μm、深さは1.7μ
mである。さらに、アルミニウムを蒸着し、パターニン
グして二層目のアルミニウム配線19を形成する。最後
に表面保護膜であるSi3N4膜20を減圧CVD法に
より形成し、図6のような構造の半導体装置を形成する
。図に示すように、溝構造15は、半導体チップの1つ
の辺(右側面A)から、その内部のボンディングパッド
(図示せず)までの非素子領域に形成されている。 【0015】次に、図7を参照してコンタクトホール形
成工程とビアホ−ル形成工程の両工程を利用して溝構造
の形成を行う第3の実施例を説明する。図7においては
、半導体基板10上に、フィールド酸化膜11が形成さ
れ、この上に、ポリシリコン電極12と二重構造のBP
SG/CVDSiO2 膜13とが形成されている。そ
して、これらポリシリコン電極12と二重構造のBPS
G/CVDSiO2 膜13との上には、一層目のアル
ミニウム配線16およびこれを介してプラズマCVD法
によりPCVDSiO2 膜17が形成されている。こ
のPCVDSiO2 膜17にはビアホールを設け、こ
のビアホールにより二層目のアルミニウム配線19と一
層目のアルミニウム配線16のコンタクトをとっている
。溝構造15は、コンタクトホール形成工程とビアホー
ル形成工程との両工程を利用して形成されているため、
表面保護膜であるSi3N4/PSG膜21が半導体基
板10まで達している。ただし、半導体基板10の表面
は、このSi3N4/PSG膜21で完全に覆われてい
る。この時の溝構造15の深さは、約2.4μmである
。右側面Aは、本実施例の半導体チップの1辺を示して
いる。 そして、この溝構造15は、この辺から、内部に設けた
ボンディングパッド(図示せず)までの間の非素子領域
に形成されている。この例では、ビアホ−ル形成工程に
おける溝構造形成時に基板を露出させているが、汚染不
純物が基板内に侵入する恐れがあるので、フィ−ルド酸
化膜は、完全にはエッチング除去しないで少し残すのが
好ましい。また、2工程で形成した溝構造は、それぞれ
別の位置に配置することもできる。 【0016
】前述のように、溝構造はどの工程において形成しても
よいが、互いに密着性の悪い2つの膜の少なくとも一方
をエッチングすることにより溝構造部分において、密着
性の悪い2つの膜の接合面が寸断され、密着性の良い2
つの膜が接合されるようにすることより有効な効果が得
られる。 【0017】ついで、図8を参照してアルミニウム配線
が一層である場合の第4の実施例を説明する。図8にお
いては、シリコン半導体基板10上に形成されたフィー
ルド酸化膜11上に、ポリシリコン電極12と二重構造
のBPSG/CVDSiO2 膜13とが形成されてい
る。そして、これらポリシリコン電極12と二重構造の
BPSG/CVDSiO2 膜13との上には、一層目
のアルミニウム配線16およびこれを介して表面保護膜
であるSi3N4膜20が形成されている。右側面Aは
この実施例の半導体チップの1辺を示し、ここから、内
部のボンディングパッドが形成されている間の非素子領
域に溝構造15が配置されている。さらに、本発明は、
三層以上のアルミニウム配線を有する半導体装置におい
ても効果が得られる。 【0018】次に、図14を参照して第5の実施例を説
明する。まず、シリコン半導体基板10に形成されたフ
ィ−ルド酸化膜11とポリシリコン電極12上にSiO
2 膜を温度約400℃の減圧CVD法により形成し、
さらに、この上にBPSG膜を形成することにより層間
絶縁膜である二重構造のBPSG/CVDSiO2 膜
13を形成する。ついで、図示しないフォトマスクを利
用してBPSG/CVDSiO2 膜13をエッチング
し、コンタクトホ−ル14と溝構造15とを同時に形成
する。 溝構造15はフィ−ルド酸化膜11まで達するように形
成する。この溝構造の幅は、10μm程度である。この
図では、フィ−ルド酸化膜11の1部もエッチングされ
ているが、BPSG/CVDSiO2 膜13とその上
に形成されるSiO2 膜との密着性が悪い場合には、
少なくともBPSG/CVDSiO2 膜が、溝構造部
分において密着性の悪い2つの膜が接合されないように
、完全にエッチングされていれば良い。つぎに、コンタ
クトホ−ル14のなかにタングステン23を埋め込みC
VD法によって充填し、同時に、溝構造15にも同じタ
ングステン22を埋め込む(図14(a))。その後、
アルミニウムをスパッタリングによりコンタクトホ−ル
14およびBPSG/CVDSiO2 膜13上に蒸着
し、フォトマスクを利用して所望の形にパタ−ニングし
て1層目のアルミニウム配線16を形成する。 【0019】この配線16は、コンタクトホ−ル14内
のタングステン23を介してポリシリコン電極12と電
気的に接続されている。その後、この配線16を含んで
BPSG/CVDSiO2 膜13及び溝構造15内の
タングステン22上に、温度約300℃でプラズマCV
D法によって、層間絶縁膜であるPCVDSiO2 膜
17を堆積する。この絶縁膜17を、フォトマスクを利
用してリアクティブエッチングし、ビアホ−ル18を形
成する。このビアホ−ル18に前工程と同様に埋め込み
CVD法によりタングステン24を埋め込み、そして、
アルミニウムをスパッタリングにより埋め込まれたタン
グステン24及び絶縁膜17上に蒸着し、フォトマスク
を利用して所望に形にパタ−ニングして2層目のアルミ
ニウム配線19を形成する。最後に、表面保護層である
Si3N4膜20を、温度約400℃の減圧法により堆
積する(図14(b))。図の右側面Aは、半導体ウエ
ハをダイシングして切り出した本実施例の半導体チップ
の1辺であり、溝構造15は、この辺とこれより内部に
設けたボンディングパッド(図示せず)との間の非素子
領域に形成されることになる。水分は、この側面Aから
PCVDSiO2 膜とBPSG/CVDSiO2 膜
との界面を通って内部に侵入するが、この溝構造15で
侵入がとまり、金属の腐食は、ここのみで行われ、内部
の素子領域の金属等の腐食は生じない。また、溝構造1
5内のタングステン22の存在は、その上のPCVDS
iO2 膜17の平坦化に有益である。 【0020】次に、図9乃至図13を用いて、本発明の
溝構造が半導体チップ上にどのような位置に設けられる
かを第6の実施例として説明する。まず、図9では、半
導体チップ51上に複数のボンディングパッド52と、
トランジスタやキャパシタ等が形成されている機能領域
53とが形成されている。ボンディングパッドの1辺の
長さは、およそ100μmである。半導体チップ51は
、複数の素子領域が形成された半導体ウエハのダイシン
グによってこのウェハから切り出されている。そして、
これら複数のボンディングパッド52各々の半導体チッ
プ51の任意の辺54に最も近い部分を結んだ直線55
とこの辺54との間の非素子領域に、辺54に対してほ
ぼ平行に溝構造15が形成されている。図10は、図9
に示した半導体チップ51の全体を示す平面図である。 この例では溝構造15が切れ目なく環状に形成されてお
り、半導体チップ51上のボンディングパッド52や各
機能領域53を完全に囲むように形成されている。 図では、機能領域53は幾つかに別れている。これらは
、ロジックであり、メモリであり、CPUである。これ
らがシステム的に結合して1つの半導体装置を構成して
いるが、この実施例では、半導体装置はマイクロコント
ロ−ラである。半導体チップ51にマイクロコントロ−
ラを載せる場合は、特別に腐食に注意すべき箇所はなく
、全般的に腐食防止に気を付けなくてはならないので、
溝構造15は、半導体チップの辺に沿って環状に形成さ
れる。 【0021】しかし、これらの溝構造は、同図のように
チップ全周に形成される場合に限られない。例えば、図
11のように、半導体チップ51の辺54に特に接近し
ている機能領域53の突出部531を水分の侵入から保
護するために、この機能領域53の周辺にのみ溝構造1
5を設けてもよい。この突出部分531には、他の機能
領域の部分と同様に、トランジスタやキャパシタ等の素
子あるいは配線などが形成されている。これら素子や配
線は、ボンディングパッド52より微細であるので、こ
れらが、ボンディングパッド52が形成されている付近
まで突出している場合は、ボンディングパッドの保護が
必要無い場合でもこの突出部分付近は、前記した様に溝
構造を形成する必要がある。ボンディングパッドと機能
領域は配線57によって接続されている。また、図12
は、図11のように部分的に設けられた溝構造15が、
複数設けられている様子を示している。ここでも、機能
領域53が、半導体チップ51の辺54に接近している
部分531に溝構造15を設けている。なお、溝構造は
、ボンディングパッドがチップの辺に近づいている部分
の周辺、あるいは配線がチップの辺に近づいている部分
の周辺に設けてもよい。また、通常ボンディングパッド
は、半導体チップの辺に沿ってほぼ等間隔に形成される
。しかし、カスタム製品などの中には部分的に高密度に
配置する場合もあるので、そのような高密度に配置され
た部分にもこの溝構造を重点的に配置すれば、その効果
は十分認められる。とくに、1層目のアルミニウム配線
に対する腐食保護は、十分成されなければならないので
、他の配線などの金属に対する腐食保護よりも注意する
必要がある。 【0022】また、図13に示しているとおり、溝構造
15は、図の下部に形成されているように半導体チップ
51の辺54と完全に平行である必要はない。さらに、
スリット状ではなく、図の左辺に形成されているように
、非素子領域の幅一杯に設けても良く余裕があればさら
に大きくしても良い。30μm程度が、その実用的な上
限であり、下限は、2μm程度あれば十分な効果が得ら
れる。勿論その範囲を越えても水分の侵入を防止する能
力は十分認められる。 【0023】次に、図16を参照して第7の実施例を説
明する。図は、ダイシング前の半導体ウエハの部分平面
図である。ダイシングライン60に沿って形成されたチ
ップ51は、素子領域58とその外側の非素子領域59
からなり、環状の溝領域15が、非素子領域59に形成
されている。半導体ウエハは溝構造間のダイシングライ
ン60に沿って切断されるので、この溝構造15は、ダ
イシングマ−クとして利用することができる。 【0024】つぎに、図15を参照して水の侵入を防止
する手段として金属膜を利用した第8の実施例を説明す
る。シリコン半導体基板10に形成されたフィ−ルド酸
化膜11とポリシリコン電極12上に層間絶縁膜である
BPSG/CVDSiO2 膜13を形成し、その後、
絶縁膜13をエッチングしてポリシリコン電極12上に
コンタクトホ−ル14を形成するまでは図4(a)と同
様である。ついで、絶縁膜13上にアルミニウムをスパ
ッタリングにより蒸着し、フォトマスク(図示せず)を
利用して所望の形にパタ−ニングすることにより1層目
のアルミニウム配線16を形成してポリシリコン電極1
2と接続する。このとき、このパタ−ニングを利用して
アルミニウム金属膜25を絶縁膜13上に半導体チップ
の辺に沿うように環状に形成する(図15(a))。図
の右側面Aは、その辺を示している。ついで、層間絶縁
膜であるPCVDSiO2 膜17を形成し、この膜を
エッチングしてアルミニウム配線16上にビアホ−ル1
8を形成する。PCVDSiO2 膜17上に2層目の
アルミニウム配線19を形成して1層目のアルミニウム
配線16と接続する。ついで、表面保護層としてSi3
N4膜20を形成してアルミニウム配線19を被覆する
(図15(b))。図のように、金属膜25は半導体チ
ップの1辺から半導体基板内部のボンディングパッド(
図示せず)の間の非素子領域に形成される。半導体チッ
プ側面Aから侵入した水分は、金属膜25で阻止され、
ここのみで腐食が行われ、内部の素子領域の金属を腐食
するまでには至らない。 【0025】以上、図面を用いて説明したように、本発
明においては、チップ外周部の非素子領域にコンタクト
ホール形成工程等に合わせて形成された溝構造もしくは
アルミニウム配線形成工程等に合わせて形成されたアル
ミニウムなどの金属膜を有しているので、密着性の悪い
2つの絶縁膜の接合部分が寸断され、また、溝構造の部
分では密着性の良い2つの絶縁膜が接合されるようにな
っている。その結果半導体チップの側面から侵入した水
分がチップ内部へ侵入するのを阻止されるので、素子領
域内部における腐食は十分防止される。 【0026】テストチップを用いた本発明の信頼性テス
トの結果を以下に示す。面積8.1mm2 のチップを
RH100%、温度127℃の条件下にPCT実験を行
ったところ、第1、第2、第3の実施例によるチップは
、160時間まで全て損傷が無かった。しかし、水の侵
入を防止する手段のない従来のチップは、160時間ま
でに、40個中11個まで破損してしまった。 【0027】本発明は、実施例においてシリコン半導体
を中心に説明したが、半導体はこれに限定されず、Ge
、GaAs、InPなど既存の材料すべてに適用可能で
ある。また、3次元構造やSOS構造などにも当然対象
となる。本発明は、すべての半導体装置に対して適用で
きるが、LSI、VLSIなど半導体装置の高集積度化
が進むほど有効になってくる。また、図10に示すマイ
クロコントロ−ラは、1例であって、RAM、ROMな
どのメモリ、マイクロプロセッサ、ゲ−トアレイ等へ適
用できるなど用途は広い。 【0028】 【発明の効果】以上、説明したように、本発明の半導体
装置においては、チップ側面からの水分の侵入を防ぎ、
半導体装置の耐湿性を向上させることが可能となり、さ
らに、溝構造もしくは金属膜などの水分の侵入を防止す
る手段が、半導体装置を製造する通常の工程を利用して
形成されているので、製造工程が複雑になることはない
。
製造方法に関し、特に、半導体装置の耐湿性を向上させ
る技術に関するものである。 【0002】 【従来の技術】半導体装置においては、現在アルミニウ
ム配線が多く用いられている。アルミニウム配線は、非
常に腐食し易い。この配線腐食は、コロージョンと呼ば
れ、半導体集積回路装置の信頼性を考える上で非常に重
要な問題である。アルミニウム配線を腐食させる原因の
1つとしてあげられるのが、水分であり、この水分の侵
入によって半導体装置の耐湿性が劣化する。特に、プラ
スチック樹脂によりモールドされたいわゆるプラスチッ
クパッケージでは、プラスチック樹脂とリードである銅
などの金属との密着性が悪いため、パッケージ側面のリ
ードの部分からの水の侵入を完全に防ぐことが困難であ
る。また、プラスチック樹脂自体にも多少の吸湿性があ
る。 【0003】このため、従来、半導体チップの耐湿性向
上の対策として、パッシベーション膜(表面保護膜)が
用いられている。パッシベーション膜としては、シリコ
ン窒化膜(Si3N4)もしくはSi3N4/PSGか
らなる積層体などが使用されている。しかし、パッシペ
ーション膜は、半導体チップの上方向からの水の侵入に
対しては効果がある。しかし、半導体装置の製造工程に
おいて、ウェハ全面にパッシペーション膜を形成した後
、ウェハをダイシングしてチップが切り出される。この
ため、チップの側面はバッシベーション膜によって被覆
されていないので、チップ側面からの水の侵入が大きな
問題となる。侵入した水分は、絶縁膜として使用したB
PSGやPSGと接触して燐酸を生じ、この燐酸がアル
ミニウム配線などを腐食するのである。 【0004】図17は、半導体ウエハをダイシングして
得られた従来の技術による半導体装置の半導体チップ端
部の断面図、図18は、同じく従来の技術による半導体
装置の平面図を示すものである。半導体チップは、通常
中心部分の素子や配線、ボンディングパッド等が形成さ
れている素子領域と半導体チップ周辺に存在する非素子
領域とに分けられる。図17に示すように、従来の技術
による半導体装置では、チップの上方向からの水分の侵
入は、表面保護膜であるSi3N4膜20によって防ぐ
ことができるが、半導体ウェハのダイシングラインに沿
ってダイシングされたチップの側面では、Si3N4膜
20の下方にあるフィ−ルド酸化膜11やBPSG(ボ
ロンを含んだ燐シリゲートガラス)膜13やSiO2
膜17などが半導体基板10上において露出している。 半導体基板10上には、その他にポリシリコン電極12
、このポリシリコン電極に接続される一層目のアルミニ
ウム配線16および二層目のアルミニウム配線19が形
成されている。 【0005】図18に示した半導体装置では、半導体チ
ップ51上に複数のトランジスタやキャパシタなどの素
子や配線が形成されている領域53(以下、機能領域と
いう。)と配線57とが形成されている。半導体チップ
の各辺に沿って、外部と接続するボンディングパッド5
2が形成されており、配線57がボンディングパッド5
2と内部の回路とを電気的に接続している。したがって
、この半導体装置の素子領域は、機能領域、配線および
ボンディングパッドを含む部分をいう。しかし、同図か
ら分かるように、機能領域53の部分はチップ端部であ
る辺54に接近している。すなわち、非素子領域の幅が
せまい。このため、チップ側面から水が侵入し、その結
果、アルミニウム配線や素子が腐食し、動作不良を起こ
しやすいことが耐湿性試験などにおいて確認されている
。ところで、水分の侵入経路は、主に、膜と膜の界面で
あり、特に密着性の悪い膜と膜の間、例えばBPSG膜
(ボロンを含む燐シリゲートガラス膜)とPCVDSi
O2 (プラズマCVD法により形成されたSiO2
)膜の間で水分が侵入しやすいことが分かっている。P
CVDSiO2 膜は、その他PSG膜とも余り良好な
関係を有していない。 【0006】 【発明が解決しようとする課題】このように、従来の半
導体装置では、半導体ウエハをダイシングして形成した
半導体チップの切断面がある側面からの水分の侵入によ
り、チップ内部のアルミニウム配線や素子が腐食し、動
作不良を起こすという問題点があった。本発明の目的は
以上のような従来の半導体装置の問題点に鑑み、半導体
チップ側面からの水の侵入を防いで半導体装置の耐湿性
を向上させることにある。 【0007】 【課題を解決するための手段】本発明の半導体装置は、
半導体基板と、この半導体基板の少なくとも1つの辺に
沿って配列された複数のボンディングパッドと、前記半
導体基板の少なくとも1つの辺とその辺に対向する前記
ボンディングパッドとの間に設けられ、水分の侵入を防
止する手段を備えた少なくとも2層からなる絶縁膜とを
具備したことを特徴としている。この前記水分の侵入を
防止する手段は、前記絶縁膜の少なくとも2層に形成さ
れた溝構造もしくは前記絶縁膜の任意の層間に形成され
た金属膜であることを特徴としている。前記溝構造の巾
は、2μm〜30μmが適当であり、更に、溝内にW、
CuおよびAlのうちの少なくとも1つの金属を埋め込
むこともできる。また、溝構造は、前記絶縁膜を支持す
る半導体基板表面を露出しないようにする事ができる。 溝構造は、前記半導体基板の各辺に沿って形成され互い
に繋がっているようにすることもできるが、半導体基板
の辺に沿って、ボンディングパッドが他の部分より高密
度に配列している部分と前記半導体基板の辺との間にの
み形成されているか、もしくは、半導体基板の辺に沿っ
て、前記半導体基板の中央部分に形成された素子および
配線からなる機能領域が、前記半導体基板の辺の方向に
、互いに隣接するボンディングパッド間にまで突出して
いる部分と前記半導体基板の辺との間に形成されている
ように、必要に応じて形成することができる。前記絶縁
膜は、互いに密着性の良くない積層された少なくとも2
つの層を含み、溝構造が、この2つの層の接合部分を分
断するように形成されている。 【0008】本発明の半導体装置の製造方法は、半導体
ウエハに絶縁膜を形成する工程と、前記半導体ウエハの
ダイシングラインに沿って配列される複数のボンディン
グパッドを形成する工程と、前記絶縁膜にコンタクトホ
−ルもしくはビア(Via)ホ−ルを形成すると同時に
溝構造を、前記ダイシングラインと前記複数のボンディ
ングパッドとの間に配置するように形成する工程とを備
えていることを第1の特徴としている。また、本発明の
半導体装置の製造方法は、半導体ウエハに複数の絶縁膜
を形成する工程と、この半導体ウエハのダイシングライ
ンに沿って配列される複数のボンディングパッドを形成
する工程と、前記複数の絶縁膜の任意の間に配線および
金属膜を同時に形成し、かつ、この金属膜は、前記半導
体ウエハのダイシングラインとそれに対向する前記複数
のボンディングパッドとの間に配置するように形成する
工程とを備えていることを第2の特徴としている。さら
に、本発明の半導体装置の製造方法は、半導体ウエハ上
に、前記半導体ウエハのダイシングラインに沿って配列
された複数のボンディングパッドと、前記半導体ウエハ
のダイシングラインに対向する前記複数のボンディング
パッドとの間に設けられ、溝構造を備えた少なくとも2
層からなる絶縁膜とを形成する工程と、溝構造をダイシ
ングマ−クとして、半導体ウエハをダイシングラインに
沿って切断して複数の半導体チップを形成する工程とを
備えたことを第3の特徴としている。 【0009】 【作用】本発明の半導体装置においては、ボンディング
パッドとチップの辺との間つまりチップの外周部の全部
または一部に、あるいはチップの辺と素子領域との間の
非素子領域に、溝構造や金属膜などの水分の侵入を防止
する手段を形成しているので、この部分で密着性の悪い
2つの膜の接合部分が寸断される。このため、チップの
側面から侵入した水がチップ内部の素子領域へ侵入する
ことがない。また、これらの手段を形成するにあたって
は、絶縁膜におけるコンタクトホ−ルやビアホ−ルなど
の形成工程に合わせて行うので、格別工程数を増やすこ
と無く実施することができる。 【0010】 【実施例】以下、図面を参照して、本発明の実施例につ
いて説明する。 【0011】まず、図1乃至図3を参照して、本発明の
第1の実施例について説明する。図1(a)は、半導体
チップの1部の断面図を示すものであり、シリコン半導
体基板10上にフィールド酸化膜11とポリシリコン電
極層12とを形成し、その上に、SiO2 膜を温度約
400℃の減圧CVD(Chemical Vapor
Deposition)法により形成し、さらに、こ
の上にBPSG膜を形成することにより絶縁膜である二
重構造のBPSG/CVDSiO2 膜13を形成する
。右辺の側面Aが、シリコンウエハをダイシングライン
に沿って切断し、切り出した半導体チップの1つの辺を
示すものである。 【0012】次に、同図(b)に示すように、フォトマ
スク(図示せず)を利用してBPSG/CVDSiO2
膜13をエッチングすることにより、コンタクトホー
ル14と溝構造15とを同時に形成する。このとき、溝
構造15はフィールド酸化膜11まで達するように形成
し、溝構造の幅は、10μmであり、その深さは、およ
そ1μmである。図においては、フィールド酸化膜11
の一部もエッチングされているが、BPSG/CVDS
iO2 膜13とその上に形成されるSiO2 膜との
密着性が悪いのであれば、少なくともBPSG/CVD
SiO2 膜13が完全にエッチングされていればよい
。また、BPSG/CVDSiO2 膜13のBPSG
膜とその上に形成されるSiO2 膜との密着性が悪い
のであれば、少なくともBPSG膜が完全にエッチング
されていればよい。つまり、溝構造部分において、密着
性の悪い2つの膜が接合されないようにすれば効果が得
られる。 【0013】次に、図2(a)に示すように、アルミニ
ウムをスパッタリングにより蒸着し、フォトマスク(図
示せず)を利用して所望の形にパターニングすることに
より一層目のアルミニウム配線16を形成する。つぎに
、図2(b)に示すように、温度約300℃のプラズマ
CVD法により層間絶縁膜であるPCVDSiO2 膜
17を、一層目のアルミニウム配線16上、フィールド
酸化膜11上及びBPSG/CVDSiO2 膜13上
とに堆積する。次に、図3(a)に示すように、フォト
マスク(図示せず)を利用して、ビア(Via)ホール
18をリアクティブイオンエッチングにより形成する。 さらに、図3(b)に示すように、アルミニウムをスパ
ッタリングにより蒸着し、このアルミニウムをパターニ
ングし、二層目のアルミニウム配線19を形成する。最
後に表面保護膜であるSi3N4膜20を、温度約40
0℃の減圧CVD法により堆積して半導体装置を形成す
る。図に示すように、溝構造15は、半導体チップの側
面Aから、それより内部のボンディングパッド(図示せ
ず)が形成されている部分までの間の非素子領域に配置
されている。 【0014】次に図4乃至図6を参照して、本発明の第
2の実施例について説明する。図4(a)に示すように
、シリコン半導体基板に形成したフィールド酸化膜11
およびポリシリコン電極12上とに、SiO2 膜をC
VD法により形成し、さらにこの上にBPSG膜を形成
して二重構造の絶縁膜であるBPSG/CVDSiO2
膜13を形成する。右辺の側面Aは、本実施例の半導
体チップの1辺を示す。次に、フォトマスク(図示せず
)を利用してBPSG/CVDSiO2 膜13をエッ
チングすることにより、コンタクトホール14を形成す
る。 このときは、まだ溝構造を形成しない。次に、同図(b
)に示すように、アルミニウムをスパッタリングにより
蒸着し、フォトマスク(図示せず)を利用して所望の形
にパターニングし、一層目のアルミニウム配線16を形
成する。次に、図5(a)に示すように、プラズマCV
D法により層間絶縁膜であるPCVDSiO2 膜17
を堆積する。次に、図5(b)に示すように、フォトマ
スク(図示せず)を利用して、ビアホール18と溝構造
15とをリアクティブイオンエッチングにより同時に形
成する。溝構造15の幅は、12μm、深さは1.7μ
mである。さらに、アルミニウムを蒸着し、パターニン
グして二層目のアルミニウム配線19を形成する。最後
に表面保護膜であるSi3N4膜20を減圧CVD法に
より形成し、図6のような構造の半導体装置を形成する
。図に示すように、溝構造15は、半導体チップの1つ
の辺(右側面A)から、その内部のボンディングパッド
(図示せず)までの非素子領域に形成されている。 【0015】次に、図7を参照してコンタクトホール形
成工程とビアホ−ル形成工程の両工程を利用して溝構造
の形成を行う第3の実施例を説明する。図7においては
、半導体基板10上に、フィールド酸化膜11が形成さ
れ、この上に、ポリシリコン電極12と二重構造のBP
SG/CVDSiO2 膜13とが形成されている。そ
して、これらポリシリコン電極12と二重構造のBPS
G/CVDSiO2 膜13との上には、一層目のアル
ミニウム配線16およびこれを介してプラズマCVD法
によりPCVDSiO2 膜17が形成されている。こ
のPCVDSiO2 膜17にはビアホールを設け、こ
のビアホールにより二層目のアルミニウム配線19と一
層目のアルミニウム配線16のコンタクトをとっている
。溝構造15は、コンタクトホール形成工程とビアホー
ル形成工程との両工程を利用して形成されているため、
表面保護膜であるSi3N4/PSG膜21が半導体基
板10まで達している。ただし、半導体基板10の表面
は、このSi3N4/PSG膜21で完全に覆われてい
る。この時の溝構造15の深さは、約2.4μmである
。右側面Aは、本実施例の半導体チップの1辺を示して
いる。 そして、この溝構造15は、この辺から、内部に設けた
ボンディングパッド(図示せず)までの間の非素子領域
に形成されている。この例では、ビアホ−ル形成工程に
おける溝構造形成時に基板を露出させているが、汚染不
純物が基板内に侵入する恐れがあるので、フィ−ルド酸
化膜は、完全にはエッチング除去しないで少し残すのが
好ましい。また、2工程で形成した溝構造は、それぞれ
別の位置に配置することもできる。 【0016
】前述のように、溝構造はどの工程において形成しても
よいが、互いに密着性の悪い2つの膜の少なくとも一方
をエッチングすることにより溝構造部分において、密着
性の悪い2つの膜の接合面が寸断され、密着性の良い2
つの膜が接合されるようにすることより有効な効果が得
られる。 【0017】ついで、図8を参照してアルミニウム配線
が一層である場合の第4の実施例を説明する。図8にお
いては、シリコン半導体基板10上に形成されたフィー
ルド酸化膜11上に、ポリシリコン電極12と二重構造
のBPSG/CVDSiO2 膜13とが形成されてい
る。そして、これらポリシリコン電極12と二重構造の
BPSG/CVDSiO2 膜13との上には、一層目
のアルミニウム配線16およびこれを介して表面保護膜
であるSi3N4膜20が形成されている。右側面Aは
この実施例の半導体チップの1辺を示し、ここから、内
部のボンディングパッドが形成されている間の非素子領
域に溝構造15が配置されている。さらに、本発明は、
三層以上のアルミニウム配線を有する半導体装置におい
ても効果が得られる。 【0018】次に、図14を参照して第5の実施例を説
明する。まず、シリコン半導体基板10に形成されたフ
ィ−ルド酸化膜11とポリシリコン電極12上にSiO
2 膜を温度約400℃の減圧CVD法により形成し、
さらに、この上にBPSG膜を形成することにより層間
絶縁膜である二重構造のBPSG/CVDSiO2 膜
13を形成する。ついで、図示しないフォトマスクを利
用してBPSG/CVDSiO2 膜13をエッチング
し、コンタクトホ−ル14と溝構造15とを同時に形成
する。 溝構造15はフィ−ルド酸化膜11まで達するように形
成する。この溝構造の幅は、10μm程度である。この
図では、フィ−ルド酸化膜11の1部もエッチングされ
ているが、BPSG/CVDSiO2 膜13とその上
に形成されるSiO2 膜との密着性が悪い場合には、
少なくともBPSG/CVDSiO2 膜が、溝構造部
分において密着性の悪い2つの膜が接合されないように
、完全にエッチングされていれば良い。つぎに、コンタ
クトホ−ル14のなかにタングステン23を埋め込みC
VD法によって充填し、同時に、溝構造15にも同じタ
ングステン22を埋め込む(図14(a))。その後、
アルミニウムをスパッタリングによりコンタクトホ−ル
14およびBPSG/CVDSiO2 膜13上に蒸着
し、フォトマスクを利用して所望の形にパタ−ニングし
て1層目のアルミニウム配線16を形成する。 【0019】この配線16は、コンタクトホ−ル14内
のタングステン23を介してポリシリコン電極12と電
気的に接続されている。その後、この配線16を含んで
BPSG/CVDSiO2 膜13及び溝構造15内の
タングステン22上に、温度約300℃でプラズマCV
D法によって、層間絶縁膜であるPCVDSiO2 膜
17を堆積する。この絶縁膜17を、フォトマスクを利
用してリアクティブエッチングし、ビアホ−ル18を形
成する。このビアホ−ル18に前工程と同様に埋め込み
CVD法によりタングステン24を埋め込み、そして、
アルミニウムをスパッタリングにより埋め込まれたタン
グステン24及び絶縁膜17上に蒸着し、フォトマスク
を利用して所望に形にパタ−ニングして2層目のアルミ
ニウム配線19を形成する。最後に、表面保護層である
Si3N4膜20を、温度約400℃の減圧法により堆
積する(図14(b))。図の右側面Aは、半導体ウエ
ハをダイシングして切り出した本実施例の半導体チップ
の1辺であり、溝構造15は、この辺とこれより内部に
設けたボンディングパッド(図示せず)との間の非素子
領域に形成されることになる。水分は、この側面Aから
PCVDSiO2 膜とBPSG/CVDSiO2 膜
との界面を通って内部に侵入するが、この溝構造15で
侵入がとまり、金属の腐食は、ここのみで行われ、内部
の素子領域の金属等の腐食は生じない。また、溝構造1
5内のタングステン22の存在は、その上のPCVDS
iO2 膜17の平坦化に有益である。 【0020】次に、図9乃至図13を用いて、本発明の
溝構造が半導体チップ上にどのような位置に設けられる
かを第6の実施例として説明する。まず、図9では、半
導体チップ51上に複数のボンディングパッド52と、
トランジスタやキャパシタ等が形成されている機能領域
53とが形成されている。ボンディングパッドの1辺の
長さは、およそ100μmである。半導体チップ51は
、複数の素子領域が形成された半導体ウエハのダイシン
グによってこのウェハから切り出されている。そして、
これら複数のボンディングパッド52各々の半導体チッ
プ51の任意の辺54に最も近い部分を結んだ直線55
とこの辺54との間の非素子領域に、辺54に対してほ
ぼ平行に溝構造15が形成されている。図10は、図9
に示した半導体チップ51の全体を示す平面図である。 この例では溝構造15が切れ目なく環状に形成されてお
り、半導体チップ51上のボンディングパッド52や各
機能領域53を完全に囲むように形成されている。 図では、機能領域53は幾つかに別れている。これらは
、ロジックであり、メモリであり、CPUである。これ
らがシステム的に結合して1つの半導体装置を構成して
いるが、この実施例では、半導体装置はマイクロコント
ロ−ラである。半導体チップ51にマイクロコントロ−
ラを載せる場合は、特別に腐食に注意すべき箇所はなく
、全般的に腐食防止に気を付けなくてはならないので、
溝構造15は、半導体チップの辺に沿って環状に形成さ
れる。 【0021】しかし、これらの溝構造は、同図のように
チップ全周に形成される場合に限られない。例えば、図
11のように、半導体チップ51の辺54に特に接近し
ている機能領域53の突出部531を水分の侵入から保
護するために、この機能領域53の周辺にのみ溝構造1
5を設けてもよい。この突出部分531には、他の機能
領域の部分と同様に、トランジスタやキャパシタ等の素
子あるいは配線などが形成されている。これら素子や配
線は、ボンディングパッド52より微細であるので、こ
れらが、ボンディングパッド52が形成されている付近
まで突出している場合は、ボンディングパッドの保護が
必要無い場合でもこの突出部分付近は、前記した様に溝
構造を形成する必要がある。ボンディングパッドと機能
領域は配線57によって接続されている。また、図12
は、図11のように部分的に設けられた溝構造15が、
複数設けられている様子を示している。ここでも、機能
領域53が、半導体チップ51の辺54に接近している
部分531に溝構造15を設けている。なお、溝構造は
、ボンディングパッドがチップの辺に近づいている部分
の周辺、あるいは配線がチップの辺に近づいている部分
の周辺に設けてもよい。また、通常ボンディングパッド
は、半導体チップの辺に沿ってほぼ等間隔に形成される
。しかし、カスタム製品などの中には部分的に高密度に
配置する場合もあるので、そのような高密度に配置され
た部分にもこの溝構造を重点的に配置すれば、その効果
は十分認められる。とくに、1層目のアルミニウム配線
に対する腐食保護は、十分成されなければならないので
、他の配線などの金属に対する腐食保護よりも注意する
必要がある。 【0022】また、図13に示しているとおり、溝構造
15は、図の下部に形成されているように半導体チップ
51の辺54と完全に平行である必要はない。さらに、
スリット状ではなく、図の左辺に形成されているように
、非素子領域の幅一杯に設けても良く余裕があればさら
に大きくしても良い。30μm程度が、その実用的な上
限であり、下限は、2μm程度あれば十分な効果が得ら
れる。勿論その範囲を越えても水分の侵入を防止する能
力は十分認められる。 【0023】次に、図16を参照して第7の実施例を説
明する。図は、ダイシング前の半導体ウエハの部分平面
図である。ダイシングライン60に沿って形成されたチ
ップ51は、素子領域58とその外側の非素子領域59
からなり、環状の溝領域15が、非素子領域59に形成
されている。半導体ウエハは溝構造間のダイシングライ
ン60に沿って切断されるので、この溝構造15は、ダ
イシングマ−クとして利用することができる。 【0024】つぎに、図15を参照して水の侵入を防止
する手段として金属膜を利用した第8の実施例を説明す
る。シリコン半導体基板10に形成されたフィ−ルド酸
化膜11とポリシリコン電極12上に層間絶縁膜である
BPSG/CVDSiO2 膜13を形成し、その後、
絶縁膜13をエッチングしてポリシリコン電極12上に
コンタクトホ−ル14を形成するまでは図4(a)と同
様である。ついで、絶縁膜13上にアルミニウムをスパ
ッタリングにより蒸着し、フォトマスク(図示せず)を
利用して所望の形にパタ−ニングすることにより1層目
のアルミニウム配線16を形成してポリシリコン電極1
2と接続する。このとき、このパタ−ニングを利用して
アルミニウム金属膜25を絶縁膜13上に半導体チップ
の辺に沿うように環状に形成する(図15(a))。図
の右側面Aは、その辺を示している。ついで、層間絶縁
膜であるPCVDSiO2 膜17を形成し、この膜を
エッチングしてアルミニウム配線16上にビアホ−ル1
8を形成する。PCVDSiO2 膜17上に2層目の
アルミニウム配線19を形成して1層目のアルミニウム
配線16と接続する。ついで、表面保護層としてSi3
N4膜20を形成してアルミニウム配線19を被覆する
(図15(b))。図のように、金属膜25は半導体チ
ップの1辺から半導体基板内部のボンディングパッド(
図示せず)の間の非素子領域に形成される。半導体チッ
プ側面Aから侵入した水分は、金属膜25で阻止され、
ここのみで腐食が行われ、内部の素子領域の金属を腐食
するまでには至らない。 【0025】以上、図面を用いて説明したように、本発
明においては、チップ外周部の非素子領域にコンタクト
ホール形成工程等に合わせて形成された溝構造もしくは
アルミニウム配線形成工程等に合わせて形成されたアル
ミニウムなどの金属膜を有しているので、密着性の悪い
2つの絶縁膜の接合部分が寸断され、また、溝構造の部
分では密着性の良い2つの絶縁膜が接合されるようにな
っている。その結果半導体チップの側面から侵入した水
分がチップ内部へ侵入するのを阻止されるので、素子領
域内部における腐食は十分防止される。 【0026】テストチップを用いた本発明の信頼性テス
トの結果を以下に示す。面積8.1mm2 のチップを
RH100%、温度127℃の条件下にPCT実験を行
ったところ、第1、第2、第3の実施例によるチップは
、160時間まで全て損傷が無かった。しかし、水の侵
入を防止する手段のない従来のチップは、160時間ま
でに、40個中11個まで破損してしまった。 【0027】本発明は、実施例においてシリコン半導体
を中心に説明したが、半導体はこれに限定されず、Ge
、GaAs、InPなど既存の材料すべてに適用可能で
ある。また、3次元構造やSOS構造などにも当然対象
となる。本発明は、すべての半導体装置に対して適用で
きるが、LSI、VLSIなど半導体装置の高集積度化
が進むほど有効になってくる。また、図10に示すマイ
クロコントロ−ラは、1例であって、RAM、ROMな
どのメモリ、マイクロプロセッサ、ゲ−トアレイ等へ適
用できるなど用途は広い。 【0028】 【発明の効果】以上、説明したように、本発明の半導体
装置においては、チップ側面からの水分の侵入を防ぎ、
半導体装置の耐湿性を向上させることが可能となり、さ
らに、溝構造もしくは金属膜などの水分の侵入を防止す
る手段が、半導体装置を製造する通常の工程を利用して
形成されているので、製造工程が複雑になることはない
。
【図1】本発明の半導体装置の製造工程を示す断面図。
【図2】本発明の半導体装置の製造工程を示す断面図。
【図3】本発明の半導体装置の製造工程を示す断面図。
【図4】本発明の半導体装置の製造工程を示す断面図。
【図5】本発明の半導体装置の製造工程を示す断面図。
【図6】本発明の半導体装置の製造工程を示す断面図。
【図7】本発明の半導体装置を示す断面図。
【図8】本発明の半導体装置を示す断面図。
【図9】本発明の半導体装置を示す平面図。
【図10】本発明の半導体装置を示す平面図。
【図11】本発明の半導体装置を示す平面図。
【図12】本発明の半導体装置を示す平面図。
【図13】本発明の半導体装置を示す平面図。
【図14】本発明の半導体装置の製造工程を示す断面図
。
。
【図15】本発明の半導体装置の製造工程を示す断面図
。
。
【図16】本発明の半導体ウエハの1部を示す平面図。
【図17】従来の技術による半導体装置を示す断面図。
【図18】従来の技術による半導体装置を示す平面図。
10 シリコン半導体基板
11 フィールド酸化膜
12 ポリシリコン電極
13 BPSG/CVDSiO2 膜14
コンタクトホール 15 溝構造 16 1層目のアルミニウム配線17 P
CVDSiO2 膜 18 ビア(Via)ホール 19 2層目のアルミニウム配線20 S
i3N4膜(表面保護膜)21 Si3N4/P
SG膜(表面保護膜)22 溝構造に埋め込まれ
た金属23 コンタクトホ−ルに埋め込まれた金
属24 ビアホ−ルに埋め込まれた金属25
絶縁膜の間の金属膜 51 半導体チップ 52 ボンディングパッド 53 機能領域 531 機能領域の突出部分 54 半導体チップの1辺 57 配線 58 素子領域 59 非素子領域 60 ダイシングライン
コンタクトホール 15 溝構造 16 1層目のアルミニウム配線17 P
CVDSiO2 膜 18 ビア(Via)ホール 19 2層目のアルミニウム配線20 S
i3N4膜(表面保護膜)21 Si3N4/P
SG膜(表面保護膜)22 溝構造に埋め込まれ
た金属23 コンタクトホ−ルに埋め込まれた金
属24 ビアホ−ルに埋め込まれた金属25
絶縁膜の間の金属膜 51 半導体チップ 52 ボンディングパッド 53 機能領域 531 機能領域の突出部分 54 半導体チップの1辺 57 配線 58 素子領域 59 非素子領域 60 ダイシングライン
Claims (14)
- 【請求項1】 半導体基板と、前記半導体基板の少な
くとも1つの辺に沿って配列された複数のボンディング
パッドと、前記半導体基板の少なくとも1つの辺とその
辺に対向する前記ボンディングパッドとの間に設けられ
、水分の侵入を防止する手段を備えた少なくとも2層か
らなる絶縁膜とを具備したことを特徴とする半導体装置
。 - 【請求項2】 前記水分の侵入を防止する手段は、前
記絶縁膜の少なくとも2層に形成された溝構造であるこ
とを特徴とする請求項1に記載の半導体装置。 - 【請求項3】 前記溝構造の巾が2μm〜30μmで
あることを特徴とする請求項2に記載の半導体装置。 - 【請求項4】 前記溝構造には、W、CuおよびAl
のうちの少なくとも1つから選ばれた金属が埋設されて
いることを特徴とする請求項2に記載の半導体装置。 - 【請求項5】 前記溝構造は、前記半導体基板表面に
まで達していないことを特徴とする請求項2に記載の半
導体装置。 - 【請求項6】 前記溝構造は、前記半導体基板の各辺
に沿って形成され互いに繋がっていることを特徴とする
請求項2に記載の半導体装置。 - 【請求項7】 前記溝構造は、半導体基板の辺に沿っ
て、前記ボンディングパッドが他の部分より高密度に配
列している部分と前記半導体基板の辺との間にのみ形成
されていること特徴とする請求項2に記載の半導体装置
。 - 【請求項8】 前記溝構造は、半導体基板の辺に沿っ
て、前記半導体基板の中央部分に形成された素子および
配線からなる機能領域が、前記半導体基板の辺の方向に
、互いに隣接する前記ボンディングパッド間にまで突出
している部分と前記半導体基板の辺との間に形成されて
いることを特徴とする請求項2に記載の半導体装置。 - 【請求項9】 前記絶縁膜は、互いに密着性の良くな
い積層された少なくとも2つの層を含み、前記溝構造が
、この2つの層の接合部分を分断するように形成されて
いることを特徴とする請求項2に記載の半導体装置。 - 【請求項10】 前記水分の侵入を防止する手段は、
前記絶縁膜のいずれか1層の上に形成された金属膜であ
ることを特徴とする請求項1に記載の半導体装置。 - 【請求項11】 半導体ウエハに絶縁膜を形成する工
程と、前記半導体ウエハのダイシングラインに沿って配
列される複数のボンディングパッドを形成する工程と、
前記絶縁膜にコンタクトホ−ルもしくはビア(Via)
ホ−ルを形成すると同時に、溝構造を、前記ダイシング
ラインと前記複数のボンディングパッドとの間に配置す
るように形成する工程とを備えていることを特徴とする
半導体装置の製造方法。 - 【請求項12】 半導体ウエハに複数の絶縁膜を形成
する工程と、前記半導体ウエハのダイシングラインに沿
って配列される複数のボンディングパッドを形成する工
程と、前記複数の絶縁膜の任意の間に配線と金属膜とを
同時に形成し、この金属膜は、前記半導体ウエハのダイ
シングラインとそれに対向する前記複数のボンデイング
パッドとの間に配置するように形成する工程とを備えて
いることを特徴とする半導体装置の製造方法。 - 【請求項13】 半導体ウエハ上に、前記半導体ウエ
ハのダイシングラインに沿って配列された複数のボンデ
ィングパッドと、前記半導体ウエハのダイシングライン
に対向する前記複数のボンディングパッドとの間に設け
られ、溝構造を備えた少なくとも2層からなる絶縁膜と
を形成する工程と、前記溝構造をダイシングマ−クとし
て、半導体ウエハをダイシングラインに沿って切断して
複数の半導体チップを形成する工程とを備えたことを特
徴とする半導体装置の製造方法。 - 【請求項14】 前記絶縁膜が、半導体基板表面に形
成されたフィ−ルド酸化膜と、このフィ−ルド酸化膜の
上に形成され、第1の層間絶縁膜であるBPSG/CV
DSiO2 膜と、このBPSG/CVDSiO2 膜
の上に形成された第2の層間絶縁膜であるプラズマCV
DSiO2 膜およびその上の表面保護膜であるSi3
N4膜からなり、前記溝構造が、その溝構造の底部にお
いて前記プラズマCVDSiO2 膜と前記BPSG/
CVDSiO2 膜を構成するBPSGとの接触を断つ
ように、前記BPSG/CVDSiO2 膜と前記フィ
−ルド酸化膜に形成されていることを特徴とする請求項
2に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07868591A JP3144817B2 (ja) | 1990-03-23 | 1991-02-18 | 半導体装置 |
DE69125047T DE69125047T2 (de) | 1990-03-23 | 1991-03-25 | Halbleiteranordnung mit einer isolierenden Schicht |
US07/674,753 US5296745A (en) | 1990-03-23 | 1991-03-25 | Semiconductor device having a moisture barrier around periphery of device |
EP91104671A EP0453787B1 (en) | 1990-03-23 | 1991-03-25 | Semiconductor device having an insulating film |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7213490 | 1990-03-23 | ||
JP2-72134 | 1990-03-23 | ||
JP07868591A JP3144817B2 (ja) | 1990-03-23 | 1991-02-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04279050A true JPH04279050A (ja) | 1992-10-05 |
JP3144817B2 JP3144817B2 (ja) | 2001-03-12 |
Family
ID=26413262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07868591A Expired - Fee Related JP3144817B2 (ja) | 1990-03-23 | 1991-02-18 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5296745A (ja) |
EP (1) | EP0453787B1 (ja) |
JP (1) | JP3144817B2 (ja) |
DE (1) | DE69125047T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945766A (ja) * | 1995-07-28 | 1997-02-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2268327A (en) * | 1992-06-30 | 1994-01-05 | Texas Instruments Ltd | Passivated gallium arsenide device |
EP0588577A3 (en) * | 1992-09-14 | 1994-04-20 | Dow Corning Corporation | Hermetically sealed integrated circuits |
JPH06151616A (ja) * | 1992-11-14 | 1994-05-31 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
US5891745A (en) * | 1994-10-28 | 1999-04-06 | Honeywell Inc. | Test and tear-away bond pad design |
KR100230984B1 (ko) * | 1996-07-24 | 1999-11-15 | 김광호 | 반도체장치의 비피에스지에 포함된 불순물 측정시 이용되는 계측설비 설정값 보정용 기준 샘플 제조 방법 |
US5994762A (en) * | 1996-07-26 | 1999-11-30 | Hitachi, Ltd. | Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof |
EP0856886B1 (en) | 1997-01-31 | 2003-06-25 | STMicroelectronics S.r.l. | Process for forming an edge structure to seal integrated electronic devices, and corresponding device |
EP0856887B1 (en) * | 1997-01-31 | 2004-04-28 | SGS-THOMSON MICROELECTRONICS S.r.l. | Process for forming a morphological edge structure to seal integrated electronic devices, and corresponding device |
KR100314133B1 (ko) | 1999-11-26 | 2001-11-15 | 윤종용 | 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법 |
US6369453B1 (en) * | 2000-08-11 | 2002-04-09 | Advanced Micro Devices, Inc. | Semiconductor wafer for measurement and recordation of impurities in semiconductor insulators |
US6492247B1 (en) * | 2000-11-21 | 2002-12-10 | International Business Machines Corporation | Method for eliminating crack damage induced by delaminating gate conductor interfaces in integrated circuits |
JP2004296905A (ja) | 2003-03-27 | 2004-10-21 | Toshiba Corp | 半導体装置 |
US7968146B2 (en) | 2006-11-01 | 2011-06-28 | The Trustees Of Princeton University | Hybrid layers for use in coatings on electronic devices or other articles |
KR101563763B1 (ko) * | 2008-05-07 | 2015-10-27 | 더 트러스티즈 오브 프린스턴 유니버시티 | 전자 장치들 또는 다른 물품들 위의 코팅들에 사용하기 위한 혼성 층들 |
US8649820B2 (en) | 2011-11-07 | 2014-02-11 | Blackberry Limited | Universal integrated circuit card apparatus and related methods |
US8936199B2 (en) | 2012-04-13 | 2015-01-20 | Blackberry Limited | UICC apparatus and related methods |
USD703208S1 (en) | 2012-04-13 | 2014-04-22 | Blackberry Limited | UICC apparatus |
USD701864S1 (en) | 2012-04-23 | 2014-04-01 | Blackberry Limited | UICC apparatus |
CN103426908A (zh) * | 2012-05-24 | 2013-12-04 | 上海宏力半导体制造有限公司 | 一种能保护硼磷硅玻璃层的半导体结构及其制造方法 |
CN105679756B (zh) * | 2015-11-25 | 2018-08-10 | 杭州立昂微电子股份有限公司 | 一种半导体器件顶层金属的终端结构及其制造方法 |
KR101796514B1 (ko) * | 2016-03-21 | 2017-12-01 | 주식회사 신명프라텍 | 클리어 파일 제조방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS501872B1 (ja) * | 1970-01-30 | 1975-01-22 | ||
US4001872A (en) * | 1973-09-28 | 1977-01-04 | Rca Corporation | High-reliability plastic-packaged semiconductor device |
JPS5943557A (ja) * | 1982-09-06 | 1984-03-10 | Hitachi Ltd | 半導体装置 |
JPS5955037A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体装置 |
US4984039A (en) * | 1985-05-03 | 1991-01-08 | Texas Instruments Incorporated | Tapered trench structure and process |
JPS62181436A (ja) * | 1986-02-05 | 1987-08-08 | Matsushita Electronics Corp | 半導体装置 |
US4916509A (en) * | 1987-11-13 | 1990-04-10 | Siliconix Incorporated | Method for obtaining low interconnect resistance on a grooved surface and the resulting structure |
JPH07114240B2 (ja) * | 1987-11-17 | 1995-12-06 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
JPH02137364A (ja) * | 1988-11-18 | 1990-05-25 | Toshiba Corp | 半導体記憶装置 |
JPH02181925A (ja) * | 1989-01-07 | 1990-07-16 | Mitsubishi Electric Corp | 半導体装置 |
US4985740A (en) * | 1989-06-01 | 1991-01-15 | General Electric Company | Power field effect devices having low gate sheet resistance and low ohmic contact resistance |
US5017999A (en) * | 1989-06-30 | 1991-05-21 | Honeywell Inc. | Method for forming variable width isolation structures |
-
1991
- 1991-02-18 JP JP07868591A patent/JP3144817B2/ja not_active Expired - Fee Related
- 1991-03-25 EP EP91104671A patent/EP0453787B1/en not_active Expired - Lifetime
- 1991-03-25 DE DE69125047T patent/DE69125047T2/de not_active Expired - Fee Related
- 1991-03-25 US US07/674,753 patent/US5296745A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0945766A (ja) * | 1995-07-28 | 1997-02-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE69125047T2 (de) | 1997-07-31 |
DE69125047D1 (de) | 1997-04-17 |
EP0453787A3 (en) | 1992-07-08 |
EP0453787B1 (en) | 1997-03-12 |
US5296745A (en) | 1994-03-22 |
EP0453787A2 (en) | 1991-10-30 |
JP3144817B2 (ja) | 2001-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04279050A (ja) | 半導体装置 | |
US9536821B2 (en) | Semiconductor integrated circuit device having protective split at peripheral area of bonding pad and method of manufacturing same | |
USRE46549E1 (en) | Integrated circuit chip having anti-moisture-absorption film at edge thereof and method of forming anti-moisture-absorption film | |
US6392300B1 (en) | Semiconductor device having an alignment mark formed on the uppermost layer of a multilayer wire | |
KR100393140B1 (ko) | 반도체 장치 | |
US8169080B2 (en) | Semiconductor device and method of manufacture thereof | |
US8008779B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP4360881B2 (ja) | 多層配線を含む半導体装置およびその製造方法 | |
US20090184424A1 (en) | Semiconductor device and a method of manufacturing the same | |
US6028347A (en) | Semiconductor structures and packaging methods | |
KR20030038728A (ko) | 반도체 칩 | |
US9601354B2 (en) | Semiconductor manufacturing for forming bond pads and seal rings | |
US20060091537A1 (en) | Semiconductor device and method of fabricating the same | |
KR870000350B1 (ko) | 다측 배선(多重配線)구조를 가진 전자장치(電子裝置) | |
US6579734B2 (en) | Wire bonding method | |
US10892239B1 (en) | Bond pad reliability of semiconductor devices | |
CN113078119B (zh) | 半导体结构的制作方法及半导体结构 | |
KR940004418B1 (ko) | 반도체장치 및 그 제조방법 | |
US11456253B2 (en) | Semiconductor device and method of forming the same | |
JPS62219541A (ja) | 半導体装置 | |
JPS5974651A (ja) | 半導体装置 | |
JP2006005213A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH0230139A (ja) | 半導体集積回路装置 | |
JPH04316330A (ja) | 半導体装置 | |
JPS59182544A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |