JPH04277622A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04277622A JPH04277622A JP3968991A JP3968991A JPH04277622A JP H04277622 A JPH04277622 A JP H04277622A JP 3968991 A JP3968991 A JP 3968991A JP 3968991 A JP3968991 A JP 3968991A JP H04277622 A JPH04277622 A JP H04277622A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon film
- diffusion layer
- film
- type
- type diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000010410 layer Substances 0.000 claims abstract description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- 238000009792 diffusion process Methods 0.000 claims abstract description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 12
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000011229 interlayer Substances 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＣＭＯＳ集積回路の製造
方法に関し、特にＮ型拡散層とＰ型拡散層との電気的接
続方法に関するものである。
方法に関し、特にＮ型拡散層とＰ型拡散層との電気的接
続方法に関するものである。
【０００２】
【従来の技術】従来技術によるＮ型拡散層とＰ型拡散層
との電気的接続方法について、図３（ａ）〜（ｂ）を参
照して説明する。
との電気的接続方法について、図３（ａ）〜（ｂ）を参
照して説明する。
【０００３】はじめに図３（ａ）に示すように、シリコ
ン基板１にＰウェル２、Ｎウェル３、Ｎ型拡散層４、Ｐ
型拡散層５が形成されている。絶縁膜６のＮ型拡散層４
上に形成された開口にポリシリコン膜を７ａを堆積し、
Ｎ型不純物である燐または砒素をドーピングしてからフ
ォトレジスト１３をマスクとしてパターニングする。
ン基板１にＰウェル２、Ｎウェル３、Ｎ型拡散層４、Ｐ
型拡散層５が形成されている。絶縁膜６のＮ型拡散層４
上に形成された開口にポリシリコン膜を７ａを堆積し、
Ｎ型不純物である燐または砒素をドーピングしてからフ
ォトレジスト１３をマスクとしてパターニングする。
【０００４】つぎに図３（ｂ）に示すように、絶縁膜１
４を堆積してからパターニングしてＰ型拡散層５上の絶
縁膜１４，６に開口を形成する。同時に絶縁膜６上に堆
積されたＮ型ポリシリコン膜７ａ上の絶縁膜１４にも開
口を形成する。
４を堆積してからパターニングしてＰ型拡散層５上の絶
縁膜１４，６に開口を形成する。同時に絶縁膜６上に堆
積されたＮ型ポリシリコン膜７ａ上の絶縁膜１４にも開
口を形成する。
【０００５】つぎにアルミニウムなどの金属または高融
点金属シリサイドを堆積してから、パターニングしてＮ
型ポリシリコン膜７ａとＰ型拡散層５とを電気的に接続
する配線１５を形成する。
点金属シリサイドを堆積してから、パターニングしてＮ
型ポリシリコン膜７ａとＰ型拡散層５とを電気的に接続
する配線１５を形成する。
【０００６】
【発明が解決しようとする課題】従来技術によるＮ型拡
散層とＰ型拡散層とを絶縁膜の開口を通して電気的に接
続する方法ではＰ型拡散層上の絶縁膜厚が大きくなる。 アルミニウムなどの金属や高融点金属シリサイドのステ
ップカバレッジが絶縁膜開口の側面で悪化する。
散層とＰ型拡散層とを絶縁膜の開口を通して電気的に接
続する方法ではＰ型拡散層上の絶縁膜厚が大きくなる。 アルミニウムなどの金属や高融点金属シリサイドのステ
ップカバレッジが絶縁膜開口の側面で悪化する。
【０００７】またＮ型拡散層とＰ型拡散層とを単一の配
線で接続できないうえ、フォトマスク工程が４回になっ
て製造工程が複雑になるという問題があった。
線で接続できないうえ、フォトマスク工程が４回になっ
て製造工程が複雑になるという問題があった。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の一主面に形成された層間絶縁膜
の一導電型拡散層上および逆導電型拡散層上に開口を形
成する工程と、全面に第１のポリシリコン膜を堆積する
工程と、全面に逆導電型の第２のポリシリコン膜を堆積
してから前記一導電型拡散層上の前記第２のポリシリコ
ン膜をエッチングする工程と、前記第２のポリシリコン
膜をエッチングした領域に一導電型不純物をイオン注入
する工程と、全面に酸化シリコン膜を堆積したのち、熱
処理により前記第２のポリシリコン膜から前記第１のポ
リシリコン膜へ逆導電型不純物を拡散すると同時に、イ
オン注入された前記一導電型不純物を活性化する工程と
、前記酸化シリコン膜と前記第２のポリシリコン膜をエ
ッチングする工程と、前記第１のポリシリコン膜上にシ
リサイド層を形成したのち、前記第１のポリシリコン膜
および前記シリサイド層の配線部以外をエッチングする
ことにより前記一導電型拡散層と前記逆導電型拡散層と
を電気的に接続する工程とを含むものである。
造方法は、半導体基板の一主面に形成された層間絶縁膜
の一導電型拡散層上および逆導電型拡散層上に開口を形
成する工程と、全面に第１のポリシリコン膜を堆積する
工程と、全面に逆導電型の第２のポリシリコン膜を堆積
してから前記一導電型拡散層上の前記第２のポリシリコ
ン膜をエッチングする工程と、前記第２のポリシリコン
膜をエッチングした領域に一導電型不純物をイオン注入
する工程と、全面に酸化シリコン膜を堆積したのち、熱
処理により前記第２のポリシリコン膜から前記第１のポ
リシリコン膜へ逆導電型不純物を拡散すると同時に、イ
オン注入された前記一導電型不純物を活性化する工程と
、前記酸化シリコン膜と前記第２のポリシリコン膜をエ
ッチングする工程と、前記第１のポリシリコン膜上にシ
リサイド層を形成したのち、前記第１のポリシリコン膜
および前記シリサイド層の配線部以外をエッチングする
ことにより前記一導電型拡散層と前記逆導電型拡散層と
を電気的に接続する工程とを含むものである。
【０００９】
【実施例】本発明の第１の実施例について、図１（ａ）
〜（ｃ）を参照して説明する。
〜（ｃ）を参照して説明する。
【００１０】はじめに図１（ａ）に示すように、シリコ
ン基板１にＰウェル２、Ｎウェル３、Ｎ型拡散層４、Ｐ
型拡散層５が形成されている。厚さ４０００Ａの絶縁膜
６を堆積したのち、パターニングしてＮ型拡散層４上と
Ｐ型拡散層５上に開口を形成し、厚さ１５００Ａのポリ
シリコン膜７を堆積する。
ン基板１にＰウェル２、Ｎウェル３、Ｎ型拡散層４、Ｐ
型拡散層５が形成されている。厚さ４０００Ａの絶縁膜
６を堆積したのち、パターニングしてＮ型拡散層４上と
Ｐ型拡散層５上に開口を形成し、厚さ１５００Ａのポリ
シリコン膜７を堆積する。
【００１１】つぎにボロンドープトシリカ膜またはＢＳ
Ｇ膜からなる厚さ１００００ＡのＰ型ポリシリコン膜８
を堆積してから、Ｎ型拡散層４周辺のＰ型ポリシリコン
膜８をエッチングする。
Ｇ膜からなる厚さ１００００ＡのＰ型ポリシリコン膜８
を堆積してから、Ｎ型拡散層４周辺のＰ型ポリシリコン
膜８をエッチングする。
【００１２】つぎにＰ型ポリシリコン膜８を除去した領
域にＮ型不純物である燐または砒素をイオン注入してＮ
型ポリシリコン膜７ａを形成する。
域にＮ型不純物である燐または砒素をイオン注入してＮ
型ポリシリコン膜７ａを形成する。
【００１３】つぎに図１（ｂ）に示すように厚さ３００
Ａの酸化シリコン膜１０を堆積したのち、９００℃、１
５分の熱処理を行なって、Ｐ型ポリシリコン膜８からポ
リシリコン膜７にボロンを拡散してＰ型ポリシリコン膜
７ｂを形成する。このとき同時にＮ型ポリシリコン膜７
ａに注入された燐または砒素を活性化する。
Ａの酸化シリコン膜１０を堆積したのち、９００℃、１
５分の熱処理を行なって、Ｐ型ポリシリコン膜８からポ
リシリコン膜７にボロンを拡散してＰ型ポリシリコン膜
７ｂを形成する。このとき同時にＮ型ポリシリコン膜７
ａに注入された燐または砒素を活性化する。
【００１４】つぎに図１（ｃ）に示すように、酸化シリ
コン膜１０およびＰ型ポリシリコン膜８をエッチングす
る。つぎにＮ型ポリシリコン膜７ａおよびＰ型ポリシリ
コン膜７ｂの上に厚さ２０００Ａのタングステンシリサ
イド層１１を堆積させる。つぎに配線部以外のシリサイ
ド層１１をエッチングして、Ｎ型拡散層４とＰ型拡散層
５とを電気的に接続するポリサイド配線１２が完成する
。
コン膜１０およびＰ型ポリシリコン膜８をエッチングす
る。つぎにＮ型ポリシリコン膜７ａおよびＰ型ポリシリ
コン膜７ｂの上に厚さ２０００Ａのタングステンシリサ
イド層１１を堆積させる。つぎに配線部以外のシリサイ
ド層１１をエッチングして、Ｎ型拡散層４とＰ型拡散層
５とを電気的に接続するポリサイド配線１２が完成する
。
【００１５】つぎに本発明の第２の実施例について、図
２（ａ）〜（ｃ）を参照して説明する。
２（ａ）〜（ｃ）を参照して説明する。
【００１６】はじめに図２（ａ）に示すように、シリコ
ン基板１にＰウェル２、Ｎウェル３、Ｎ型拡散層４、Ｐ
型拡散層５が形成されている。厚さ８０００Ａの絶縁膜
６を堆積したのち、パターニングしてＮ型拡散層４上と
Ｐ型拡散層５上に開口を形成し、厚さ１５００Ａのポリ
シリコン膜７を堆積する。
ン基板１にＰウェル２、Ｎウェル３、Ｎ型拡散層４、Ｐ
型拡散層５が形成されている。厚さ８０００Ａの絶縁膜
６を堆積したのち、パターニングしてＮ型拡散層４上と
Ｐ型拡散層５上に開口を形成し、厚さ１５００Ａのポリ
シリコン膜７を堆積する。
【００１７】つぎにＮ型不純物である燐や砒素をドープ
したシリカ膜またはＰＳＧ膜からなる厚さ１００００Ａ
のＮ型ポリシリコン膜９を堆積してから、Ｐ型拡散層５
周辺のＮ型ポリシリコン膜９をエッチングする。
したシリカ膜またはＰＳＧ膜からなる厚さ１００００Ａ
のＮ型ポリシリコン膜９を堆積してから、Ｐ型拡散層５
周辺のＮ型ポリシリコン膜９をエッチングする。
【００１８】つぎにＮ型ポリシリコン膜９を除去した領
域にＰ型不純物であるボロンをイオン注入してＰ型ポリ
シリコン膜７ｂを形成する。
域にＰ型不純物であるボロンをイオン注入してＰ型ポリ
シリコン膜７ｂを形成する。
【００１９】つぎに図２（ｂ）に示すように厚さ３００
Ａの酸化シリコン膜１０を堆積したのち、９００℃、１
５分の熱処理を行なって、Ｎ型ポリシリコン膜９からポ
リシリコン膜７にＮ型不純物を拡散してＮ型ポリシリコ
ン膜７ａを形成する。このとき同時にＰ型ポリシリコン
膜７ｂに注入されたボロンを活性化する。
Ａの酸化シリコン膜１０を堆積したのち、９００℃、１
５分の熱処理を行なって、Ｎ型ポリシリコン膜９からポ
リシリコン膜７にＮ型不純物を拡散してＮ型ポリシリコ
ン膜７ａを形成する。このとき同時にＰ型ポリシリコン
膜７ｂに注入されたボロンを活性化する。
【００２０】つぎに図２（ｃ）に示すように、酸化シリ
コン膜１０およびＮ型ポリシリコン膜９をエッチングす
る。つぎにＰ型ポリシリコン膜７ｂおよびＮ型ポリシリ
コン膜７ａの上に厚さ２０００Ａのタングステンシリサ
イド層１１を堆積させる。つぎに配線部以外のシリサイ
ド層１１をエッチングして、Ｎ型拡散層４とＰ型拡散層
５とを電気的に接続するポリサイド配線１２が完成する
。
コン膜１０およびＮ型ポリシリコン膜９をエッチングす
る。つぎにＰ型ポリシリコン膜７ｂおよびＮ型ポリシリ
コン膜７ａの上に厚さ２０００Ａのタングステンシリサ
イド層１１を堆積させる。つぎに配線部以外のシリサイ
ド層１１をエッチングして、Ｎ型拡散層４とＰ型拡散層
５とを電気的に接続するポリサイド配線１２が完成する
。
【００２１】
【発明の効果】ポリサイド配線を用いてＮ型拡散層とＰ
型拡散層とを電気的に接続することにより、従来技術に
よる配線に比べてつぎの２つの効果がある。
型拡散層とを電気的に接続することにより、従来技術に
よる配線に比べてつぎの２つの効果がある。
【００２２】第１にフォトマスク工程を４回から３回に
減らすことができた。
減らすことができた。
【００２３】第２にＰ型拡散層上の絶縁膜開口の側面高
さを低くできるので、開口に堆積させる配線のステップ
カバレッジが改善された。
さを低くできるので、開口に堆積させる配線のステップ
カバレッジが改善された。
【図１】本発明の第１の実施例を工程順に示す断面図で
ある。
ある。
【図２】本発明の第２の実施例を工程順に示す断面図で
ある。
ある。
【図３】従来技術によりＮ型拡散層とＰ型拡散層とを電
気的に接続する工程を示す断面図である。
気的に接続する工程を示す断面図である。
１ シリコン基板
２ Ｐウェル
３ Ｎウェル
４ Ｎ型拡散層
５ Ｐ型拡散層
６ 絶縁膜
７ ポリシリコン膜
７ａ Ｎ型ポリシリコン膜
７ｂ Ｐ型ポリシリコン膜
８ Ｐ型ポリシリコン膜
９ Ｎ型ポリシリコン膜
１０ 酸化シリコン膜
１１ シリサイド層
１２ ポリサイド配線
１３ フォトレジスト
１４ 絶縁膜
１５ 配線
Claims (1)
- 【請求項１】 半導体基板の一主面に形成された層間
絶縁膜の一導電型拡散層上および逆導電型拡散層上に開
口を形成する工程と、全面に第１のポリシリコン膜を堆
積する工程と、全面に逆導電型の第２のポリシリコン膜
を堆積してから前記一導電型拡散層上の前記第２のポリ
シリコン膜をエッチングする工程と、前記第２のポリシ
リコン膜をエッチングした領域に一導電型不純物をイオ
ン注入する工程と、全面に酸化シリコン膜を堆積したの
ち、熱処理により前記第２のポリシリコン膜から前記第
１のポリシリコン膜へ逆導電型不純物を拡散すると同時
に、イオン注入された前記一導電型不純物を活性化する
工程と、前記酸化シリコン膜と前記第２のポリシリコン
膜をエッチングする工程と、前記第１のポリシリコン膜
上にシリサイド層を形成したのち、前記第１のポリシリ
コン膜および前記シリサイド層の配線部以外をエッチン
グすることにより前記一導電型拡散層と前記逆導電型拡
散層とを電気的に接続する工程とを含む半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3968991A JPH04277622A (ja) | 1991-03-06 | 1991-03-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3968991A JPH04277622A (ja) | 1991-03-06 | 1991-03-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04277622A true JPH04277622A (ja) | 1992-10-02 |
Family
ID=12560025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3968991A Pending JPH04277622A (ja) | 1991-03-06 | 1991-03-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04277622A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124638A (en) * | 1996-10-31 | 2000-09-26 | United Microelectronics | Semiconductor device and a method of manufacturing the same |
-
1991
- 1991-03-06 JP JP3968991A patent/JPH04277622A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6124638A (en) * | 1996-10-31 | 2000-09-26 | United Microelectronics | Semiconductor device and a method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0343778B2 (ja) | ||
| JPS63299251A (ja) | 半導体装置の製造方法 | |
| JPH0228902B2 (ja) | ||
| JPH0564456B2 (ja) | ||
| JPH08130246A (ja) | 半導体装置とその製造方法 | |
| JP3307372B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04277622A (ja) | 半導体装置の製造方法 | |
| JPS6115595B2 (ja) | ||
| JP3167362B2 (ja) | バイポーラ型ｍｏｓ半導体装置の製造方法 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| JPS62203363A (ja) | 半導体装置の製造方法 | |
| JP3077146B2 (ja) | 半導体装置の製造方法 | |
| JPH05291506A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6145392B2 (ja) | ||
| JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
| JP2517380B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0554263B2 (ja) | ||
| JPH02203565A (ja) | 半導体装置及びその製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JP3018410B2 (ja) | 半導体集積回路装置 | |
| JPH065798A (ja) | 半導体装置の製造方法 | |
| JPH0290671A (ja) | 半導体集積回路の製造方法 | |
| JPH04260331A (ja) | 半導体装置の製造方法 |