JPH04276918A - Logic threshold matching method for lsi and electronic circuit device - Google Patents
Logic threshold matching method for lsi and electronic circuit deviceInfo
- Publication number
- JPH04276918A JPH04276918A JP3062591A JP6259191A JPH04276918A JP H04276918 A JPH04276918 A JP H04276918A JP 3062591 A JP3062591 A JP 3062591A JP 6259191 A JP6259191 A JP 6259191A JP H04276918 A JPH04276918 A JP H04276918A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- voltage
- lsis
- power supply
- logic threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 10
- 101150046174 NIP2-1 gene Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000008054 signal transmission Effects 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、電源端子間電圧の定格
値の異なる複数のＬＳＩ間の論理スレッショルド電圧の
整合方法、及びそのような方法により論理スレッショル
ド電圧が整合された電子回路装置関し、例えば、電源端
子間電圧の定格値が３．３ＶとされるロジックＬＳＩと
、定格値５ＶとされるロジックＬＳＩとが混在するシス
テムに適用して有効な技術に関する。[Field of Industrial Application] The present invention relates to a method for matching logic threshold voltages between a plurality of LSIs having different rated values of voltage between power supply terminals, and an electronic circuit device in which the logic threshold voltages are matched by such a method. For example, the present invention relates to a technique that is effective when applied to a system in which a logic LSI with a rated voltage of 3.3V and a logic LSI with a rated voltage of 5V coexist.
【０００２】0002
【従来の技術】パーソナルコンピュータやその他のデー
タ処理システムにおいては、それに含まれるＬＳＩの電
源端子間電圧（動作電源電圧）の定格値が標準の５Ｖに
統一されており、従ってそのようなシステムに含まれる
ＬＳＩ間の論理スレッショルド電圧は整合されている。
しかしながら、今後ＬＳＩのプロセスの微細化に伴う電
源端子間電圧の低下により、例えば定格値３．３ＶのＬ
ＳＩが多くなると、そのようなＬＳＩと電源端子電圧の
定格値が５ＶのＬＳＩとが、一つのＬＳＩ実装基板にお
いて混在する場合や、定格値３．３ＶのＬＳＩのみを搭
載したＬＳＩ実装基板と定格値５ＶのＬＳＩのみを搭載
したＬＳＩ実装基板とが信号伝達ラインによって結合し
なければならない場合が考えられる。例えば０．５ミク
ロンプロセス時代では、メモリＬＳＩの定格値は３．３
Ｖとされ、ロジックＬＳＩの定格値は５Ｖとされ、それ
らを結合しなければならないことが十分に考えられる。
そしてそのような場合に、ＬＳＩ間の論理スレッショル
ド電圧の整合が問題とされる。すなわち、電源端子間電
圧の定格値が３．３ＶのＬＳＩと、電源端子電圧定格値
が５ＶのＬＳＩとで、論理スレッショルド電圧が異なる
ために、それらを直接結合して信号のやり取りを行うこ
とが困難になる。従来の技術によれば、そのように論理
スレッショルド電圧が異なる場合に、ＬＳＩ間にレベル
シフタを介在させ、それでレベル変換を行うことにより
、後段ＬＳＩへの信号伝達を可能とする。[Prior Art] In personal computers and other data processing systems, the rated value of the voltage between the power supply terminals (operating power supply voltage) of LSIs included in the system is unified to the standard 5V. The logic threshold voltages between the LSIs are matched. However, as the voltage between power supply terminals decreases due to the miniaturization of LSI processes in the future, for example, LSI with a rated value of 3.3V will
As the number of SIs increases, such LSIs and LSIs with a rated power supply terminal voltage of 5V may coexist on one LSI mounting board, or an LSI mounting board equipped with only LSIs with a rated value of 3.3V may have different rated values. A case may be considered in which an LSI mounting board mounting only an LSI with a value of 5V must be coupled via a signal transmission line. For example, in the era of 0.5 micron process, the rated value of memory LSI was 3.3
V, and the rated value of the logic LSI is 5V, and it is quite conceivable that they must be combined. In such a case, matching of logic threshold voltages between LSIs becomes a problem. In other words, since the logic threshold voltages of an LSI with a rated power supply terminal voltage of 3.3V and an LSI with a power supply terminal voltage rating of 5V are different, it is not possible to directly couple them to exchange signals. It becomes difficult. According to the conventional technology, when the logic threshold voltages are different in this way, a level shifter is interposed between the LSIs and level conversion is performed using the level shifter, thereby making it possible to transmit the signal to the subsequent LSI.
【０００３】尚、そのようなレベルシフタについて記載
された文献の例としては、昭和６２年６月１日に技術評
論社より発行された「ＴＴＬ−ＩＣえらび方・使い方（
岡田弘 著）」がある。[0003] An example of a document describing such a level shifter is "How to Select and Use TTL-IC" published by Gijutsu Hyoronsha on June 1, 1988.
(written by Hiroshi Okada).
【０００４】0004
【発明が解決しようとする課題】しかしながら、上記の
ように論理スレッショルド電圧が異なるＬＳＩ間にレベ
ルシフタを介在してそれら間の信号伝達を可能とするこ
とは、以下のような問題点のあることが、本発明者によ
って見いだされた。[Problems to be Solved by the Invention] However, interposing a level shifter between LSIs with different logic threshold voltages as described above to enable signal transmission between them may have the following problems. , was discovered by the present inventor.
【０００５】一つのレベルシフタでレベルシフトを行え
るのは一つの信号のみであるから、各信号毎にそのよう
なレベルシフタを設けなければならず、そうすると、Ｌ
ＳＩ実装基板などにおいてレベルシフタを形成するのに
多くの領域を必要とする。また、レベルシフタでは、信
号伝達が一方向に限定されてしまうため、ＬＳＩ間で双
方向に信号のやり取りを行う場合には使用できない。さ
らに、レベルシフタが介在されることにより、信号遅延
を生ずる。[0005] Since only one signal can be level-shifted with one level shifter, such a level shifter must be provided for each signal.
A large area is required to form a level shifter on an SI mounting board or the like. Furthermore, since signal transmission is limited to one direction in a level shifter, it cannot be used when signals are exchanged bidirectionally between LSIs. Furthermore, the intervening level shifter causes signal delay.
【０００６】本発明の目的は、ＬＳＩ間にレベルシフタ
などの電子回路を介在させることなく、電源端子電圧の
定格値が異なる複数のＬＳＩ間の論理スレッショルド電
圧を整合させ得る技術を提供することにある。An object of the present invention is to provide a technology that can match logic threshold voltages between a plurality of LSIs having different rated values of power supply terminal voltages without intervening an electronic circuit such as a level shifter between the LSIs. .
【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
【０００８】[0008]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。[Means for Solving the Problems] A brief overview of typical inventions disclosed in this application is as follows.
【０００９】すなわち、複数のＬＳＩそれぞれの電源端
子間電圧が定挌値にほぼ等しくなる条件下で、当該複数
のＬＳＩ共通の基準レベルとＬＳＩ電源端子との電位差
を調整することにより、当該複数のＬＳＩ間の論理スレ
ッショルド電圧を整合させる。また、そのようにして電
子回路装置を形成するものである。このとき、電源端子
間電圧の定挌値が等しい複数のＬＳＩ毎にそれを搭載し
て成る複数のＬＳＩ実装基板を有する場合には、当該複
数のＬＳＩそれぞれの電源端子間電圧が定挌レベルにほ
ぼ等しくなる条件下で、当該ＬＳＩ実装済基板間におけ
るＬＳＩの論理スレッショルド電圧が整合するように、
当該複数のＬＳＩ共通の基準レベルとＬＳＩ電源端子と
の電位差を設定すると良い。さらに、そのような電位差
設定を容易に実現可能とするには、出力電圧の異なる複
数系統の直流電圧を生成する電圧変換回路を設けると良
い。That is, by adjusting the potential difference between the common reference level of the plurality of LSIs and the LSI power supply terminal under the condition that the voltage between the power supply terminals of each of the plurality of LSIs is approximately equal to the fixed value, the voltage between the plurality of LSIs can be adjusted. Match logic threshold voltages between LSIs. Further, an electronic circuit device is formed in this manner. At this time, if there is a plurality of LSI mounting boards each having a plurality of LSIs each having the same constant value of the voltage between the power supply terminals, the voltage between the power supply terminals of each of the plurality of LSIs will be at the constant level. Under almost equal conditions, the LSI logic threshold voltages between the LSI-mounted boards are matched.
It is preferable to set a potential difference between a reference level common to the plurality of LSIs and the LSI power supply terminal. Furthermore, in order to easily realize such a potential difference setting, it is preferable to provide a voltage conversion circuit that generates a plurality of systems of DC voltages with different output voltages.
【００１０】0010
【作用】上記した手段によれば、複数のＬＳＩ共通の基
準レベルとＬＳＩ電源端子との電位差を調整することに
より、当該複数のＬＳＩ間の論理スレッショルド電圧を
整合させることは、論理スレッショルド電圧整合のため
のレベルシフタなどの、当該複数のＬＳＩ間への介在を
不要とするように作用する。[Operation] According to the means described above, matching the logic threshold voltages between the plurality of LSIs by adjusting the potential difference between the common reference level of the plurality of LSIs and the LSI power supply terminal is a method of matching the logic threshold voltages between the plurality of LSIs. This function makes it unnecessary to intervene between the plurality of LSIs, such as a level shifter.
【００１１】[0011]
【実施例】図１には本発明の一実施例方法が適用される
電子回路装置が示される。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an electronic circuit device to which a method according to an embodiment of the present invention is applied.
【００１２】図１においてＬＳＩ１は、動作電圧すなわ
ち電源端子３，４間の定格値が５Ｖとされ、ＬＳＩ２は
、電源端子５，６間の定格値が３．３Ｖとされ、それら
は一つのＬＳＩ実装基板に搭載される。また、ＬＳＩ１
，２の信号入出力端子は信号線７によって結合され、そ
れらＬＳＩ１，２間で相互に信号のやりとりが可能とさ
れる。つまり、ＬＳＩ１からＬＳＩ２へ信号が伝達され
る場合もあるし、それとは逆にＬＳＩ２からＬＳＩ１へ
信号が伝達される場合もある。In FIG. 1, LSI 1 has an operating voltage of 5V, that is, a rated value between power supply terminals 3 and 4, and LSI 2 has a rated value of 3.3V between power supply terminals 5 and 6, and these are integrated into one LSI. Mounted on the mounting board. Also, LSI1
, 2 are coupled by a signal line 7, and signals can be exchanged between the LSIs 1 and 2. That is, a signal may be transmitted from LSI1 to LSI2, or conversely, a signal may be transmitted from LSI2 to LSI1.
【００１３】上記ＬＳＩ１の電源端子３，４には、複数
のＬＳＩさらには本実施例装置において共通の基準レベ
ルとされるグランドレベルＧＮＤ＝０Ｖを基準とする５
Ｖ電圧が印可される。その場合、低電位側電源端子４は
グランドレベルとされる。The power supply terminals 3 and 4 of the LSI 1 are connected to a ground level GND=0V, which is a common reference level in a plurality of LSIs and also in the device of this embodiment.
V voltage is applied. In that case, the low potential side power supply terminal 4 is set to the ground level.
【００１４】他方、ＬＳＩ２の電源端子５，６には、当
該ＬＳＩ２の電源端子間電圧の定格値とされる３．３Ｖ
電圧が印可される。ここで、電源端子６をグランドレベ
ルとした場合には、互いに電源端子間電圧の異なる二つ
のＬＳＩ１，２間で論理スレッショルド電圧Ｖｔｈの不
整合を生じ、そのために、信号線７を介しての信号伝達
に支障を来す。そこで本実施例では、ＬＳＩ２の低電位
側電源端子６に、グランドレベルを基準とする０．８５
Ｖが印可され、そして高電位側電源端子５には４．１５
Ｖが印可される。この場合、ＬＳＩ２の電源端子間電圧
は、それの定格値である３．３Ｖとされる。つまり、こ
のような電圧供給においても当該ＬＳＩ２の電源端子間
電圧はそれの定格値とされる。そしてＬＳＩの論理スレ
ッショルド電圧Ｖｔｈを電源端子間電圧の１／２（＝３
．３／２＋０．８５）Ｖとすると、ＬＳＩ２の論理スレ
ッショルド電圧Ｖｔｈは、グランドレベルを基準として
２．５Ｖとされ、ＬＳＩ１の論理スレッショルド電圧２
．５（＝５／２）Ｖと一致する。On the other hand, the power supply terminals 5 and 6 of the LSI 2 are supplied with 3.3V, which is the rated value of the voltage between the power supply terminals of the LSI 2.
Voltage is applied. Here, if the power supply terminal 6 is set to the ground level, a mismatch of logic threshold voltages Vth will occur between the two LSIs 1 and 2 with different voltages between the power supply terminals, and therefore the signal via the signal line 7 will be It interferes with transmission. Therefore, in this embodiment, the low potential side power supply terminal 6 of the LSI 2 has a voltage of 0.85 with respect to the ground level.
V is applied, and 4.15 is applied to the high potential side power supply terminal 5.
V is applied. In this case, the voltage between the power supply terminals of the LSI 2 is set to 3.3V, which is its rated value. In other words, even in such voltage supply, the voltage between the power supply terminals of the LSI 2 is set to its rated value. Then, the logic threshold voltage Vth of the LSI is set to 1/2 (=3
．． 3/2+0.85)V, the logic threshold voltage Vth of LSI2 is 2.5V with the ground level as a reference, and the logic threshold voltage Vth of LSI1 is 2.5V.
．． 5 (=5/2)V.
【００１５】図２にはＬＳＩ２から信号線７への出力信
号波形が示される。FIG. 2 shows the waveform of the output signal from the LSI 2 to the signal line 7.
【００１６】図２に示されるように、ＬＳＩ２の出力信
号波形は、ＬＳＩの論理スレッショルド電圧Ｖｔｈ＝２
．５Ｖを中心として４．１５Ｖから０．８５Ｖの振幅と
なり、それは、ＬＳＩ２の低電位側電源端子６をグラン
ドレベルとして当該ＬＳＩ２の高電位側出力端子に３．
３Ｖを印加した場合の信号振幅に比べ、正側に０．８５
Ｖだけシフトされたものとされる。そのようなレベルシ
フトにより、ＬＳＩ１とＬＳＩ２との論理スレッショル
ド電圧Ｖｔｈが整合されるので、両ＬＳＩ間の信号伝達
が良好に行われる。As shown in FIG. 2, the output signal waveform of LSI2 is the logic threshold voltage Vth of LSI=2.
．． The amplitude ranges from 4.15V to 0.85V with 5V as the center, which is caused by setting the low potential side power supply terminal 6 of the LSI 2 to the ground level and applying it to the high potential side output terminal of the LSI 2.
Compared to the signal amplitude when 3V is applied, 0.85 on the positive side
It is assumed that the signal is shifted by V. Due to such a level shift, the logic threshold voltages Vth of LSI1 and LSI2 are matched, so that signal transmission between the two LSIs is performed satisfactorily.
【００１７】図３には、図１に示される場合と異なり、
ＬＳＩ１，２で共通の基準レベルとされるグランドＧＮ
Ｄ＝０とＬＳＩ１の電源端子３，４との電位差を調整す
ることによって両ＬＳＩの論理スレッショルド電圧Ｖｔ
ｈを整合させる場合の実施例が示される。Unlike the case shown in FIG. 1, FIG.
Ground GN, which is a common reference level for LSI1 and LSI2
By adjusting the potential difference between D=0 and the power supply terminals 3 and 4 of LSI1, the logic threshold voltage Vt of both LSIs is
An example is shown in which h is matched.
【００１８】図３において、ＬＳＩ２の電源端子５，６
には、複数のＬＳＩさらには本実施例装置において共通
の基準レベルとされるグランドレベルＧＮＤ＝０Ｖを基
準とする３．３Ｖ電圧が印可される。その場合、低電位
側電源端子６はグランドレベルとされる。In FIG. 3, power supply terminals 5 and 6 of LSI 2
A voltage of 3.3V is applied with reference to the ground level GND=0V, which is a common reference level in a plurality of LSIs and also in the device of this embodiment. In that case, the low potential side power supply terminal 6 is set to the ground level.
【００１９】他方、ＬＳＩ１の低電位側電源端子４には
、グランドレベルＧＮＤ＝０Ｖを基準とする−１．８５
Ｖが印加され、当該ＬＳＩ１の高電位側電源端子３には
、グランドレベルＧＮＤ＝０Ｖを基準とする４．１５Ｖ
が印加される。そのような電圧印加により、当該ＬＳＩ
１の電源端子３，４間の電位差は、５Ｖとなるから、当
該ＬＳＩ１の定挌値に等しくなる。そしてそのような電
圧印加により、ＬＳＩ１の論理スレッショルド電圧Ｖｔ
ｈは、図１に示される場合に比べて０．８５Ｖだけ負側
にシフトされて１．６５Ｖとなり、その結果、ＬＳＩ２
の論理スレッショルド電圧Ｖｔｈ＝１．６５（＝３．３
／２）Ｖに等しくなる。従って、図１に示される場合と
同様に両ＬＳＩ間の論理スレッショルド電圧Ｖｔｈが整
合されることにより、良好な信号伝達が可能とされる。On the other hand, the low potential side power supply terminal 4 of the LSI 1 has a voltage of -1.85 with reference to the ground level GND=0V.
V is applied, and the high potential side power supply terminal 3 of the LSI 1 has a voltage of 4.15V with reference to the ground level GND=0V.
is applied. By applying such a voltage, the LSI
Since the potential difference between the power supply terminals 3 and 4 of the LSI 1 is 5V, it is equal to the fixed value of the LSI 1. By applying such a voltage, the logic threshold voltage Vt of LSI1
h is shifted to the negative side by 0.85V compared to the case shown in FIG. 1 to 1.65V, and as a result, LSI2
The logic threshold voltage Vth=1.65 (=3.3
/2) will be equal to V. Therefore, as in the case shown in FIG. 1, by matching the logic threshold voltages Vth between both LSIs, good signal transmission is possible.
【００２０】図４には、図１，図２とは異なる電圧印加
例が示される。FIG. 4 shows an example of voltage application different from FIGS. 1 and 2.
【００２１】図４において、ＬＳＩ１の低電位側電源端
子４には、グランドレベルＧＮＤ＝０Ｖを基準とする−
０．３５Ｖが印加され、当該ＬＳＩ１の高電位側電源端
子３には、グランドレベルＧＮＤ＝０Ｖを基準とする４
．６５Ｖが印加される。そのような電圧印加により、当
該ＬＳＩ１の電源端子３，４間の電位差は、５Ｖとなる
から、当該ＬＳＩ１の定挌値に等しくなる。そしてその
ような電圧印加により、ＬＳＩ１の論理スレッショルド
電圧Ｖｔｈは、図１に示される場合に比べ０．３５Ｖだ
け負側にシフトされて２．１５Ｖとなる。また、ＬＳＩ
２の低電位側電源端子６には、グランドレベルＧＮＤ＝
０Ｖを基準とする０．５Ｖが印加され、当該ＬＳＩ２の
高電位側電源端子５には、グランドレベルＧＮＤ＝０Ｖ
を基準とする３．８Ｖが印加される。そのような電圧印
加により、当該ＬＳＩ２の電源端子５，６間の電位差は
、５Ｖとなるから、当該ＬＳＩ２の定挌値に等しくなる
。そしてそのような電圧印加により、ＬＳＩ２の論理ス
レッショルド電圧Ｖｔｈは、図３に示される場合に比べ
０．５Ｖだけ正側にシフトされて２．１５Ｖとなり、Ｌ
ＳＩ１の論理スレッショルド電圧Ｖｔｈと等しくなる。
従って、図４に示されるような電圧印加によっても、図
１，図３に示される場合と同様に、ＬＳＩ１，２間で良
好な信号伝達が可能とされる。In FIG. 4, the low potential side power supply terminal 4 of the LSI 1 has -
0.35V is applied to the high potential side power supply terminal 3 of the LSI 1, with the ground level GND=0V as a reference.
．． 65V is applied. By applying such a voltage, the potential difference between the power supply terminals 3 and 4 of the LSI 1 becomes 5V, which is equal to the fixed value of the LSI 1. Due to such voltage application, the logic threshold voltage Vth of the LSI 1 is shifted to 2.15V by 0.35V to the negative side compared to the case shown in FIG. Also, LSI
2, the low potential side power supply terminal 6 has a ground level GND=
0.5V with 0V as a reference is applied, and the ground level GND=0V is applied to the high potential side power supply terminal 5 of the LSI 2.
A voltage of 3.8V based on the voltage is applied. By applying such a voltage, the potential difference between the power supply terminals 5 and 6 of the LSI 2 becomes 5V, which is equal to the fixed value of the LSI 2. By applying such a voltage, the logic threshold voltage Vth of LSI2 is shifted to the positive side by 0.5V compared to the case shown in FIG.
It becomes equal to the logic threshold voltage Vth of SI1. Therefore, even by applying the voltage as shown in FIG. 4, good signal transmission is possible between the LSIs 1 and 2, as in the cases shown in FIGS. 1 and 3.
【００２２】図５にはそれぞれ電源端子間電圧の異なる
３個のＬＳＩ間で論理スレッショルド電圧Ｖｔｈの整合
を図る場合の実施例が示される。FIG. 5 shows an embodiment in which logic threshold voltages Vth are matched between three LSIs having different voltages between their power supply terminals.
【００２３】図５において、ＬＳＩ２１，２２，２３は
一つのＬＳＩ実装基板に搭載され、るそれらの電源端子
間電圧の定挌値は、それぞれ５Ｖ，３Ｖ，４Ｖとされる
。また、ＬＳＩ２１，２２，２３の信号入出力端子は、
信号線２７によって結合され、それらＬＳＩ２１，２２
，２３間で相互に信号のやりとりが可能とされる。
ＬＳＩ２１の低電位側電源端子２４には、グランドレベ
ルＧＮＤ＝０Ｖとされ、当該ＬＳＩ１の高電位側電源端
子２３には、そのグランドレベルＧＮＤ＝０Ｖを基準と
する５Ｖ電圧が印加される。この場合の論理スレッショ
ルド電圧Ｖｔｈは、図１に示されるＬＳＩ１と同様に２
．５Ｖとされる。また、ＬＳＩ２２の低電位側電源端子
２６には、グランドレベルＧＮＤ＝０Ｖを基準とする１
Ｖ電圧が印加され、当該ＬＳＩ２２の高電位側電源端子
２５には、グランドレベルＧＮＤ＝０Ｖを基準とする３
．８Ｖ電圧が印加される。そのような電圧印加により、
当該ＬＳＩ２２の電源端子２５，２６間の電位差は、３
Ｖとなるから、当該ＬＳＩ２２の定挌値に等しくなる。
そしてそのような電圧印加により、ＬＳＩ２２の論理ス
レッショルド電圧Ｖｔｈは、２．５Ｖとされ、ＬＳＩ２
１の論理スレッショルド電圧Ｖｔｈと等しくされる。さ
らに、ＬＳＩ２７の低電位側電源端子１１には、グラン
ドレベルＧＮＤ＝０Ｖを基準とする０．５Ｖ電圧が印加
され、当該ＬＳＩ２７の高電位側電源端子１０には、グ
ランドレベルＧＮＤ＝０Ｖを基準とする４．５Ｖ電圧が
印加される。そのような電圧印加により、当該ＬＳＩ２
７の電源端子１０，１１間の電位差は４Ｖとなるから、
当該ＬＳＩ２７の定挌値に等しくなる。そしてそのよう
な電圧印加により、ＬＳＩ２７の論理スレッショルド電
圧Ｖｔｈは、２．５Ｖとされ、ＬＳＩ２１，２２の論理
スレッショルド電圧Ｖｔｈと等しくされる。このような
電圧印加によってＬＳＩ２１，２２，２３の論理スレッ
ショルド電圧Ｖｔｈが整合されるので、それらＬＳＩ間
で良好な信号伝達が可能とされる。In FIG. 5, LSIs 21, 22, and 23 are mounted on one LSI mounting board, and the fixed values of the voltages between their power supply terminals are 5V, 3V, and 4V, respectively. In addition, the signal input/output terminals of LSI21, 22, and 23 are as follows:
The LSIs 21 and 22 are connected by a signal line 27.
, 23 can mutually exchange signals. The low potential side power supply terminal 24 of the LSI 21 is set to the ground level GND=0V, and the high potential side power supply terminal 23 of the LSI 1 is applied with a 5V voltage based on the ground level GND=0V. The logic threshold voltage Vth in this case is 2 as in the LSI 1 shown in FIG.
．． It is assumed to be 5V. Furthermore, the low potential side power supply terminal 26 of the LSI 22 is connected to the ground level GND=0V.
V voltage is applied, and the high potential side power supply terminal 25 of the LSI 22 has a voltage of 3 V with reference to the ground level GND=0V.
．． A voltage of 8V is applied. By applying such a voltage,
The potential difference between the power supply terminals 25 and 26 of the LSI 22 is 3
Since it is V, it is equal to the fixed value of the LSI 22. By applying such a voltage, the logic threshold voltage Vth of the LSI 22 is set to 2.5V, and the LSI 2
It is made equal to the logic threshold voltage Vth of 1. Further, a voltage of 0.5V with the ground level GND=0V as a reference is applied to the low potential side power supply terminal 11 of the LSI 27, and a voltage of 0.5V with the ground level GND=0V as a reference is applied to the high potential side power supply terminal 10 of the LSI 27. A 4.5V voltage is applied. By applying such a voltage, the LSI2
Since the potential difference between the power supply terminals 10 and 11 of 7 is 4V,
It is equal to the fixed value of the LSI 27. By applying such a voltage, the logic threshold voltage Vth of the LSI 27 is set to 2.5V, which is equal to the logic threshold voltage Vth of the LSIs 21 and 22. By applying such a voltage, the logic threshold voltages Vth of the LSIs 21, 22, and 23 are matched, so that good signal transmission is possible between these LSIs.
【００２４】図７には上記のように互いに異なる複数系
統の電源電圧を生成する電源部が示される。FIG. 7 shows a power supply unit that generates a plurality of different power supply voltage systems as described above.
【００２５】図７に示される電源部は、特に制限されな
いが、商用交流電源５１から数Ｖ乃至数十Ｖの直流電圧
を生成する直流電源回路５２と、この直流電源回路５２
の出力を取り込んで、互いにレベルの異なる複数系統の
直流電圧Ｖｃｃ１，Ｖｃｃ２，・・・ＶｃｃＮ（Ｎは正
の整数）を生成する電圧変換回路５３とを含む。上記直
流電源回路５２は、交流電圧５１を変圧する変圧器や、
その変圧出力を整流するための整流器、その整流出力を
平滑するためのフィルタ回路を含む。また上記電圧変換
回路５３は、複数の定電圧回路５４−１，５４−２，・
・・を含む。この複数の定電圧回路５４−１，５４−２
，・・・は基本的に同一構成のものを適用できる。The power supply section shown in FIG. 7 includes, but is not particularly limited to, a DC power supply circuit 52 that generates a DC voltage of several volts to several tens of volts from a commercial AC power supply 51, and this DC power supply circuit 52.
, and generates a plurality of systems of DC voltages Vcc1, Vcc2, . . . VccN (N is a positive integer) having different levels. The DC power supply circuit 52 includes a transformer that transforms the AC voltage 51,
It includes a rectifier for rectifying the transformed output and a filter circuit for smoothing the rectified output. Further, the voltage conversion circuit 53 includes a plurality of constant voltage circuits 54-1, 54-2, .
··including. These plural constant voltage circuits 54-1, 54-2
, . . . can basically have the same configuration.
【００２６】図８には上記定電圧回路５４−１の構成例
が示される。FIG. 8 shows an example of the configuration of the constant voltage circuit 54-1.
【００２７】図８に示される定電圧回路はリニア又はド
ロッパ方式と称されるシリーズレギュレータであり、上
記ＬＳＩに、その電源として供給される電圧よりも高い
電圧が上記直流電源回路５２から与えられることによっ
て所望レベルの出力電圧を得ることができる。６３は出
力電圧検出制御回路であり、この出力電圧検出制御回路
６３は、出力電圧Ｖｃｃの検出結果に基づいてＮＰＮ形
バイポーラトランジスタ６２の消費電力を変化させる機
能を有する。例えば出力電圧が所定値よりも高い場合に
は上記トランジスタ６２での消費電力を増加させるよう
に、またそれとは逆に所定値よりも低い場合には上記ト
ランジスタ６２での消費電力を減少させるように作用す
る。それにより出力電圧Ｖｃｃ１が所望の値に安定化さ
れる。出力電圧Ｖｃｃは、出力電圧検出制御回路６２内
において出力電圧Ｖｃｃを検出するための分圧抵抗の分
圧比を調整することで可能とされる。従って、各定電圧
回路５４−１，５４−２，・・・の出力電圧は、当該定
電圧回路内の出力電圧検出制御回路６３に含まれる分圧
抵抗の分圧比を調整することにより、例えば図５に示さ
れる実施例で必要とされる、０．５Ｖ，１Ｖ，４Ｖ，５
Ｖの直流電圧を生成することができる。尚、図８におい
て、入力部と出力部とに結合されたＰＮＰ形バイポーラ
トランジスタ６１や、それのベース電極とエミッタ電極
とに結合された抵抗は、重負荷時に出力電流を上記トラ
ンジスタ６１と６２とで分担することによって出力電圧
Ｖｃｃ１を安定化するように作用する。The constant voltage circuit shown in FIG. 8 is a series regulator called a linear or dropper type, and a voltage higher than the voltage supplied to the LSI as its power source is applied from the DC power supply circuit 52. A desired level of output voltage can be obtained by 63 is an output voltage detection control circuit, and this output voltage detection control circuit 63 has a function of changing the power consumption of the NPN type bipolar transistor 62 based on the detection result of the output voltage Vcc. For example, when the output voltage is higher than a predetermined value, the power consumption in the transistor 62 is increased, and conversely, when the output voltage is lower than a predetermined value, the power consumption in the transistor 62 is decreased. act. This stabilizes the output voltage Vcc1 to a desired value. The output voltage Vcc is made possible by adjusting the voltage dividing ratio of the voltage dividing resistors for detecting the output voltage Vcc within the output voltage detection control circuit 62. Therefore, the output voltage of each constant voltage circuit 54-1, 54-2, . 0.5V, 1V, 4V, 5 as required in the example shown in FIG.
A DC voltage of V can be generated. In FIG. 8, a PNP bipolar transistor 61 coupled to the input section and the output section, and a resistor coupled to its base electrode and emitter electrode, divide the output current between the transistors 61 and 62 during heavy loads. By sharing the voltage with the output voltage Vcc1, the output voltage Vcc1 is stabilized.
【００２８】上記のような電源部において、直流電源回
路５２はＬＳＩ実装基板の外部に配置され、電圧変換回
路５３はＬＳＩ実装基板に搭載される。その場合におい
て、当該電圧変換回路５３が搭載されるＬＳＩ実装基板
には、電圧レベルの異なる電源電圧を所定のＬＳＩ電源
端子に伝達するために、複数の電源伝達ラインが形成さ
れる。In the power supply unit as described above, the DC power supply circuit 52 is arranged outside the LSI mounting board, and the voltage conversion circuit 53 is mounted on the LSI mounting board. In this case, a plurality of power transmission lines are formed on the LSI mounting board on which the voltage conversion circuit 53 is mounted in order to transmit power supply voltages of different voltage levels to predetermined LSI power supply terminals.
【００２９】上記実施例によれば以下の作用効果を得る
ことができる。According to the above embodiment, the following effects can be obtained.
【００３０】（１）図１において、ＬＳＩ１の電源端子
３，４には、複数のＬＳＩにおいて共通の基準レベルと
されるグランドレベルＧＮＤ＝０Ｖを基準とする５Ｖ電
圧が印可され、また、ＬＳＩ２においては、その低電位
側電源端子６に、グランドレベルを基準とする０．８５
Ｖが印可され、そして高電位側電源端子５には４．１５
Ｖが印可されることによって電源端子５，６間の電圧が
当該ＬＳＩ２の定格値とされる。そのような電源電圧印
加により、ＬＳＩ２の論理スレッショルド電圧Ｖｔｈは
、グランドレベルを基準として２．５Ｖとされ、ＬＳＩ
１の論理スレッショルド電圧２．５（＝５／２）Ｖと一
致される。このように複数のＬＳＩ共通の基準レベルと
されるグランド＝０ＶとＬＳＩ電源端子との電位差を調
整することにより、当該複数のＬＳＩ間の論理スレッシ
ョルド電圧Ｖｔｈを整合させることができ、そのような
論理スレッショルド電圧整合におては、ＬＳＩ１とＬＳ
Ｉ２との間にレベルシフタなどの介在を不要とすること
ができる。(1) In FIG. 1, a 5V voltage is applied to the power supply terminals 3 and 4 of LSI 1, with reference to the ground level GND=0V, which is a common reference level for multiple LSIs, and in LSI 2, is 0.85 with respect to the ground level at the low potential side power supply terminal 6.
V is applied, and 4.15 is applied to the high potential side power supply terminal 5.
By applying V, the voltage between the power supply terminals 5 and 6 is set to the rated value of the LSI 2. By applying such a power supply voltage, the logic threshold voltage Vth of LSI2 is set to 2.5V with respect to the ground level, and the LSI
1 is matched with the logic threshold voltage of 2.5 (=5/2)V. In this way, by adjusting the potential difference between the ground = 0V, which is a common reference level for multiple LSIs, and the LSI power supply terminal, it is possible to match the logic threshold voltages Vth between the multiple LSIs, and such logic In threshold voltage matching, LSI1 and LS
It is possible to eliminate the need for a level shifter or the like between the I2 and I2.
【００３１】（２）上記（１）の作用効果により、ＬＳ
Ｉ実装基板においてレベルシフタを形成するための領域
を不要とし、また、ＬＳＩ間で双方向信号を取り扱うこ
とができる。さらに、レベルシフタが介在されないので
、複数のＬＳＩ間で、特にその間の信号伝達経路におい
て信号遅延が問題とされることはない。(2) Due to the effect of (1) above, LS
There is no need for an area for forming a level shifter on the I-mounted board, and bidirectional signals can be handled between LSIs. Furthermore, since no level shifter is involved, there is no problem with signal delays between the plurality of LSIs, especially in the signal transmission paths between them.
【００３２】（３）電圧変換回路５３をＬＳＩ実装基板
に搭載した場合には、電圧レベルの異なる電源電圧を所
定のＬＳＩ電源端子に伝達するための複数の電源伝達ラ
インを、当該ＬＳＩ実装基板の外部にまで引き出す必要
がないので、当該電圧変換回路５３をＬＳＩ実装基板の
外部に配置する場合に比して、当該ＬＳＩ実装基板から
外部への引き出し線の減少を図ることができる。(3) When the voltage conversion circuit 53 is mounted on an LSI mounting board, a plurality of power transmission lines for transmitting power supply voltages of different voltage levels to predetermined LSI power terminals are installed on the LSI mounting board. Since there is no need to lead out to the outside, the number of lead-out lines from the LSI mounting board to the outside can be reduced compared to the case where the voltage conversion circuit 53 is placed outside the LSI mounting board.
【００３３】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。Although the invention made by the present inventor has been specifically explained based on examples, it goes without saying that the present invention is not limited thereto and can be modified in various ways without departing from the gist thereof. stomach.
【００３４】例えば上記実施例では、電源端子間電圧の
定挌値が互いに異なる複数のＬＳＩが一つのＬＳＩ実装
基板に搭載された場合について説明したが、電源端子間
電圧の定挌値が等しいＬＳＩ毎にそれを搭載して成る複
数のＬＳＩ実装基板間においても、上記実施例の場合と
同様に、ＬＳＩの論理スレッショルド電圧Ｖｔｈを整合
させることができる。図６にはその場合の実施例が示さ
れる。For example, in the above embodiment, a case has been described in which a plurality of LSIs having different fixed values of voltage between power supply terminals are mounted on one LSI mounting board, but LSIs having the same fixed value of voltage between power terminals Similarly to the above embodiment, the logic threshold voltages Vth of the LSIs can be matched between a plurality of LSI mounting boards each mounted with the same LSI. FIG. 6 shows an embodiment in that case.
【００３５】図６において、ＬＳＩ実装基板３１には、
電源端子間電圧の定挌値が５Ｖとされる複数のＬＳＩ３
３，３４が搭載され、ＬＳＩ実装基板３２には、電源端
子間電圧の定挌値が３．３Ｖとされる複数のＬＳＩ３７
，３８が搭載される。その場合に、ＬＳＩ実装基板３１
の高電位側電源端子３５には５Ｖが印加され、当該基板
の低電位側電源端子３６はグランドレベル＝０Ｖとされ
る。他方、ＬＳＩ実装基板３２の高電位側電源端子３９
には４．１５Ｖが印加され、当該基板の低電位側電源端
子３６には０．８５Ｖが印加される。そのような電圧印
加により、ＬＳＩ実装基板３２の電源端子間電圧さらに
は、当該基板３２に搭載されるＬＳＩ３７，３８の電源
端子間電圧は、３．３Ｖとされ、当該ＬＳＩ３７，３８
の定挌値に等しくされる。そして、上記のような電圧印
加により、ＬＳＩ実装基板３２に搭載されたＬＳＩ３７
，３８の論理スレッショルド電圧Ｖｔｈは、図１に示さ
れる実施例の場合と同様に、２．５Ｖとされ、ＬＳＩ実
装基板３１に搭載されるＬＳＩ３３，３４の論理スレッ
ショルド電圧Ｖｔｈと等しくされる。従って、このよう
に電源端子間電圧の定挌値が等しいＬＳＩ毎にそれを搭
載して成る複数のＬＳＩ実装基板３１，３２間において
も、上記実施例の場合と同様に、ＬＳＩの論理スレッシ
ョルド電圧Ｖｔｈを整合させることができる。In FIG. 6, the LSI mounting board 31 includes:
Multiple LSIs 3 whose fixed value of voltage between power supply terminals is 5V
3 and 34 are mounted, and the LSI mounting board 32 has a plurality of LSIs 37 whose constant voltage between power supply terminals is 3.3V.
, 38 are installed. In that case, the LSI mounting board 31
5V is applied to the high potential side power supply terminal 35 of the substrate, and the low potential side power supply terminal 36 of the substrate is set to the ground level=0V. On the other hand, the high potential side power supply terminal 39 of the LSI mounting board 32
4.15V is applied to the substrate, and 0.85V is applied to the low potential side power supply terminal 36 of the substrate. By applying such a voltage, the voltage between the power terminals of the LSI mounting board 32 and the voltage between the power terminals of the LSIs 37 and 38 mounted on the board 32 are set to 3.3V,
is made equal to the constant value of . Then, by applying the voltage as described above, the LSI 37 mounted on the LSI mounting board 32
, 38 is set to 2.5V, as in the embodiment shown in FIG. 1, and is made equal to the logic threshold voltage Vth of LSIs 33 and 34 mounted on the LSI mounting board 31. Therefore, even between a plurality of LSI mounting boards 31 and 32 in which LSIs having the same constant value of voltage between power supply terminals are mounted, the logic threshold voltage of the LSI can be adjusted as in the case of the above embodiment. Vth can be matched.
【００３６】上記実施例では、定電圧回路５４−１，５
４−２・・・にシリーズレギュレータを適用したものに
ついて説明したが、スイッチングレギュレータやその他
の電圧安定化回路を適用することができる。In the above embodiment, the constant voltage circuits 54-1, 5
4-2... has been described using a series regulator, but a switching regulator or other voltage stabilizing circuit can also be applied.
【００３７】また、上記実施例では、ＬＳＩの動作電圧
を当該ＬＳＩの定挌値に一致させたが、実際には、ある
程度の許容範囲があるので、完全に一致させなくても良
い。従って、複数のＬＳＩそれぞれの電源端子間電圧が
定挌レベルにほぼ等しくなる条件下で、当該複数のＬＳ
Ｉ共通の基準レベルとＬＳＩ電源端子との電位差を調整
すればそれで十分とされる。Further, in the above embodiment, the operating voltage of the LSI is made to match the fixed value of the LSI, but in reality, there is a certain tolerance range, so it is not necessary to make them match completely. Therefore, under the condition that the voltage between the power supply terminals of each of the plurality of LSIs is approximately equal to the fixed level, the plurality of LSIs
It is considered sufficient to adjust the potential difference between the I common reference level and the LSI power supply terminal.
【００３８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である電子回
路装置に適用した場合について説明したが、本発明はそ
れに限定されるものではなく、動作電圧の異なる装置又
はＬＳＩを含んで構成されるシステムに適用することが
できる。In the above explanation, the invention made by the present inventor was mainly applied to an electronic circuit device, which is the background field of application, but the present invention is not limited thereto, and The present invention can be applied to a system including different devices or LSIs.
【００３９】[0039]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。Effects of the Invention The effects obtained by typical inventions disclosed in this application are briefly explained below.
【００４０】すなわち、複数のＬＳＩ共通の基準レベル
とＬＳＩ電源端子との電位差を調整することにより当該
複数のＬＳＩの論理スレッショルド電圧Ｖｔｈを整合さ
せることができるので、論理スレッショルド電圧整合の
ためのレベルシフタを省略することができ、またそれに
よって、レベルシフタを用いる場合の種々の問題点を解
決できる。That is, by adjusting the potential difference between the common reference level of a plurality of LSIs and the LSI power supply terminal, the logic threshold voltages Vth of the plurality of LSIs can be matched. It can be omitted, and thereby solves various problems when using a level shifter.
【図１】図１は本発明の一実施例が示されるブロック図
である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図２】図２は図１に示される実施例装置における主要
部の波形図である。FIG. 2 is a waveform diagram of main parts of the embodiment device shown in FIG. 1;
【図３】図３は本発明の他の実施例が示されるブロック
図である。FIG. 3 is a block diagram showing another embodiment of the invention.
【図４】図４は本発明の他の実施例が示されるブロック
図である。FIG. 4 is a block diagram showing another embodiment of the invention.
【図５】図５は本発明の他の実施例が示されるブロック
図である。FIG. 5 is a block diagram showing another embodiment of the invention.
【図６】図６は本発明の他の実施例が示されるブロック
図である。FIG. 6 is a block diagram showing another embodiment of the present invention.
【図７】図７は上記実施例において適用される電源部の
構成ブロック図である。FIG. 7 is a configuration block diagram of a power supply section applied in the above embodiment.
【図８】図８は上記電源部における主要部の詳細な回路
図である。FIG. 8 is a detailed circuit diagram of the main parts of the power supply section.
１ ＬＳＩ
２ ＬＳＩ
３ 高電位側電源端子
４ 低電位側電源端子
５ 高電位側電源端子
６ 低電位側電源端子
７ 信号線
１０ 高電位側電源端子
１１ 低電位側電源端子
２１ ＬＳＩ
２２ ＬＳＩ
２３ 高電位側電源端子
２４ 低電位側電源端子
２５ 高電位側電源端子
２６ 低電位側電源端子
２７ ＬＳＩ
３１ ＬＳＩ実装基板
３２ ＬＳＩ実装基板
３３ ＬＳＩ
３４ ＬＳＩ
３５ 高電位側電源端子
３６ 低電位側電源端子
３７ ＬＳＩ
３８ ＬＳＩ
４０ 低電位側電源端子５１
５１ 商用交流電源
５２ 直流電源回路
５３ 電圧変換回路
６１ ＰＮＰ形バイポーラトランジス６２ ＮＰＮ
形バイポーラトランジス６３ 出力電圧検出制御回路
６４ 抵抗1 LSI 2 LSI 3 High potential power terminal 4 Low potential power terminal 5 High potential power terminal 6 Low potential power terminal 7 Signal line 10 High potential power terminal 11 Low potential power terminal 21 LSI 22 LSI 23 High potential Side power terminal 24 Low potential side power terminal 25 High potential side power terminal 26 Low potential side power terminal 27 LSI 31 LSI mounting board 32 LSI mounting board 33 LSI 34 LSI 35 High potential side power terminal 36 Low potential side power terminal 37 LSI 38 LSI 40 Low potential side power supply terminal 51 51 Commercial AC power supply 52 DC power supply circuit 53 Voltage conversion circuit 61 PNP type bipolar transistor 62 NPN
Bipolar transistor 63 Output voltage detection control circuit 64 Resistor
Claims (5)
圧が定挌値にほぼ等しくなる条件下で、当該複数のＬＳ
Ｉ共通の基準レベルとＬＳＩ電源端子との電位差を調整
することにより、当該複数のＬＳＩの論理スレッショル
ド電圧を整合させることを特徴とするＬＳＩの論理スレ
ッショルド整合方法。[Claim 1] Under the condition that the voltage between the power supply terminals of each of the plurality of LSIs is approximately equal to the constant value, the plurality of LSIs
A method for matching logic thresholds of LSIs, the method comprising matching the logic threshold voltages of a plurality of LSIs by adjusting the potential difference between a common reference level and an LSI power supply terminal.
のＬＳＩを含み、この複数のＬＳＩそれぞれの電源端子
間電圧が定挌値にほぼ等しくなる条件下で当該複数のＬ
ＳＩの論理スレッショルド電圧が整合するように、当該
複数のＬＳＩ共通の基準レベルとＬＳＩ電源端子との電
位差が設定されて成る電子回路装置。2. A plurality of LSIs including a plurality of LSIs having different constant values of voltage between power supply terminals, and under a condition that the voltage between the power supply terminals of each of the plurality of LSIs is approximately equal to the constant value.
An electronic circuit device in which a potential difference between a reference level common to a plurality of LSIs and an LSI power supply terminal is set so that logic threshold voltages of the SIs match.
のＬＳＩ毎にそれを搭載して成る複数のＬＳＩ実装基板
を含み、この複数のＬＳＩそれぞれの電源端子間電圧が
定挌値にほぼ等しくなる条件下で、このＬＳＩ実装済基
板間におけるＬＳＩの論理スレッショルド電圧が整合す
るように、当該複数のＬＳＩ共通の基準レベルとＬＳＩ
電源端子との電位差が設定されて成る電子回路装置。3. A plurality of LSI mounting boards each having a plurality of LSIs having the same fixed value of voltage between power terminals, and a plurality of LSI mounting boards each having a fixed value of the voltage between the power terminals of each of the plurality of LSIs, wherein the voltage between the power supply terminals of each of the plurality of LSIs is approximately equal to the fixed value. The common reference level of the plurality of LSIs and the LSI are set so that the logic threshold voltages of the LSIs between the LSI-mounted boards match under the same conditions.
An electronic circuit device in which a potential difference with a power supply terminal is set.
電圧を生成する電圧変換回路を含み、この電圧変換回路
の出力を選択的に上記ＬＳＩに供給するように構成され
た請求項２又は３記載の電子回路装置。4. The device according to claim 2, further comprising a voltage conversion circuit that generates different DC voltages from a single DC voltage, and configured to selectively supply the output of the voltage conversion circuit to the LSI. electronic circuit equipment.
路が搭載されて成る請求項４記載の電子回路装置。5. The electronic circuit device according to claim 4, wherein the voltage conversion circuit is mounted on the LSI mounting board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062591A JPH04276918A (en) | 1991-03-04 | 1991-03-04 | Logic threshold matching method for lsi and electronic circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062591A JPH04276918A (en) | 1991-03-04 | 1991-03-04 | Logic threshold matching method for lsi and electronic circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04276918A true JPH04276918A (en) | 1992-10-02 |
Family
ID=13204722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062591A Withdrawn JPH04276918A (en) | 1991-03-04 | 1991-03-04 | Logic threshold matching method for lsi and electronic circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04276918A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006040950A1 (en) * | 2004-10-08 | 2006-04-20 | Ricoh Company, Ltd. | Constant-current circuit and system power source using this constant-current circuit |
-
1991
- 1991-03-04 JP JP3062591A patent/JPH04276918A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006040950A1 (en) * | 2004-10-08 | 2006-04-20 | Ricoh Company, Ltd. | Constant-current circuit and system power source using this constant-current circuit |
| KR100721736B1 (en) * | 2004-10-08 | 2007-05-28 | 가부시키가이샤 리코 | Constant-current circuit and system power source using this constant-current circuit |
| US7268528B2 (en) | 2004-10-08 | 2007-09-11 | Ricoh Company, Ltd. | Constant-current circuit and system power source using this constant-current circuit |
| US7535212B2 (en) | 2004-10-08 | 2009-05-19 | Ricoh Company, Ltd. | Constant-current circuit and system power source using this constant-current circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4853560A (en) | Logic circuit and semiconductor integrated circuit device capable of operating by different power supplies | |
| US10181852B1 (en) | Voltage translator with output slew rate control | |
| US7598779B1 (en) | Dual-mode LVDS/CML transmitter methods and apparatus | |
| JPH08223014A (en) | Comparator circuit decreasing through current of power switch | |
| CN110427091B (en) | Power supply circuit and display device | |
| US5539333A (en) | CMOS receiver circuit | |
| KR20120100925A (en) | An integrated circuit adapted to be selectively ac or dc coupled | |
| US20070046337A1 (en) | Comparator circuit and semiconductor apparatus | |
| US20030080717A1 (en) | Semiconductor device | |
| US5525914A (en) | CMOS driver circuit | |
| US7012447B2 (en) | Signal transmitting receiving apparatus | |
| JPH04276918A (en) | Logic threshold matching method for lsi and electronic circuit device | |
| JP2007538475A (en) | Gate driver output stage with bias circuit for high and wide operating voltage range | |
| US9494958B2 (en) | Semiconductor apparatus | |
| US7622956B2 (en) | Output driving circuit | |
| US20020057105A1 (en) | Input-output buffer circuit | |
| US7173458B2 (en) | Semiconductor device | |
| US6323675B1 (en) | Termination circuits and methods therefor | |
| JP2002204154A (en) | Termination circuit and method thereof | |
| US10310531B2 (en) | Current and voltage regulation method to improve electromagnetice compatibility performance | |
| US6329837B1 (en) | Termination circuits and methods therefor | |
| US8373453B2 (en) | Semiconductor device | |
| US6331786B1 (en) | Termination circuits and methods therefor | |
| US6642768B1 (en) | Voltage-dependent impedance selector for non-linearity compensation | |
| US20230032010A1 (en) | Apparatus for multi-driver architecture with high voltage protection and impedance control |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |