JPH04273440A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04273440A
JPH04273440A JP3459691A JP3459691A JPH04273440A JP H04273440 A JPH04273440 A JP H04273440A JP 3459691 A JP3459691 A JP 3459691A JP 3459691 A JP3459691 A JP 3459691A JP H04273440 A JPH04273440 A JP H04273440A
Authority
JP
Japan
Prior art keywords
oxide film
film
silicon substrate
silicon nitride
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3459691A
Other languages
English (en)
Inventor
Yasuo Onoda
小野田 康男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP3459691A priority Critical patent/JPH04273440A/ja
Publication of JPH04273440A publication Critical patent/JPH04273440A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
【0002】
【従来の技術】一般に半導体集積回路の素子分離領域の
形成工程においては、図2に示すような方法で段階的に
行われている。すなわち、図2(a) においてシリコ
ン基板1上に熱酸化膜2を形成し、ついで図2(b) 
において熱酸化膜2の上にCVD法によりシリコン窒化
膜(Si3N4 膜)3を堆積し、さらに図2(c) 
において写真食刻(フォトエッチング)により活性化領
域にシリコン窒化膜3を残して他の部分を除去し、最後
に図2(d) において酸化種として水蒸気を用いて下
記式(数1)に従って熱酸化処理を行って厚さ1μm 
程度のフィールド酸化膜(SiO2)4を形成する。
【0003】     Si+2H2O →SiO2+2H2    
                        …
………(数1)
【0004】
【発明が解決しようとする課題】しかしながら、水蒸気
は高温で(数2)の反応式のように窒化膜と反応し、こ
れによって発生した4NH3 は、(数3)のようにシ
リコン基板1と反応して図3に示すような窒化物5が発
生すると報告されている(たとえば、E.Kooi,‘
Formation of Silicon Nitr
ide at a Si−SiO2 Interfac
e during Local Oxidation 
ofSicon and during Heat−T
reatment of Oxidized Sico
n in NH3 Gas’,J.Electroch
em.Soc.(1976)Vol.123,No.7
,p1117−1120 参照) 。
【0005】     Si3N4 +6H2O →3SiO2+4N
H3                     ……
……(数2)    4NH3 +3Si  →Si3
N4 +6H2                  
    …………(数3)このようにいわゆるホワイト
リボンと称するSi3N4 が生成して、後の工程で形
成されるゲート酸化膜が均一に成長することが妨げられ
、絶縁耐圧を低下させるという問題があった。なお、酸
化種として水蒸気の代わりにウェット酸素(O2+H2
O)を用いる例も知られているが、これに含まれる水分
(H2O)によってやはり上記の(数2),(数3)の
反応が行われてSi3N4 が生成するという欠点があ
る。本発明は上記のような課題を解決した半導体装置の
製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、シリコン窒化
膜の耐酸化性マスクを用いてシリコン基板上を選択的に
酸化させる素子分離形成の工程の際に、ドライ酸素また
はオゾンを酸化種に用いることを特徴とする半導体装置
の製造方法である。
【0007】
【作  用】本発明者が上記課題について鋭意研究実験
を重ねた結果、ドライ酸素あるいはオゾンを酸化種とし
て用いればよいことを見出し、本発明を完成させるに至
った。図1は酸化種として1atm.のドライ酸素を用
いて、熱酸化処理時の温度を変化させたときの酸化時間
(min)と膜厚(μm)の関係を調査したものである
。これらから明らかなように、膜厚は熱酸化温度と酸化
時間の関数として明確に表すことができ、たとえば10
50℃の温度で酸化した場合は酸化時間が約1100m
in で400 nmの膜厚が得られることがわかる。 なお、オゾンについても同様の作用を有しており、ドラ
イ酸素に比して酸素原子が多くエネルギー的に不安定で
あるため、その反応速度が速くなる傾向である。
【0008】このように本発明によれば、シリコン基板
を選択酸化する際に酸化種としてドライ酸素またはオゾ
ンを用いるようにしたので、選択酸化中に窒化物の生成
がなく、したがって膜厚が均一なゲート酸化膜を形成す
ることが可能となる。
【0009】
【実施例】以下に、本発明の実施例について説明する。 前出した図2(a) の工程でシリコン基板1上に95
0 ℃ウェット酸化で膜厚が350 Å程度の熱酸化膜
2を形成した後、図2(b) の工程において熱酸化膜
2の上に760 ℃, 0.4Torr の減圧CVD
法によりシリコン窒化膜(Si3N4 膜)3を堆積さ
せ、さらに図2(c) においてフォトエッチングによ
り活性化領域にシリコン窒化膜3を残して他の部分を除
去した。その後図2(d) において酸化種としてドラ
イ酸素を用いてドライ酸化1050℃で熱酸化を行った
。その結果、その後のゲート酸化膜形成の際にホワイト
リボンの生成を防止することができた。
【0010】
【発明の効果】以上説明したように本発明によれば、フ
ィールド酸化の際の酸化種にドライ酸素またはオゾンを
用いるようにしたので、その後のゲート酸化膜形成の際
の膜厚を均一にすることが可能となり、半導体装置の品
質および歩留りの向上に寄与する。
【図面の簡単な説明】
【図1】本発明法における酸化時間と膜厚との関係を示
す特性図である。
【図2】従来の半導体集積回路の素子分離領域形成を示
す工程図である。
【図3】窒化物の介在状況の説明図である。
【符号の説明】
1  シリコン基板 2  熱酸化膜 3  シリコン窒化膜 4  フィールド酸化膜 5  窒化物

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】    シリコン窒化膜の耐酸化性マスク
    を用いてシリコン基板上を選択的に酸化させる素子分離
    形成の工程の際に、ドライ酸素またはオゾンを酸化種に
    用いることを特徴とする半導体装置の製造方法。
JP3459691A 1991-02-28 1991-02-28 半導体装置の製造方法 Pending JPH04273440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3459691A JPH04273440A (ja) 1991-02-28 1991-02-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3459691A JPH04273440A (ja) 1991-02-28 1991-02-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04273440A true JPH04273440A (ja) 1992-09-29

Family

ID=12418720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3459691A Pending JPH04273440A (ja) 1991-02-28 1991-02-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04273440A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162448A (ja) * 1994-12-06 1996-06-21 Handotai Process Kenkyusho:Kk 成膜方法
US5672539A (en) * 1994-01-14 1997-09-30 Micron Technology, Inc. Method for forming an improved field isolation structure using ozone enhanced oxidation and tapering
CN107991914A (zh) * 2016-10-27 2018-05-04 沈阳芯源微电子设备有限公司 一种基于单片机的开关回吸阀数字控制***及其控制方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672539A (en) * 1994-01-14 1997-09-30 Micron Technology, Inc. Method for forming an improved field isolation structure using ozone enhanced oxidation and tapering
US6072226A (en) * 1994-01-14 2000-06-06 Micron Technology, Inc. Field isolation structure formed using ozone oxidation and tapering
JPH08162448A (ja) * 1994-12-06 1996-06-21 Handotai Process Kenkyusho:Kk 成膜方法
CN107991914A (zh) * 2016-10-27 2018-05-04 沈阳芯源微电子设备有限公司 一种基于单片机的开关回吸阀数字控制***及其控制方法

Similar Documents

Publication Publication Date Title
US6432779B1 (en) Selective removal of a metal oxide dielectric
US6300202B1 (en) Selective removal of a metal oxide dielectric
US4363868A (en) Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process
US5369052A (en) Method of forming dual field oxide isolation
JP2903884B2 (ja) 半導体装置の製法
JP3950189B2 (ja) 素子分離方法
JPH04273440A (ja) 半導体装置の製造方法
JPS6234152B2 (ja)
KR100339873B1 (ko) 반도체장치및그제조방법
JPH05121655A (ja) 半導体装置の製造方法
US5977608A (en) Modified poly-buffered isolation
KR100753667B1 (ko) 반도체 제조 공정에서의 질소 플라즈마 소스를 이용한실리콘 질화막 증착 방법
JPS62293728A (ja) 半導体装置の製造方法
JPH05251439A (ja) 半導体装置の絶縁膜形成方法
JPH03155128A (ja) 半導体装置の製造方法
JPH0845838A (ja) Soi構造の製造方法
JPH03153045A (ja) 半導体装置の製造方法
KR960008904B1 (ko) 반도체 기판상에 에스아이오투막의 형성방법
JPS62293727A (ja) 半導体装置の製造方法
JPH08222739A (ja) 半導体装置の製造方法
KR20020041608A (ko) 반도체 소자의 게이트 제조방법
JPS6390150A (ja) 半導体装置の製造方法
JPH08306677A (ja) 素子分離膜の形成方法
JPH08107205A (ja) 犠牲酸化膜の製造方法
JPS6092664A (ja) 高融点金属ゲ−トmos型半導体装置及びその製造方法