JPH04266140A - アドレス変換バッファ装置 - Google Patents

アドレス変換バッファ装置

Info

Publication number
JPH04266140A
JPH04266140A JP3027008A JP2700891A JPH04266140A JP H04266140 A JPH04266140 A JP H04266140A JP 3027008 A JP3027008 A JP 3027008A JP 2700891 A JP2700891 A JP 2700891A JP H04266140 A JPH04266140 A JP H04266140A
Authority
JP
Japan
Prior art keywords
address
address translation
capacity
register
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3027008A
Other languages
English (en)
Inventor
Takashi Kanazawa
金澤 敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3027008A priority Critical patent/JPH04266140A/ja
Publication of JPH04266140A publication Critical patent/JPH04266140A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はアドレス変換バッファ装
置に関し、特に仮想アドレスから実アドレスへのアドレ
ス変換を高速に行うためのアドレス変換バッファ装置に
関する。
【0002】
【従来の技術】図4は従来のアドレス変換バッファ装置
の一例を示すブロック図である。
【0003】従来のアドレス変換バッファ装置は、図4
に示すように、仮想ページ番号と実ページ番号とを含む
複数のアドレス変換対を格納する高速の小容量アドレス
変換記憶320とより大きな大容量アドレス変換記憶3
40とを有している。
【0004】そして、これらを使用して、アドレス変換
の要求元からレジスタ310に受けた仮想ページ番号と
そのページ内アドレスとを含む仮想アドレスを、実ペー
ジ番号とそのページ内アドレスとを含む実アドレスに変
換してレジスタ390から出力している。
【0005】まず、レジスタ310は、アドレス変換の
要求元からアドレス変換を行う仮想アドレスを受取ると
、セレクタ384を通じて仮想ページ番号の下位を小容
量アドレス変換記憶320に与えて、小容量アドレス変
換記憶320から読出した仮想ページ番号と、レジスタ
310にある仮想ページ番号とを比較器350で比較し
ている。
【0006】そして、比較器350の比較結果が一致し
た場合には、小容量アドレス変換記憶320から読出し
た実ページ番号とレジスタ310にあるページ内アドレ
スとをそれぞれセレクタ381,382を経由してレジ
スタ390にセットしてアドレス変換を終了している。
【0007】一方、比較器350の比較結果が不一致の
場合には、上記に並行して仮想ページ番号の下位を大容
量アドレス変換記憶340に与えて、大容量アドレス変
換記憶340から読出した仮想ページ番号と、レジスタ
310にある仮想ページ番号とを比較器353で比較し
て、その結果がフリップフロップ(F/F)371にセ
ットされ、大容量アドレス変換記憶340から読出した
実ページ番号が、レジスタ370にセットされている。
【0008】そして、レジスタ310の仮想アドレスは
、レジスタ311に移送されて、レジスタ310は、次
の仮想アドレスを受取ることができる。
【0009】そこで、フリップフロップ371が、一致
を示していれば、レジスタ311の仮想ページ番号の下
位をセレクタ384を通じて、小容量アドレス変換記憶
320に与えて、レジスタ311の仮想ページ番号とレ
ジスタ370の実ページ番号とを格納している。
【0010】また、これと並行して、レジスタ370の
実ページ番号とレジスタ311のページ内アドレスとを
それぞれセレクタ381,382を経由してレジスタ3
90にセットしてアドレス変換を終了している。
【0011】以上説明したように、従来のアドレス変換
バッファ装置は、アドレス変換の要求元から受けた仮想
アドレスが、小容量アドレス変換記憶になくて、大容量
アドレス変換記憶にあるときには、大容量アドレス変換
記憶にあるアドレス変換対を小容量アドレス変換記憶に
格納して、この仮想アドレスに対する後のアドレス変換
を1マシンサイクルの高速に実行できるようにしている
【0012】
【発明が解決しようとする課題】上述した従来のアドレ
ス変換バッファ装置は、小容量アドレス変換記憶が16
ワードで、大容量アドレス変換記憶が512ワードで、
第1オペランド,第2オペランド,第3オペランドを1
6の倍数の仮想ページ番号に割当てた場合などでは、第
1オペランド,第2オペランド,第3オペランドの小容
量アドレス変換記憶の参照ワードが同一となり、第1オ
ペランド,第2オペランドの取出しや第3オペランドの
書込みを繰返す度に、アドレス変換の要求元から受ける
仮想アドレスの仮想ページ番号が、小容量アドレス変換
記憶になく、大容量アドレス変換記憶にある状態を繰返
すために、各オペランドをアクセスする度に1マシンサ
イクルの無駄が発生して演算性能が低下するという欠点
を有している。
【0013】本発明の目的は、小容量アドレス変換記憶
の内容に対する更新履歴をアドレス変換レジスタに保持
することにより、小容量アドレス変換記憶に対する特定
の繰返し更新による性能低下を防止することができるア
ドレス変換バッファ装置を提供することにある。
【0014】
【課題を解決するための手段】第1の発明のアドレス変
換バッファ装置は、仮想ページ番号と実ページ番号とを
含む複数のアドレス変換対を格納する小容量アドレス変
換記憶と大容量アドレス変換記憶とを有することにより
、アドレス変換の要求元から受けた仮想ページ番号とそ
のページ内アドレスとを含む仮想アドレスを、実ページ
番号とそのページ内アドレスとを含む実アドレスに変換
するアドレス変換バッファ装置において、(A)仮想ペ
ージ番号と実ページ番号とを含むアドレス変換対を格納
する第1,〜第nのアドレス変換レジスタ、(B)アド
レス変換の要求元から受けた仮想アドレスの仮想ページ
番号が、前記小容量アドレス変換記憶および前記第1,
〜第Nのアドレス変換レジスタの何れかに格納されてい
るか否かを判定するとともに、前記大容量アドレス変換
記憶に格納されているか否かを判定する判定手段、(C
)前記判定手段の判定結果に基いて、アドレス変換の要
求元から受けた仮想アドレスの仮想ページ番号が、前記
小容量アドレス変換記憶および前記第1,〜第nのアド
レス変換レジスタの何れにも格納されていないで、前記
大容量アドレス変換記憶に格納されている場合に、前記
大容量アドレス変換記憶,前記小容量アドレス変換記憶
,前記第1のアドレス変換レジスタ,〜前記第N−1の
アドレス変換レジスタのそれぞれから読出したアドレス
変換対を前記小容量アドレス変換記憶,前記第1のアド
レス変換レジスタ,〜前記第Nのアドレス変換レジスタ
のそれぞれに移送して格納する移送手段、を備えて構成
されている。
【0015】また、第2の発明のアドレス変換バッファ
装置は、仮想ページ番号と実ページ番号とを含む複数の
アドレス変換対を格納する小容量アドレス変換記憶と大
容量アドレス変換記憶とを有することにより、アドレス
変換の要求元から受けた仮想ページ番号とそのページ内
アドレスとを含む仮想アドレスを、実ページ番号とその
ページ内アドレスとを含む実アドレスに変換するアドレ
ス変換バッファ装置において、(A)仮想ページ番号と
実ページ番号とを含むアドレス変換対を格納する第1,
〜第nのアドレス変換レジスタ、(B)アドレス変換の
要求元から受けた仮想アドレスの仮想ページ番号が、前
記小容量アドレス変換記憶の固定アドレスであるときに
は、前記小容量アドレス変換記憶および前記第1,〜第
Nのアドレス変換レジスタの何れかに格納されているか
否かを判定するとともに、前記大容量アドレス変換記憶
に格納されているか否かを判定し、前記小容量アドレス
変換記憶の固定アドレスではないときには、前記小容量
アドレス変換記憶に格納されているか否かを判定すると
ともに、前記大容量アドレス変換記憶に格納されている
か否かを判定する判定手段、(C)前記判定手段の判定
結果に基いて、アドレス変換の要求元から受けた仮想ア
ドレスの仮想ページ番号が、前記小容量アドレス変換記
憶の固定アドレスであるときには、前記小容量アドレス
変換記憶および前記第1,〜第nのアドレス変換レジス
タの何れにも格納されていないで、前記大容量アドレス
変換記憶に格納されている場合に、前記大容量アドレス
変換記憶,前記小容量アドレス変換記憶,前記第1のア
ドレス変換レジスタ,〜前記第N−1のアドレス変換レ
ジスタのそれぞれから読出したアドレス変換対を前記小
容量アドレス変換記憶,前記第1のアドレス変換レジス
タ,〜前記第Nのアドレス変換レジスタのそれぞれに移
送して格納し、前記小容量アドレス変換記憶の固定アド
レスではないときには、前記小容量アドレス変換記憶に
格納されていないで、前記大容量アドレス変換記憶に格
納されている場合に、前記大容量アドレス変換記憶から
読出したアドレス変換対を前記小容量アドレス変換記憶
に移送して格納する移送手段、を備えて構成されている
【0016】さらに、第3の発明のアドレス変換バッフ
ァ装置は、仮想ページ番号と実ページ番号とを含む複数
のアドレス変換対を格納する小容量アドレス変換記憶と
大容量アドレス変換記憶とを有することにより、アドレ
ス変換の要求元から受けた仮想ページ番号とそのページ
内アドレスとを含む仮想アドレスを、実ページ番号とそ
のページ内アドレスとを含む実アドレスに変換するアド
レス変換バッファ装置において、(A)仮想ページ番号
と実ページ番号とを含むアドレス変換対を格納する第1
,〜第nのアドレス変換レジスタ、(B)前記小容量ア
ドレス変換記憶を参照するアドレスとの比較を行う指定
アドレスを保持する比較アドレスレジスタ、(C)アド
レス変換の要求元から受けた仮想アドレスの仮想ページ
番号が、前記比較アドレスレジスタに保持する指定アド
レスであるときには、前記小容量アドレス変換記憶およ
び前記第1,〜第Nのアドレス変換レジスタの何れかに
格納されているか否かを判定するとともに、前記大容量
アドレス変換記憶に格納されているか否かを判定し、前
記比較アドレスレジスタに保持する指定アドレスではな
いときには、前記小容量アドレス変換記憶に格納されて
いるか否かを判定するとともに、前記大容量アドレス変
換記憶に格納されているか否かを判定する判定手段、(
D)前記判定手段の判定結果に基いて、アドレス変換の
要求元から受けた仮想アドレスの仮想ページ番号が、前
記比較アドレスレジスタに保持する指定アドレスである
ときには、前記小容量アドレス変換記憶および前記第1
,〜第nのアドレス変換レジスタの何れにも格納されて
いないで、前記大容量アドレス変換記憶に格納されてい
る場合に、前記大容量アドレス変換記憶,前記小容量ア
ドレス変換記憶,前記第1のアドレス変換レジスタ,〜
前記第N−1のアドレス変換レジスタのそれぞれから読
出したアドレス変換対を前記小容量アドレス変換記憶,
前記第1のアドレス変換レジスタ,〜前記第Nのアドレ
ス変換レジスタのそれぞれに移送して格納し、前記比較
アドレスレジスタに保持する指定アドレスではないとき
には、前記小容量アドレス変換記憶に格納されていない
で、前記大容量アドレス変換記憶に格納されている場合
に、前記大容量アドレス変換記憶から読出したアドレス
変換対を前記小容量アドレス変換記憶に移送して格納す
る移送手段、を備えて構成されている。
【0017】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0018】図1は第1の発明のアドレス変換バッファ
装置の一実施例を示すブロック図である。
【0019】本実施例のアドレス変換バッファ装置は、
図1に示すように、仮想ページ番号と実ページ番号とを
含む複数のアドレス変換対を格納する高速の小容量アド
レス変換記憶20とより大きな大容量アドレス変換記憶
40とを有している。
【0020】そして、これらを使用して、アドレス変換
の要求元からレジスタ10に受けた仮想ページ番号とそ
のページ内アドレスとを含む仮想アドレスを、実ページ
番号とそのページ内アドレスとを含む実アドレスに変換
してレジスタ90から出力している。
【0021】まず、レジスタ10は、アドレス変換の要
求元からアドレス変換を行う仮想アドレスを受取ると、
セレクタ84を通じて仮想ページ番号の下位を小容量ア
ドレス変換記憶20に与えて、小容量アドレス変換記憶
20から読出した仮想ページ番号と、レジスタ10にあ
る仮想ページ番号とを比較器50で比較している。
【0022】また、これに並行して、仮想ページ番号と
実ページ番号とを含むアドレス変換対を格納するアドレ
ス変換レジスタ30,31から取出した仮想ページ番号
と、レジスタ10にある仮想ページ番号とを比較器51
,52で比較している。
【0023】そして、比較器50,51,52の比較結
果の何れかが一致した場合には、OR回路60の出力に
より、小容量アドレス変換記憶20,アドレス変換レジ
スタ30,31の一致したものから読出した実ページ番
号をセレクタ80,81を経由するとともに、レジスタ
10にあるページ内アドレスをセレクタ82を経由して
、レジスタ90にセットしてアドレス変換を終了してい
る。
【0024】一方、比較器50,51,52の比較結果
の何れもが不一致の場合には、上記に並行して仮想ペー
ジ番号の下位を大容量アドレス変換記憶40に与えて、
大容量アドレス変換記憶40から読出した仮想ページ番
号と、レジスタ10にある仮想ページ番号とを比較器5
3で比較して、その結果がフリップフロップ(F/F)
71にセットされ、大容量アドレス変換記憶40から読
出した実ページ番号が、レジスタ70にセットされてい
る。
【0025】そして、レジスタ10の仮想アドレスは、
レジスタ11に移送されて、レジスタ10は、次の仮想
アドレスを受取ることができる。
【0026】そこで、フリップフロップ71が、一致を
示していれば、アドレス変換レジスタ30のアドレス変
換対をアドレス変換レジスタ31に移送し、レジスタ1
1の仮想ページ番号の下位をセレクタ84を通じて、小
容量アドレス変換記憶20に与えて、読出したアドレス
変換対をアドレス変換レジスタ30に移送し、レジスタ
11の仮想ページ番号とレジスタ70の実ページ番号と
を小容量アドレス変換記憶20に格納している。
【0027】また、これと並行して、レジスタ70の実
ページ番号とレジスタ11のページ内アドレスとをそれ
ぞれセレクタ81,82を経由してレジスタ90にセッ
トしてアドレス変換を終了している。
【0028】図2は第2の発明のアドレス変換バッファ
装置の一実施例を示すブロック図である。
【0029】本実施例のアドレス変換バッファ装置は、
図2に示すように、仮想ページ番号と実ページ番号とを
含む複数のアドレス変換対を格納する高速の小容量アド
レス変換記憶120とより大きな大容量アドレス変換記
憶140とを有している。
【0030】そして、これらを使用して、アドレス変換
の要求元からレジスタ110に受けた仮想ページ番号と
そのページ内アドレスとを含む仮想アドレスを、実ペー
ジ番号とそのページ内アドレスとを含む実アドレスに変
換してレジスタ190から出力している。
【0031】まず、レジスタ110は、アドレス変換の
要求元からアドレス変換を行う仮想アドレスを受取ると
、セレクタ184を通じて仮想ページ番号の下位を小容
量アドレス変換記憶120に与えて、小容量アドレス変
換記憶120から読出した仮想ページ番号と、レジスタ
110にある仮想ページ番号とを比較器150で比較し
ている。
【0032】また、これに並行して、仮想ページ番号と
実ページ番号とを含むアドレス変換対を格納するアドレ
ス変換レジスタ130,131から取出した仮想ページ
番号と、レジスタ110にある仮想ページ番号とを比較
器151,152で比較している。
【0033】そして、AND回路161,162は、比
較器155で、小容量アドレス変換記憶120に与えた
仮想ページ番号の下位が、あらかじめ定めた小容量アド
レス変換記憶120の固定アドレスであるときには、比
較器151,152の比較結果が一致した場合にそれぞ
れ出力を発生しているので、OR回路160は、比較器
150,151,152の比較結果の何れかが一致した
場合に出力を発生している。
【0034】そして、OR回路160の出力により、小
容量アドレス変換記憶120,アドレス変換レジスタ1
30,131の一致したものから読出した実ページ番号
をセレクタ180,181を経由するとともに、レジス
タ110にあるページ内アドレスをセレクタ182を経
由して、レジスタ190にセットしてアドレス変換を終
了している。
【0035】一方、比較器150,151,152の比
較結果の何れもが不一致の場合には、上記に並行して仮
想ページ番号の下位を大容量アドレス変換記憶140に
与えて、大容量アドレス変換記憶140から読出した仮
想ページ番号と、レジスタ110にある仮想ページ番号
とを比較器153で比較して、その結果がフリップフロ
ップ(F/F)171にセットされ、大容量アドレス変
換記憶140から読出した実ページ番号が、レジスタ1
70にセットされている。
【0036】そして、レジスタ110の仮想アドレスは
、レジスタ111に移送されて、レジスタ110は、次
の仮想アドレスを受取ることができる。
【0037】そこで、フリップフロップ171が、一致
を示していれば、アドレス変換レジスタ130のアドレ
ス変換対をアドレス変換レジスタ131に移送し、レジ
スタ111の仮想ページ番号の下位をセレクタ184を
通じて、小容量アドレス変換記憶120に与えて、読出
したアドレス変換対をアドレス変換レジスタ130に移
送し、レジスタ111の仮想ページ番号とレジスタ17
0の実ページ番号とを小容量アドレス変換記憶120に
格納している。
【0038】また、これと並行して、レジスタ170の
実ページ番号とレジスタ111のページ内アドレスとを
それぞれセレクタ181,182を経由してレジスタ1
90にセットしてアドレス変換を終了している。
【0039】他方、AND回路161,162は、比較
器155で、小容量アドレス変換記憶120に与えた仮
想ページ番号の下位が、あらかじめ定めた小容量アドレ
ス変換記憶120の固定アドレスではないときには、そ
れぞれ出力を発生しないので、OR回路160は、比較
器150が一致した場合に出力を発生している。
【0040】そして、OR回路160の出力により、小
容量アドレス変換記憶120から読出した実ページ番号
をセレクタ180,181を経由するとともに、レジス
タ110にあるページ内アドレスをセレクタ182を経
由して、レジスタ190にセットしてアドレス変換を終
了している。
【0041】一方、比較器150の比較結果が不一致の
場合には、上記に並行して仮想ページ番号の下位を大容
量アドレス変換記憶140に与えて、大容量アドレス変
換記憶140から読出した仮想ページ番号と、レジスタ
110にある仮想ページ番号とを比較器153で比較し
て、その結果がフリップフロップ(F/F)171にセ
ットされ、大容量アドレス変換記憶140から読出した
実ページ番号が、レジスタ170にセットされている。
【0042】そして、レジスタ110の仮想アドレスは
、レジスタ111に移送されて、レジスタ110は、次
の仮想アドレスを受取ることができる。
【0043】そこで、フリップフロップ171が、一致
を示していれば、レジスタ111の仮想ページ番号の下
位をセレクタ184を通じて、小容量アドレス変換記憶
120に与えて、レジスタ111の仮想ページ番号とレ
ジスタ170の実ページ番号とを小容量アドレス変換記
憶120に格納している。
【0044】また、これと並行して、レジスタ170の
実ページ番号とレジスタ111のページ内アドレスとを
それぞれセレクタ181,182を経由してレジスタ1
90にセットしてアドレス変換を終了している。
【0045】図3は第3の発明のアドレス変換バッファ
装置の一実施例を示すブロック図である。
【0046】本実施例のアドレス変換バッファ装置は、
図3に示すように、仮想ページ番号と実ページ番号とを
含む複数のアドレス変換対を格納する高速の小容量アド
レス変換記憶220とより大きな大容量アドレス変換記
憶240とを有している。
【0047】そして、これらを使用して、アドレス変換
の要求元からレジスタ210に受けた仮想ページ番号と
そのページ内アドレスとを含む仮想アドレスを、実ペー
ジ番号とそのページ内アドレスとを含む実アドレスに変
換してレジスタ290から出力している。
【0048】まず、レジスタ210は、アドレス変換の
要求元からアドレス変換を行う仮想アドレスを受取ると
、セレクタ284を通じて仮想ページ番号の下位を小容
量アドレス変換記憶220に与えて、小容量アドレス変
換記憶220から読出した仮想ページ番号と、レジスタ
210にある仮想ページ番号とを比較器250で比較し
ている。
【0049】また、これに並行して、仮想ページ番号と
実ページ番号とを含むアドレス変換対を格納するアドレ
ス変換レジスタ230,231から取出した仮想ページ
番号と、レジスタ210にある仮想ページ番号とを比較
器251,252で比較している。
【0050】そして、AND回路261,262は、比
較器255で、小容量アドレス変換記憶220に与えた
仮想ページ番号の下位が、あらかじめ指定して比較アド
レスレジスタ235に保持する小容量アドレス変換記憶
220の指定アドレスであるときには、比較器251,
252の比較結果が一致した場合にそれぞれ出力を発生
しているので、OR回路260は、比較器250,25
1,252の比較結果の何れかが一致した場合に出力を
発生している。
【0051】そして、OR回路260の出力により、小
容量アドレス変換記憶220,アドレス変換レジスタ2
30,231の一致したものから読出した実ページ番号
をセレクタ280,281を経由するとともに、レジス
タ210にあるページ内アドレスをセレクタ282を経
由して、レジスタ290にセットしてアドレス変換を終
了している。
【0052】一方、比較器250,251,252の比
較結果の何れもが不一致の場合には、上記に並行して仮
想ページ番号の下位を大容量アドレス変換記憶240に
与えて、大容量アドレス変換記憶240から読出した仮
想ページ番号と、レジスタ210にある仮想ページ番号
とを比較器253で比較して、その結果がフリップフロ
ップ(F/F)271にセットされ、大容量アドレス変
換記憶240から読出した実ページ番号が、レジスタ2
70にセットされている。
【0053】そして、レジスタ210の仮想アドレスは
、レジスタ211に移送されて、レジスタ210は、次
の仮想アドレスを受取ることができる。
【0054】そこで、フリップフロップ271が、一致
を示していれば、アドレス変換レジスタ230のアドレ
ス変換対をアドレス変換レジスタ231に移送し、レジ
スタ211の仮想ページ番号の下位をセレクタ284を
通じて、小容量アドレス変換記憶220に与えて、読出
したアドレス変換対をアドレス変換レジスタ230に移
送し、レジスタ211の仮想ページ番号とレジスタ27
0の実ページ番号とを小容量アドレス変換記憶220に
格納している。
【0055】また、これと並行して、レジスタ270の
実ページ番号とレジスタ211のページ内アドレスとを
それぞれセレクタ281,282を経由してレジスタ2
90にセットしてアドレス変換を終了している。
【0056】他方、AND回路261,262は、比較
器255で、小容量アドレス変換記憶220に与えた仮
想ページ番号の下位が、あらかじめ指定して比較アドレ
スレジスタ235に保持する小容量アドレス変換記憶2
20の指定アドレスではないときには、それぞれ出力を
発生しないので、OR回路260は、比較器250が一
致した場合に出力を発生している。
【0057】そして、OR回路260の出力により、小
容量アドレス変換記憶220から読出した実ページ番号
をセレクタ280,281を経由するとともに、レジス
タ210にあるページ内アドレスをセレクタ282を経
由して、レジスタ290にセットしてアドレス変換を終
了している。
【0058】一方、比較器250の比較結果が不一致の
場合には、上記に並行して仮想ページ番号の下位を大容
量アドレス変換記憶240に与えて、大容量アドレス変
換記憶240から読出した仮想ページ番号と、レジスタ
210にある仮想ページ番号とを比較器253で比較し
て、その結果がフリップフロップ(F/F)271にセ
ットされ、大容量アドレス変換記憶240から読出した
実ページ番号が、レジスタ270にセットされている。
【0059】そして、レジスタ210の仮想アドレスは
、レジスタ211に移送されて、レジスタ210は、次
の仮想アドレスを受取ることができる。
【0060】そこで、フリップフロップ271が、一致
を示していれば、レジスタ211の仮想ページ番号の下
位をセレクタ284を通じて、小容量アドレス変換記憶
220に与えて、レジスタ211の仮想ページ番号とレ
ジスタ270の実ページ番号とを小容量アドレス変換記
憶220に格納している。
【0061】また、これと並行して、レジスタ270の
実ページ番号とレジスタ211のページ内アドレスとを
それぞれセレクタ281,282を経由してレジスタ2
90にセットしてアドレス変換を終了している。
【0062】
【発明の効果】以上説明したように、第1の発明のアド
レス変換バッファ装置は、小容量アドレス変換記憶の内
容全体に対する更新履歴をN個のアドレス変換レジスタ
に保持することにより、小容量アドレス変換記憶の内容
全体に対する特定アドレスの繰返し更新による性能低下
を防止することができるという効果を有している。
【0063】また、第2の発明のアドレス変換バッファ
装置は、小容量アドレス変換記憶の固定アドレスの内容
に対する更新履歴をN個のアドレス変換レジスタに保持
することにより、小容量アドレス変換記憶の固定アドレ
スの内容に対する特定アドレスの繰返し更新による性能
低下を防止することができるという効果を有している。
【0064】さらに、第3の発明のアドレス変換バッフ
ァ装置は、比較アドレスレジスタに指定アドレスを設定
して、小容量アドレス変換記憶の指定アドレスの内容に
対する更新履歴をN個のアドレス変換レジスタに保持す
ることにより、小容量アドレス変換記憶の指定アドレス
の内容に対する特定アドレスの繰返し更新による性能低
下を防止することができるという効果を有している。
【図面の簡単な説明】
【図1】第1の発明のアドレス変換バッファ装置の一実
施例を示すブロック図である。
【図2】第2の発明のアドレス変換バッファ装置の一実
施例を示すブロック図である。
【図3】第3の発明のアドレス変換バッファ装置の一実
施例を示すブロック図である。
【図4】従来のアドレス変換バッファ装置の一例を示す
ブロック図である。
【符号の説明】
10,11,70,90,110,111,170,1
90,210,211,270,290,310,31
1,370,390    レジスタ 20,120,220,320    小容量アドレス
変換記憶 30,31,130,131,230,231,330
,331    アドレス変換レジスタ40,140,
240,340    大容量アドレス変換記憶 50,51,52,53,150,151,152,1
53,155,250,251,252,253,25
5,350,351,352,353    比較器6
0,160,260,360    OR回路71,1
71,271,371    フリップフロップ(F/
F) 80,81,82,83,180,181,182,1
83,280,281,282,283,380,38
1,382,383    セレクタ 161,162,261,262    AND回路2
35    比較アドレスレジスタ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  仮想ページ番号と実ページ番号とを含
    む複数のアドレス変換対を格納する小容量アドレス変換
    記憶と大容量アドレス変換記憶とを有することにより、
    アドレス変換の要求元から受けた仮想ページ番号とその
    ページ内アドレスとを含む仮想アドレスを、実ページ番
    号とそのページ内アドレスとを含む実アドレスに変換す
    るアドレス変換バッファ装置において、(A)仮想ペー
    ジ番号と実ページ番号とを含むアドレス変換対を格納す
    る第1,〜第nのアドレス変換レジスタ、(B)アドレ
    ス変換の要求元から受けた仮想アドレスの仮想ページ番
    号が、前記小容量アドレス変換記憶および前記第1,〜
    第Nのアドレス変換レジスタの何れかに格納されている
    か否かを判定するとともに、前記大容量アドレス変換記
    憶に格納されているか否かを判定する判定手段、(C)
    前記判定手段の判定結果に基いて、アドレス変換の要求
    元から受けた仮想アドレスの仮想ページ番号が、前記小
    容量アドレス変換記憶および前記第1,〜第nのアドレ
    ス変換レジスタの何れにも格納されていないで、前記大
    容量アドレス変換記憶に格納されている場合に、前記大
    容量アドレス変換記憶,前記小容量アドレス変換記憶,
    前記第1のアドレス変換レジスタ,〜前記第N−1のア
    ドレス変換レジスタのそれぞれから読出したアドレス変
    換対を前記小容量アドレス変換記憶,前記第1のアドレ
    ス変換レジスタ,〜前記第Nのアドレス変換レジスタの
    それぞれに移送して格納する移送手段、を備えることを
    特徴とするアドレス変換バッファ装置。
  2. 【請求項2】  仮想ページ番号と実ページ番号とを含
    む複数のアドレス変換対を格納する小容量アドレス変換
    記憶と大容量アドレス変換記憶とを有することにより、
    アドレス変換の要求元から受けた仮想ページ番号とその
    ページ内アドレスとを含む仮想アドレスを、実ページ番
    号とそのページ内アドレスとを含む実アドレスに変換す
    るアドレス変換バッファ装置において、(A)仮想ペー
    ジ番号と実ページ番号とを含むアドレス変換対を格納す
    る第1,〜第nのアドレス変換レジスタ、(B)アドレ
    ス変換の要求元から受けた仮想アドレスの仮想ページ番
    号が、前記小容量アドレス変換記憶の固定アドレスであ
    るときには、前記小容量アドレス変換記憶および前記第
    1,〜第Nのアドレス変換レジスタの何れかに格納され
    ているか否かを判定するとともに、前記大容量アドレス
    変換記憶に格納されているか否かを判定し、前記小容量
    アドレス変換記憶の固定アドレスではないときには、前
    記小容量アドレス変換記憶に格納されているか否かを判
    定するとともに、前記大容量アドレス変換記憶に格納さ
    れているか否かを判定する判定手段、(C)前記判定手
    段の判定結果に基いて、アドレス変換の要求元から受け
    た仮想アドレスの仮想ページ番号が、前記小容量アドレ
    ス変換記憶の固定アドレスであるときには、前記小容量
    アドレス変換記憶および前記第1,〜第nのアドレス変
    換レジスタの何れにも格納されていないで、前記大容量
    アドレス変換記憶に格納されている場合に、前記大容量
    アドレス変換記憶,前記小容量アドレス変換記憶,前記
    第1のアドレス変換レジスタ,〜前記第N−1のアドレ
    ス変換レジスタのそれぞれから読出したアドレス変換対
    を前記小容量アドレス変換記憶,前記第1のアドレス変
    換レジスタ,〜前記第Nのアドレス変換レジスタのそれ
    ぞれに移送して格納し、前記小容量アドレス変換記憶の
    固定アドレスではないときには、前記小容量アドレス変
    換記憶に格納されていないで、前記大容量アドレス変換
    記憶に格納されている場合に、前記大容量アドレス変換
    記憶から読出したアドレス変換対を前記小容量アドレス
    変換記憶に移送して格納する移送手段、を備えることを
    特徴とするアドレス変換バッファ装置。
  3. 【請求項3】  仮想ページ番号と実ページ番号とを含
    む複数のアドレス変換対を格納する小容量アドレス変換
    記憶と大容量アドレス変換記憶とを有することにより、
    アドレス変換の要求元から受けた仮想ページ番号とその
    ページ内アドレスとを含む仮想アドレスを、実ページ番
    号とそのページ内アドレスとを含む実アドレスに変換す
    るアドレス変換バッファ装置において、(A)仮想ペー
    ジ番号と実ページ番号とを含むアドレス変換対を格納す
    る第1,〜第nのアドレス変換レジスタ、(B)前記小
    容量アドレス変換記憶を参照するアドレスとの比較を行
    う指定アドレスを保持する比較アドレスレジスタ、(C
    )アドレス変換の要求元から受けた仮想アドレスの仮想
    ページ番号が、前記比較アドレスレジスタに保持する指
    定アドレスであるときには、前記小容量アドレス変換記
    憶および前記第1,〜第Nのアドレス変換レジスタの何
    れかに格納されているか否かを判定するとともに、前記
    大容量アドレス変換記憶に格納されているか否かを判定
    し、前記比較アドレスレジスタに保持する指定アドレス
    ではないときには、前記小容量アドレス変換記憶に格納
    されているか否かを判定するとともに、前記大容量アド
    レス変換記憶に格納されているか否かを判定する判定手
    段、(D)前記判定手段の判定結果に基いて、アドレス
    変換の要求元から受けた仮想アドレスの仮想ページ番号
    が、前記比較アドレスレジスタに保持する指定アドレス
    であるときには、前記小容量アドレス変換記憶および前
    記第1,〜第nのアドレス変換レジスタの何れにも格納
    されていないで、前記大容量アドレス変換記憶に格納さ
    れている場合に、前記大容量アドレス変換記憶,前記小
    容量アドレス変換記憶,前記第1のアドレス変換レジス
    タ,〜前記第N−1のアドレス変換レジスタのそれぞれ
    から読出したアドレス変換対を前記小容量アドレス変換
    記憶,前記第1のアドレス変換レジスタ,〜前記第Nの
    アドレス変換レジスタのそれぞれに移送して格納し、前
    記比較アドレスレジスタに保持する指定アドレスではな
    いときには、前記小容量アドレス変換記憶に格納されて
    いないで、前記大容量アドレス変換記憶に格納されてい
    る場合に、前記大容量アドレス変換記憶から読出したア
    ドレス変換対を前記小容量アドレス変換記憶に移送して
    格納する移送手段、を備えることを特徴とするアドレス
    変換バッファ装置。
JP3027008A 1991-02-21 1991-02-21 アドレス変換バッファ装置 Pending JPH04266140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3027008A JPH04266140A (ja) 1991-02-21 1991-02-21 アドレス変換バッファ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3027008A JPH04266140A (ja) 1991-02-21 1991-02-21 アドレス変換バッファ装置

Publications (1)

Publication Number Publication Date
JPH04266140A true JPH04266140A (ja) 1992-09-22

Family

ID=12209087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3027008A Pending JPH04266140A (ja) 1991-02-21 1991-02-21 アドレス変換バッファ装置

Country Status (1)

Country Link
JP (1) JPH04266140A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895492B2 (en) 2002-07-05 2005-05-17 Fujitsu Limited Method of and apparatus for performing two-layer address translation
GB2542315A (en) * 2014-12-08 2017-03-15 Crrc Qingdao Sifang Co Ltd Air conditioning unit of track vehicle mounted under vehicle

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895492B2 (en) 2002-07-05 2005-05-17 Fujitsu Limited Method of and apparatus for performing two-layer address translation
GB2542315A (en) * 2014-12-08 2017-03-15 Crrc Qingdao Sifang Co Ltd Air conditioning unit of track vehicle mounted under vehicle

Similar Documents

Publication Publication Date Title
US5450564A (en) Method and apparatus for cache memory access with separate fetch and store queues
EP0019358B1 (en) Hierarchical data storage system
EP0167089A2 (en) Memory access control system and method for an information processing apparatus
JPH0362144A (ja) 情報処理システムのメモリアクセスを速くする方法及びこの方法を実施するためのシステム
JP2561261B2 (ja) バッファ記憶アクセス方法
JPH07121437A (ja) コンピュータシステム
JPH04266140A (ja) アドレス変換バッファ装置
JP2009199384A (ja) データ処理装置
JPH05143451A (ja) データ処理装置
JP3132566B2 (ja) 命令先行制御装置
JP2636485B2 (ja) キャッシュ記憶装置
GB2037466A (en) Computer with cache memory
JPH0520350A (ja) ベクトル処理装置
JPH10116191A (ja) 圧縮命令用バッファを備えたプロセッサ
JP2576589B2 (ja) 仮想記憶アクセス制御方式
JP2864548B2 (ja) 命令キャッシュ装置
JPS6124734B2 (ja)
JPH10111798A (ja) 情報処理装置
JPH0363094B2 (ja)
JP2636564B2 (ja) キャッシュメモリのムーブイン制御方式
JPH03218546A (ja) アドレス変換機構
JPH02156352A (ja) キャッシュメモリ
JPS63266560A (ja) バツフア記憶制御方式
JPS61177557A (ja) キヤツシユメモリ制御方式
JPS5975483A (ja) バツフア・ストレ−ジ制御方式