JPH0426230A - A/d converter - Google Patents

Abstract

PURPOSE:To obtain a stable digital output even when there is an analog input value by executing A/D conversion with hysteresis to an input analog voltage while controlling one switch to be closed when the other switch is opened based on the digital output and shifting a decision reference voltage. CONSTITUTION:This A/D converter is composed of resistors 3a and 3b for shift respectively serially connected to the power supply voltage side and low potential side of a resistance ladder 1 to obtain the plural decision reference voltages, and switches 4a and 4b respectively parallelly connected to these resistors for shift. Further, hysteresis circuits 10a and 10b are provided to execute A/D conversion with the hysteresis to the input analog voltage while controlling one switch to be closed when the other switch is opened, and shifting the decision reference voltage based on the digital output. Thus, without requiring any large scale or complicated circuits, the A/D converter can be realized with the hysteresis characteristic and even when there is fine fluctuation due to the noise, etc., of the input analog voltage or the analog input value near a comparative voltage, the stable digital value can be obtained.

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、Ａ／Ｄ変換の判定基準電圧にヒステリシス
特性を有するＡ／Ｄ変換器に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to an A/D converter having hysteresis characteristics in a reference voltage for A/D conversion.

（従来の技術） 第６図は、Ａ／Ｄ変換器の第１の従来例を示している。(Conventional technology) FIG. 6 shows a first conventional example of an A/D converter.

複数の抵抗を直列に接続して基準電源電圧ＶＲを分圧し
、複数の判定基準電圧を得る抵抗ラダー１に、基準クロ
ックをカウントしたカウンタ６の出力値をデコーダ７て
デコードした選択値が入力されている。この選択値によ
り抵抗ラダー１から比較すべき判定基準電圧が比較器８
に選択出力されて人力アナログ信号ａと比較され、その
判定基準電圧が入力アナログ信号ａの信号レベルに該当
した時に制御回路９がらレジスタ１１に制御信号が送ら
れて、その時のカウンタ６の値を保持し、入力アナログ
信号ａに対応したディジタル値すが出力されるようにな
っている。しかし、このような分圧方式のＡ／Ｄ変換器
は、入力アナログ信号にノイズが乗ったり、比較電圧付
近にある入力アナログ信号等に対しては、出力値が安定
しないという問題があった。A selection value obtained by decoding the output value of a counter 6 that counts the reference clock by a decoder 7 is input to a resistor ladder 1 that divides a reference power supply voltage VR by connecting a plurality of resistors in series to obtain a plurality of judgment reference voltages. ing. Based on this selected value, the judgment reference voltage to be compared from the resistance ladder 1 is set to the comparator 8.
It is selected and output to the input analog signal a and compared with the human input analog signal a, and when the judgment reference voltage corresponds to the signal level of the input analog signal a, a control signal is sent from the control circuit 9 to the register 11, and the value of the counter 6 at that time is A digital value corresponding to the input analog signal a is output. However, such a voltage division type A/D converter has problems in that noise is added to the input analog signal, and the output value is unstable for input analog signals near the comparison voltage.

例えば車両用ディジタル水温計においては、温度センサ
からのアナログ信号を処理回路で信号処理し、最終的に
液晶表示器等のセグメントの点灯消灯により水温を表示
するようにしているが、その処理回路にはＡ／Ｄ変換器
が不可欠である。ここで、ディジタル表示器は連続的な
アナログ信号をセグメントの点灯消灯、即ち不連続的な
値として表示するものであり、センサからのアナログ信
号がセグメントの切替わるレベル付近で微少変動した場
合には、セグメントの点灯消灯が繰返され、見ずらくな
って使用者に不快感を与えることになってしまう。For example, in a digital water temperature meter for vehicles, the analog signal from the temperature sensor is processed by a processing circuit, and the water temperature is finally displayed by turning on and off segments of the liquid crystal display, etc. An A/D converter is essential. Here, the digital display displays a continuous analog signal as a discontinuous value when the segment turns on or off, and if the analog signal from the sensor fluctuates slightly near the level at which the segment changes, , the segments are repeatedly turned on and off, making it difficult to see and causing discomfort to the user.

このような問題を防止するために、セグメント数を増や
す、即ちＡ／Ｄ変換器の分解能を増して、アナログ表示
器に匹敵するようなものにしようとすれば、回路が複雑
となり大幅なコストアップを伴うことになる。In order to prevent such problems, if we try to increase the number of segments, that is, increase the resolution of the A/D converter to make it comparable to an analog display, the circuit will become complicated and the cost will increase significantly. This will be accompanied by

このような場合に、Ａ／Ｄ変換器或いは表示器等にヒス
テリシス特性を持たせれば、ノイズ等による出力値の変
動を防止して点灯消灯のちらつき等を防ぐことができる
ようになる。このため、ヒステリシス的な特性を備えた
変換・表示方式が幾つか有効な方法として考え出されて
きた。In such a case, if the A/D converter or display device has a hysteresis characteristic, it is possible to prevent fluctuations in the output value due to noise and the like, thereby preventing flickering when the lights are turned on or off. For this reason, several effective conversion/display methods having hysteresis characteristics have been devised.

第７図は、このような特性を備えたセンサ人力ディジタ
ル表示装置の一例を示している。この装置では、Ａ／Ｄ
変換器１６によってサーミスタ等の温度センサからの入
力信号がディジタル値に変換される。ディジタル遅延回
路１７では、このディジタル値が同じ値を特定回数続け
た時に出力値を更新し、或いはこのディジタル値の特定
回数の平均値を求めて出力する処理が行なわれる。次い
で、デコーダ２１てこのディジタル遅延回路］７の出力
値を表示セグメント用にデコードし、ドライバ２２によ
り表示器２３を駆動して温度を表示させるようになって
いる。FIG. 7 shows an example of a sensor-powered digital display device having such characteristics. In this device, A/D
A converter 16 converts an input signal from a temperature sensor such as a thermistor into a digital value. The digital delay circuit 17 updates the output value when the same digital value continues for a specific number of times, or calculates and outputs the average value of the digital value for a specific number of times. Next, the output value of the decoder 21 (digital delay circuit) 7 is decoded for a display segment, and the driver 22 drives the display 23 to display the temperature.

この構成例では、ディジタル遅延回路１７の処理によっ
て表示セグメントの点灯消灯のちらつきを防止する一種
のヒステリシスを設けているが、センサ入力の変化に対
するレスポンスが非常に悪いという問題があって利用範
囲は限定されてしまつ０ また、センサ入力ディジタル表示装置の他の例として、
第８図に示すような構成を持つものがある。センサ入力
信号を高分解能Ａ／Ｄ変換器１８によりディジタル値に
変換し、ヒステリシス処理回路］９てこのディジタル値
の変化が特定の範囲以内であればデコーダ２１に出力す
る値を更新しないようになっている。これにより、例え
ば２ビツトの表示分解能の場合、第９図に示すような、
センサ入力のレベルと２ビツトのディジタル出力値の関
係を有するヒステリシスを実現することができる。この
ディジタル出力を用い、デコーダ２１及びドライバ２２
によりディジタル表示器２３を駆動すれば、センサ入力
の微少変動による表示セグメントの点灯消灯のちらつき
を防止することができ、またレスポンスの悪くなること
が防止される。しかし、この構成例では、２ビツトの表
示分解能のために少な（とも３ビツトのＡ／Ｄ変換器が
必要であるように、表示分解能の少なくとも２倍の分解
能のＡ／Ｄ変換器が必要となる。In this configuration example, a type of hysteresis is provided to prevent the display segments from flickering when turned on or off through processing by the digital delay circuit 17, but the problem is that the response to changes in sensor input is very poor, so the range of use is limited. In addition, as another example of the sensor input digital display device,
Some devices have a configuration as shown in FIG. The sensor input signal is converted to a digital value by the high-resolution A/D converter 18, and the hysteresis processing circuit]9 does not update the value output to the decoder 21 if the change in the digital value is within a specific range. ing. As a result, for example, in the case of a 2-bit display resolution, as shown in FIG.
It is possible to realize hysteresis having a relationship between the level of the sensor input and the 2-bit digital output value. Using this digital output, the decoder 21 and driver 22
By driving the digital display 23 in this way, it is possible to prevent the display segments from flickering on and off due to minute fluctuations in the sensor input, and also to prevent poor response. However, in this configuration example, an A/D converter with a resolution at least twice the display resolution is required, such that a 2-bit display resolution requires a smaller (3-bit A/D converter). Become.

このため、その回路規模が大きくなってしまうという問
題がある。Therefore, there is a problem that the circuit scale becomes large.

これに対し、Ａ／Ｄ変換器の第２の従来例として、分解
能を変えずにヒステリシス特性を持たせるようにしたも
のが考えられている（実願昭６２１２３０８６号）。こ
のＡ／Ｄ変換器では、抵抗ラダーを構成している各抵抗
に、アナログスイッチと抵抗を直列したものを並列に接
続し、そのアナログスイッチをディジタル出力により開
閉制御してＡ／Ｄ変換の判定基準電圧の電圧レベルを制
御し、ヒステリシス特性を有するＡ／Ｄ変換を実現させ
ている。しかし、この構成例では、ヒステリシス付き抵
抗ラダ一部の抵抗の数が２倍になり、アナログスイッチ
の個数も増え、さらにＡ／Ｄ変換の分解能を上げようと
すると、この抵抗の数及びアナログスイッチの個数がさ
らに増加するため、やはり回路規模は大きくなってしま
う。On the other hand, as a second conventional example of an A/D converter, one has been considered in which a hysteresis characteristic is provided without changing the resolution (Utility Application No. 62123086). In this A/D converter, an analog switch and a resistor in series are connected in parallel to each resistor that makes up the resistance ladder, and the analog switch is controlled to open and close by digital output to determine A/D conversion. The voltage level of the reference voltage is controlled to realize A/D conversion with hysteresis characteristics. However, in this configuration example, the number of resistors in a part of the resistor ladder with hysteresis doubles, the number of analog switches also increases, and if you try to further increase the resolution of A/D conversion, the number of resistors and analog switches Since the number of circuits further increases, the circuit scale also increases.

（発明が解決しようとする課題） 第１の従来例では、アナログ入力信号にノイズが乗った
り、比較電圧付近にあるアナログ人力信号等に対しては
、出力値が安定しないため、これを例えば車両用ディジ
タル水温計に適用した場合、センサからのアナログ人力
信号がセグメントの切替わるレベル付近で微少変動した
とき、セグメントの点灯消灯を繰返し、使用者に不快感
を与える等の問題があった。(Problems to be Solved by the Invention) In the first conventional example, the output value is unstable when noise is added to the analog input signal or when the analog human input signal is near the comparison voltage. When applied to digital water temperature gauges, when the analog human input signal from the sensor fluctuates slightly near the level at which segments are switched, the segments repeatedly turn on and off, causing discomfort to the user.

また、このような問題に対応するために、ディジタル遅
延回路を用いて、アナログ入力信号を変換したディジタ
ル値の特定回数の平均値或いは同じ値が特定回数続いた
時の値を出力とする等の構成とすれば、アナログ人力信
号の変化に対するレスポンスが非常に悪く、利用範囲が
限定されてしまうという問題があった。また、ヒステリ
シス処理回路を用いて、変換ディジタル値の変動が特定
の範囲内であれば出力値を更新しない等の構成とすれば
、表示分解能の少なくとも２倍のＡ／Ｄ変換精度が必要
で回路規模も大きくなり不経済であるという問題があっ
た。In addition, in order to deal with this kind of problem, it is possible to use a digital delay circuit to output the average value of a specific number of digital values obtained by converting an analog input signal, or the value when the same value continues a specific number of times. With this configuration, there was a problem in that the response to changes in analog human input signals was very poor, and the range of use was limited. In addition, if a hysteresis processing circuit is used to prevent the output value from being updated if the fluctuation of the converted digital value is within a certain range, an A/D conversion precision of at least twice the display resolution is required. There was a problem that the scale was large and it was uneconomical.

さらに、第２の従来例のＡ／Ｄ変換器のように、分解能
を変えずにＡ／Ｄ変換器自身にヒステリシス特性を持た
せようとすれば、抵抗の数が２倍になり、アナログスイ
ッチの個数も増えてやはり回路規模が大きくなってしま
う。Furthermore, if you try to give the A/D converter itself hysteresis characteristics without changing the resolution, as in the second conventional A/D converter, the number of resistors will double, and the analog switch The number of circuits also increases, resulting in an increase in circuit scale.

この発明は、このような従来のＡ／Ｄ変換器における問
題に着目してなされたもので、大規模又は複雑な回路を
要することなくヒステリシス特性を持ったＡ／Ｄ変換器
を実現し、入力アナログ電圧のノイズ等による微少変動
や比較電圧付近のアナログ人力値があっても安定したデ
ィジタル圧力を得ることができ、かつＡ／Ｄ変換のレス
ポンスが悪化することのないＡ／Ｄ変換器を提供するこ
とを目的とする。This invention was made by focusing on such problems in conventional A/D converters, and it realizes an A/D converter with hysteresis characteristics without requiring a large-scale or complicated circuit. Provides an A/D converter that can obtain stable digital pressure even when there are minute fluctuations due to noise in the analog voltage or analog human input values near the reference voltage, and that does not deteriorate the response of A/D conversion. The purpose is to

［発明の構成］ （課題を解決するための手段） この発明は上記課題を解決するために、直列に接続され
た複数個の抵抗により電源電圧を分圧し入力アナログ電
圧と比較すべき複数の判定基準電圧を得る抵抗ラダーが
設けられ、入力アナログ電圧に対応した前記判定基準電
圧に基づいて当該入力アナログ電圧をディジタル出力に
変換するＡ／Ｄ変換器であって、前記抵抗ラダーの電源
電圧側及び低電位側にそれぞれ直列接続されたシフト用
抵抗と該シフト用抵抗のそれぞれに並列接続されたスイ
ッチとからなり前記ディジタル出力に基づいて該スイッ
チの一方が開のとき他方が閉に制御されて前記判定基準
電圧をシフトさせ入力アナログ電圧に対しヒステリシス
を持ったＡ／Ｄ変換を行わせるヒステリシス回路を設け
てなることを要旨とする。[Structure of the Invention] (Means for Solving the Problems) In order to solve the above problems, the present invention provides a plurality of judgments to divide the power supply voltage using a plurality of resistors connected in series and compare it with an input analog voltage. An A/D converter is provided with a resistance ladder for obtaining a reference voltage, and converts the input analog voltage into a digital output based on the judgment reference voltage corresponding to the input analog voltage, the power supply voltage side of the resistance ladder and It consists of shift resistors connected in series on the low potential side and switches connected in parallel to each of the shift resistors, and based on the digital output, when one of the switches is open, the other is controlled to close. The gist is that a hysteresis circuit is provided to shift the determination reference voltage and perform A/D conversion with hysteresis with respect to the input analog voltage.

（作用） 上記構成により、Ａ／Ｄ変換の判定基準電圧にヒステリ
シス特性が与えられ、入力アナログ電圧にノイズ等によ
る微少変動や比較電圧附近のアナログ入力値があっても
安定したディジタル出力が得られ、またＡ／Ｄ変換のレ
スポンスが悪化することがない。(Function) With the above configuration, a hysteresis characteristic is given to the judgment reference voltage for A/D conversion, and a stable digital output can be obtained even if the input analog voltage has minute fluctuations due to noise or the analog input value is close to the comparison voltage. Moreover, the response of A/D conversion does not deteriorate.

（実施例） 以下、この発明の実施例を図面に基づいて説明する。(Example) Embodiments of the present invention will be described below based on the drawings.

第１図は、この発明の一実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.

なお、第１図において、前記第６図における機器及び素
子等と同一ないし均等のものは、前記と同一符号を以っ
て示す。In FIG. 1, the same or equivalent components as those in FIG. 6 are designated by the same reference numerals.

まず、Ａ／Ｄ変換器の構成を説明すると、複数個（図の
例では５個）の抵抗値２Ｒの抵抗が直列に接続されて、
各タップＡ−Ｄに基準電源電圧ＶＲを分圧した複数の判
定基準電圧を得る抵抗ラダー１が構成されている。抵抗
ラダー１における各タップＡ−Ｄには、アナログスイッ
チ列２における各アナログスイッチ２ａ〜２ｄがそれぞ
れ接続され、各アナログスイッチ２８〜２ｄの他端は共
通接続されて比較器８の非反転入力端子（＋）に接続さ
れている。また、抵抗ラダー１の電源電圧側には電源側
ヒステリシス回路１０ａが接続され、低電位（アース）
側にはアース側ヒステリンス回路１０ｂが接続されてい
る。電源側及びアス側の各ヒステリシス回路１０ａ、１
０ｂは、抵抗ラダー１に直列接続された抵抗値Ｒのシフ
ト用抵抗３ａ、３ｂと、このシフト用抵抗３ａ、３ｂの
それぞれに並列接続されたアナログスイッチ４ａ、４ｂ
とで構成されている。アナログスイッチ４ａはＨレベル
の制御信号でオンとなり、他方のアナログスイッチ４ｂ
はＬレベルの制御信号でオンとなる。したがって両アナ
ログスイッチ４ａ４ｂは、一方がオンのとき他方がオフ
に制御されるようになっている。First, to explain the configuration of an A/D converter, multiple (5 in the example shown) resistors with a resistance value of 2R are connected in series.
A resistor ladder 1 is configured to obtain a plurality of determination reference voltages obtained by dividing a reference power supply voltage VR at each tap A to D. Each of the analog switches 2a to 2d in the analog switch row 2 is connected to each tap A to D in the resistance ladder 1, and the other ends of each of the analog switches 28 to 2d are commonly connected and serve as a non-inverting input terminal of the comparator 8. (+) is connected. In addition, a power supply side hysteresis circuit 10a is connected to the power supply voltage side of the resistance ladder 1, and a low potential (earth)
A ground side hysteresis circuit 10b is connected to the side. Hysteresis circuits 10a and 1 on the power supply side and ass side
0b denotes shift resistors 3a and 3b with a resistance value R connected in series to the resistance ladder 1, and analog switches 4a and 4b connected in parallel to the shift resistors 3a and 3b, respectively.
It is made up of. The analog switch 4a is turned on by an H level control signal, and the other analog switch 4b is turned on.
is turned on by an L level control signal. Therefore, when one of the analog switches 4a4b is on, the other is controlled to be off.

そして、発振器５から出力されるクロックＣを２ビツト
のカウンタ６で計数し、この計数値をデコーダ７でデコ
ードして、その出力値によりアナログスイッチ列２のオ
ン・オフを行ない、判定基準電圧ｄが選択されるように
なっている。比較器８では、この判定基準電圧ｄとアナ
ログ入力信号ａのレベルが比較される。そして、カウン
タ６の計数値が“０”になってから最初に比較器８の出
力が真値“Ｈｏになる時に、制御回路９がら真値″Ｈ°
のラッチ信号ｅが出力される。レジスタ１１では、この
真値“Ｈ２のラッチ信号ｅによりカウンタ６の値をラッ
チし、これが入力アナログ信号ａに対応したディジタル
出力すとなる。Then, the clock C output from the oscillator 5 is counted by a 2-bit counter 6, this counted value is decoded by a decoder 7, and the analog switch row 2 is turned on and off according to the output value, and the judgment reference voltage d is is now selected. The comparator 8 compares this determination reference voltage d with the level of the analog input signal a. Then, when the output of the comparator 8 reaches the true value "Ho" for the first time after the count value of the counter 6 becomes "0", the control circuit 9 outputs the true value "H°".
A latch signal e is output. In the register 11, the value of the counter 6 is latched by the latch signal e of the true value "H2," and this becomes a digital output corresponding to the input analog signal a.

また、レジスタ１１には、減算器１２が接続されている
。減算器１２でレジスタ１１にラッチされたディジタル
出力すから１が減算され、その減算出力が排他的論理和
回路１−３の一方の入力端子に入力されている。排他的
論理和回路１３の他方の入力端子にはカウンタ６の計数
値が入力されている。排他的論理和回路１３は減算器１
２の出力とカウンタ６の出力との排他的論理和をとり、
その出力により、電源側ヒステリシス回路１０ａ及びア
ース側ヒステリシス回路１０ｂにおける両アナログスイ
ッチ４ａ、４ｂをオン・オフ制御するようになっている
。Further, a subtracter 12 is connected to the register 11 . The subtracter 12 subtracts 1 from the digital output latched in the register 11, and the subtracted output is input to one input terminal of the exclusive OR circuit 1-3. The count value of the counter 6 is input to the other input terminal of the exclusive OR circuit 13. The exclusive OR circuit 13 is the subtracter 1
Take the exclusive OR of the output of 2 and the output of counter 6,
The output controls on/off of both analog switches 4a and 4b in the power supply side hysteresis circuit 10a and the ground side hysteresis circuit 10b.

次に上述のように構成されたＡ／Ｄ変換器の動作を説明
する。Next, the operation of the A/D converter configured as described above will be explained.

電源投入直後、レジスタ１１の値は“Ｏｏ“であり、こ
の値から減算器］２によって１がマイナスされ“１１”
となるので、カウンタ６が計数を開始するまでは、排他
的論理和回路１３の出力は真値”１”となって電源側ヒ
ステリシス回路１０ａのアナログスイッチ４ａがオン、
アース側ヒステリシス回路１０ｂのアナログスイッチ４
ｂがオフとなる。このとき、基準電源電圧ＶＲを１１Ｖ
１アナログスイッチ４ｇ、４ｂのオン抵抗はシフト用抵
抗３ａ、３ｂの抵抗値Ｒに比べて無視てきるとすると、
抵抗ラダー１の各タップには、アース側から順に、Ａ−
３Ｖ、Ｂ−５Ｖ、Ｃ−７Ｖ、Ｄ−９Ｖが現れる。Immediately after the power is turned on, the value of the register 11 is "Oo", and from this value, 1 is subtracted by the subtractor ]2 to become "11".
Therefore, until the counter 6 starts counting, the output of the exclusive OR circuit 13 becomes the true value "1" and the analog switch 4a of the power supply side hysteresis circuit 10a is turned on.
Analog switch 4 of ground side hysteresis circuit 10b
b is turned off. At this time, the reference power supply voltage VR is set to 11V.
Assuming that the on-resistance of 1 analog switches 4g and 4b is ignored compared to the resistance value R of shift resistors 3a and 3b,
Each tap on resistor ladder 1 has an A-
3V, B-5V, C-7V, and D-9V appear.

そして、この状態でカウンタ６の計数値が“ＯＯ“のと
きデコーダ７てデコードされた選択値によりアナログス
イッチ２ａかオンとなって判定基準電圧ｄはＡ−３Ｖが
選択される。以下、同様にしてカウンタ６の計数値が“
０１”のときＢ−５Ｖ１　“１０”のときＣ−７Ｖ、　
　“１］゛のときＤ−９Ｖが判定基準電圧ｄとして選択
される。In this state, when the count value of the counter 6 is "OO", the analog switch 2a is turned on based on the selection value decoded by the decoder 7, and A-3V is selected as the determination reference voltage d. Thereafter, in the same way, the count value of counter 6 is “
B-5V1 when “01” C-7V when “10”
When "1", D-9V is selected as the determination reference voltage d.

カウンタ６は発振器５から発生するクロックＣの数を計
数し、その計数値に従ってデコーダ７から出力される選
択値により、アナログスイッチ２ａ〜２ｄがオン、オフ
され、判定基準電圧ｄのレベルか変化する。比較器８は
判定基準電圧ｄとアナログ入力信号ａのレベルを比較し
、判定基準電圧ｄの方が高いときに真値“Ｈ“を出力す
る。The counter 6 counts the number of clocks C generated from the oscillator 5, and according to the counted value, the analog switches 2a to 2d are turned on and off according to the selection value output from the decoder 7, and the level of the determination reference voltage d changes. . The comparator 8 compares the level of the determination reference voltage d and the analog input signal a, and outputs the true value "H" when the determination reference voltage d is higher.

こうして、制御回路９がラッチ信号ｅを出力する時のカ
ウンタ６の値がレジスタ１１にラッチされ、これがディ
ジタル出力すとなる。In this way, the value of the counter 6 when the control circuit 9 outputs the latch signal e is latched in the register 11, and is output digitally.

また、レジスタ１１にラッチされたディジタル値は減算
器１２て１がマイナスされ、その値がカウンタ６の計数
値と一致した時に排他的論理和回路１３の出力が“Ｌ”
となって電源側ヒステリシス回路１０Ｈのアナログスイ
ッチ４ａがオフ、アス側ヒステリシス回路］、　Ｏｂの
アナログスイッチ４ｂかオンとなる。このとき、抵抗ラ
ダー１の各タップに現れる電圧はＡ−２Ｖ、Ｂ−４Ｖ、
Ｃ−６ＶＳＤ−８Ｖとなる。Further, the digital value latched in the register 11 is subtracted by 1 by the subtracter 12, and when the value matches the count value of the counter 6, the output of the exclusive OR circuit 13 becomes "L".
As a result, the analog switch 4a of the power supply side hysteresis circuit 10H is turned off, the as-side hysteresis circuit], and the analog switch 4b of Ob is turned on. At this time, the voltages appearing at each tap of the resistance ladder 1 are A-2V, B-4V,
It becomes C-6VSD-8V.

上記の動作を、さらに具体的に説明する。いま、例えば
アナログ入力信号ａのレベルが３．１Ｖであるとすると
、カウンタ６の計数値がＯＯ゛のとき判定基準電圧ｄは
３■、カウンタ６の計数値が“０１°のとき判定基準電
圧ｄは５ｖとなるので、カウンタ６の計数値が“０１′
のとき、比較器８は真値“Ｈｏを出力する。この出力に
より、制御回路９が真値“Ｈｏのう・ソチ信号ｅを出力
し、そのときのカウンタ６の計数値“０１°がレジスタ
１．１にラッチされてディジタル出力すとなる。The above operation will be explained in more detail. For example, if the level of the analog input signal a is 3.1V, when the count value of the counter 6 is OO゛, the judgment reference voltage d is 3■, and when the count value of the counter 6 is ``01°'', the judgment reference voltage is 3. Since d is 5V, the count value of counter 6 is "01'"
, the comparator 8 outputs the true value "Ho." This output causes the control circuit 9 to output the true value "Ho" signal e, and the count value "01°" of the counter 6 at that time is stored in the register. It is latched to 1.1 and output digitally.

また、レジスタ１１にラッチされたこのディジタル出力
は減算器１２によって１がマイナスされ００°となり、
カウンタ６の計数値が“００゛となって両者が一致した
とき排他的論理和回路１３の出力が“Ｌ２となり、アナ
ログスイ・ンチ４ａをオフ、アナログスイ・ソチ４ｂを
オン状態とする。このとき、抵抗ラダー１のタップの電
圧番よＡ−２Ｖ、Ｂ−４Ｖとなるので、アナログ入力信
号ａのレベルが微少変動してもディジタル出力すは変動
することがない。なお、カウンタ６の計数値が“０１′
となったとき、抵抗ラダー１の各タップの電圧はＡ−３
Ｖ、Ｂ−５Ｖに戻る。Also, this digital output latched in the register 11 is subtracted by 1 by the subtracter 12 and becomes 00°.
When the count value of the counter 6 becomes "00" and they match, the output of the exclusive OR circuit 13 becomes "L2", turning off the analog switch 4a and turning on the analog switch 4b. At this time, the voltage numbers of the taps of the resistor ladder 1 are A-2V and B-4V, so even if the level of the analog input signal a slightly fluctuates, the digital output does not fluctuate. Note that if the count value of counter 6 is “01”
When , the voltage at each tap of resistor ladder 1 is A-3
Return to V, B-5V.

結果として、アナログ入力信号ａのレベルとディジタル
出力すの値の関係は第２図に示した如くになり、ヒステ
リシス特性を有するようになる。As a result, the relationship between the level of the analog input signal a and the value of the digital output signal a becomes as shown in FIG. 2, and has a hysteresis characteristic.

なお、両ヒステリシス回路１０ａ、１０ｂにおけるシフ
ト用抵抗３ａ、３ｂの抵抗値を適宜に変えることにより
ヒステリシス特性を変えることが可能である。Note that it is possible to change the hysteresis characteristics by appropriately changing the resistance values of the shift resistors 3a and 3b in both hysteresis circuits 10a and 10b.

第３図には、上述のＡ／Ｄ変換器２０を利用した、車両
用ディジタル水温計のブロック構成図を示す。ヒステリ
シス特性を備えたＡ／Ｄ変換器２０により変換された、
センサ入力値の出力ディジタル値を、デコーダ２１がデ
ィジタル表示器２３の表示セグメント用にデコードし、
ドライバ２２によりディジタル表示器２３を駆動して水
温を表示させている。FIG. 3 shows a block diagram of a digital water temperature gauge for a vehicle that utilizes the A/D converter 20 described above. Converted by an A/D converter 20 with hysteresis characteristics,
The decoder 21 decodes the output digital value of the sensor input value for a display segment of the digital display 23;
A digital display 23 is driven by a driver 22 to display the water temperature.

このような構成とすれば、センサ入力のノイズ等による
微少変動等に対しても表示セグメントの点灯消灯のちら
つき等を生じさせることなく、高レスポンスで水温の表
示を行うことが可能となる。With such a configuration, it is possible to display the water temperature with high response without causing flickering of the display segments on or off even in response to minute fluctuations due to sensor input noise or the like.

第４図には、本発明の他の実施例を示す。この実施例の
抵抗ラダー１の各タップに現れる電圧は、基準電源電圧
ＶＲを１２Ｖとすると、アース側から順に、Ｅ−２，４
Ｖ、Ｆ−４，８Ｖ、Ｇ−７゜２Ｖ、Ｈ−９，６Ｖとなる
。減算器１２の出力は、第２のデコーダ１４によりデコ
ードされ、カウンタ６の出力と、減算器１２の出力が一
致したとき、排他的論理和回路１３の出力によりアナロ
グスイッチ２８〜２ｄが制御されるようになっている。FIG. 4 shows another embodiment of the invention. If the reference power supply voltage VR is 12V, the voltages appearing at each tap of the resistor ladder 1 in this embodiment are E-2, 4, in order from the ground side.
V, F-4, 8V, G-7°2V, H-9,6V. The output of the subtracter 12 is decoded by the second decoder 14, and when the output of the counter 6 and the output of the subtracter 12 match, the analog switches 28 to 2d are controlled by the output of the exclusive OR circuit 13. It looks like this.

これにより、アナログ入力信号ａのレベルとディジタル
出力すの値の関係は第５図に示した如くになり、ヒステ
リシス特性を有するようになる。As a result, the relationship between the level of the analog input signal a and the value of the digital output signal becomes as shown in FIG. 5, and has a hysteresis characteristic.

なお、上述の各実施例においては、２ビツトの深さを持
つＡ／Ｄ変換器を例とて説明したが、他の多数ビットの
Ａ／Ｄ変換器に関しても、同様にこの発明を適用するこ
とは勿論可能である。In each of the above-mentioned embodiments, an A/D converter with a depth of 2 bits was explained as an example, but the present invention can be similarly applied to other multi-bit A/D converters. Of course it is possible.

［発明の効果］ 以上説明したように、この発明によれば、複数の判定基
準電圧を得る抵抗ラダーの電源電圧側及び低電位側にそ
れぞれ直列接続されたシフト用抵抗と、このシフト用抵
抗のそれぞれに並列接続されたスイッチとからなり、デ
ィジタル出力に基づいて該スイッチの一方が開のとき他
方が閉に制御されて前記判定基準電圧をシフトさせ入力
アナログ電圧に対しヒステリシスを持ったＡ／Ｄ変換を
行わせるヒステリシス回路を設けたため、大規模又は複
雑な回路を要することなくヒステリシス特性を持ったＡ
／Ｄ変換器を実現することができ、入力アナログ電圧の
ノイズ等による微少変動や比較電圧附近のアナログ入力
値があっても安定したディジタル出力を得ることができ
、かつＡ／Ｄ変換のレスポンスか悪化しないという利点
がある。[Effects of the Invention] As explained above, according to the present invention, a shift resistor is connected in series to the power supply voltage side and a low potential side of a resistor ladder that obtains a plurality of determination reference voltages, and the shift resistor is and switches connected in parallel to each other, and when one of the switches is open and the other is closed based on the digital output, the judgment reference voltage is shifted and the A/D has hysteresis with respect to the input analog voltage. Since a hysteresis circuit is provided to perform the conversion, A with hysteresis characteristics can be achieved without requiring a large-scale or complicated circuit.
/D converter, it is possible to obtain a stable digital output even if there are minute fluctuations due to noise in the input analog voltage or analog input values near the comparison voltage, and the response of the A/D conversion can be It has the advantage of not getting worse.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明に係るＡ／Ｄ変換器の一実施例を一部
ブロックで示す回路図、第２図は同実施例におけるアナ
ログ入力信号のレベルとディジタル出力値との関係を示
す図、第３図は上記一実施例に係るＡ／Ｄ変換器を利用
したディジタル水温計のブロック構成図、第４図は本発
明の他の実施例を一部ブロックで示す回路図、第５図は
同実施例におけるアナログ入力信号のレベルとディジタ
ル出力値との関係を示す図、第６図は従来のＡ／Ｄ変換
器を一部ブロックで示す回路図、第７図は上記従来のＡ
／Ｄ変換器を用いたセンサ入力ディジタル表示装置の概
略ブロック図、第８図は他の従来のＡ／Ｄ変換器を用い
たセンサ入力ディジタル表示装置の概略ブロック図、第
９図は同センサ入力ディジタル表示装置におけるセンサ
入力とディジタル出力の関係を示す図である。 １：抵抗ラダー　　　２．アナログスイッチ列、３ａ、
３ｂ：シフト用抵抗、 ４ａ、４ｂ：アナログスイッチ、 ８：比較器、 １０ａ、１０ｂ：ヒステリシス回路、 ａ：アナログ入力信号、 ｂ＝ディジタル出力信号。 代理人　　弁理士　　三　好　　秀　和第１ 図 ２ビアトチ゛シ゛タル出力す 第２図 第３図 第４図 卆へ＋＜−ｐΔ゛（交FIG. 1 is a circuit diagram showing a partial block diagram of an embodiment of an A/D converter according to the present invention, and FIG. 2 is a diagram showing the relationship between the level of an analog input signal and a digital output value in the same embodiment. FIG. 3 is a block configuration diagram of a digital water temperature meter using an A/D converter according to the above embodiment, FIG. 4 is a circuit diagram showing another embodiment of the present invention in partial blocks, and FIG. A diagram showing the relationship between the level of an analog input signal and a digital output value in the same embodiment, FIG. 6 is a circuit diagram showing a conventional A/D converter in partial blocks, and FIG.
FIG. 8 is a schematic block diagram of a sensor input digital display device using another conventional A/D converter, and FIG. 9 is a schematic block diagram of a sensor input digital display device using an A/D converter. FIG. 3 is a diagram showing the relationship between sensor input and digital output in a digital display device. 1: Resistance ladder 2. Analog switch row, 3a,
3b: Shift resistor, 4a, 4b: Analog switch, 8: Comparator, 10a, 10b: Hysteresis circuit, a: Analog input signal, b = Digital output signal. Agent Patent Attorney Hidekazu Miyoshi No. 1 Figure 2 Viato Digital Output Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】 直列に接続された複数個の抵抗により電源電圧を分圧し
入力アナログ電圧と比較すべき複数の判定基準電圧を得
る抵抗ラダーが設けられ、入力アナログ電圧に対応した
前記判定基準電圧に基づいて当該入力アナログ電圧をデ
ィジタル出力に変換するＡ／Ｄ変換器であって、 前記抵抗ラダーの電源電圧側及び低電位側にそれぞれ直
列接続されたシフト用抵抗と該シフト用抵抗のそれぞれ
に並列接続されたスイッチとからなり前記ディジタル出
力に基づいて該スイッチの一方が開のとき他方が閉に制
御されて前記判定基準電圧をシフトさせ入力アナログ電
圧に対しヒステリシスを持ったＡ／Ｄ変換を行わせるヒ
ステリシス回路を設けてなることを特徴とするＡ／Ｄ変
換器。[Claims] A resistance ladder is provided which divides the power supply voltage using a plurality of resistors connected in series to obtain a plurality of judgment reference voltages to be compared with the input analog voltage, and the judgment standards corresponding to the input analog voltage are provided. An A/D converter that converts the input analog voltage into a digital output based on the voltage, the shift resistor being connected in series to the power supply voltage side and the low potential side of the resistor ladder, respectively, and the shift resistor, respectively. and switches connected in parallel to each other, and when one of the switches is open and the other is closed based on the digital output, the judgment reference voltage is shifted and the A/D conversion has hysteresis with respect to the input analog voltage. An A/D converter characterized by being provided with a hysteresis circuit that performs the following.