JPH0426109A - Method of generating figure pattern - Google Patents
Method of generating figure patternInfo
- Publication number
- JPH0426109A JPH0426109A JP13106990A JP13106990A JPH0426109A JP H0426109 A JPH0426109 A JP H0426109A JP 13106990 A JP13106990 A JP 13106990A JP 13106990 A JP13106990 A JP 13106990A JP H0426109 A JPH0426109 A JP H0426109A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- width
- patterns
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000008569 process Effects 0.000 claims description 23
- 238000013461 design Methods 0.000 claims description 5
- 238000000609 electron-beam lithography Methods 0.000 claims description 2
- 238000012546 transfer Methods 0.000 abstract description 4
- 238000010894 electron beam technology Methods 0.000 description 24
- 238000012545 processing Methods 0.000 description 19
- 239000010410 layer Substances 0.000 description 16
- 239000013598 vector Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 230000008719 thickening Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 101700004678 SLIT3 Proteins 0.000 description 1
- 102100027340 Slit homolog 2 protein Human genes 0.000 description 1
- 101710133576 Slit homolog 2 protein Proteins 0.000 description 1
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
Landscapes
- Electron Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路（ＬＳＩ）のマスクデータの図形デ
ータ処理技術に関し、マスク製作用あるいはウェハ上へ
の直接描画用の電子ビーム（ＥＢ）描画データを作成す
る際の図形データ処理で利用される図形パターン発生方
法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a graphic data processing technology for mask data of an integrated circuit (LSI), and relates to an electron beam (EB) for mask production or direct writing on a wafer. The present invention relates to a graphic pattern generation method used in graphic data processing when creating drawing data.
特に、同一層のパターンを例えば光と電子ビーム（ＥＢ
）を併用して形成する場合に各々のパターンデータを計
算機上で自動的に生成する技術に関するものである。In particular, patterns in the same layer can be formed using, for example, light and electron beams (EBB).
) is related to a technique for automatically generating each pattern data on a computer when forming pattern data in combination.
ＬＳＩの微細化に伴い、従来用いられてきた光転写法で
は１例えば最小線幅が０．５μｍ以下になると、波長に
依る解像限界のためパターン形成が困難に成りつつある
。一方、電子ビーム（ＥＢ）を用いてウェハ上に直接パ
ターンを形成する電子ビーム直接描画法では、孤立した
微細パターンの形成は可能だが、描画に時間がかかり、
ＬＳＩの量産には適していない、
また、パターンが密に入り組んでいる部分は、いｂゆる
近接効果と呼ぶ電子の散乱に起因するパターンのボケの
ため、微細なパターンが解像しがたくなる問題も存在し
ていた。With the miniaturization of LSIs, it is becoming difficult to form patterns using the conventionally used optical transfer method, for example, when the minimum line width becomes 0.5 μm or less, due to the resolution limit depending on the wavelength. On the other hand, with the electron beam direct writing method, which uses an electron beam (EB) to form a pattern directly on a wafer, it is possible to form isolated fine patterns, but it takes a long time to write.
It is not suitable for mass production of LSIs, and in areas where patterns are densely intricate, fine patterns become difficult to resolve due to pattern blurring caused by scattering of electrons called the proximity effect. Problems also existed.
これらの問題点を解決する一つの方法として、同層ハイ
ブリッド霧光の方法がある。この技術に関しては、特願
平１−１８８７３３号「バタン形成方法」しこ詳しく述
べられており、ここでは簡単に説明しておく。One method for solving these problems is the same-layer hybrid fog light method. This technique is described in detail in Japanese Patent Application No. 1-188733 entitled ``Method for Forming Battens,'' and will be briefly explained here.
同層ハイブリッドとは、一つの層を二種類の光やビーム
を用いて形成する方法で、例えば光と電子ビームを利用
する場合、パターンの輪郭部分を電子ビームで描画し、
パターン内部の面積の大きい部分を光で露光する。この
ようにすると、微細なパターンは、電子ビームで解像で
き、かつ大面積部分は光の一括転写が利用できるため、
全部をＥＢ描画する場合に比べ大幅なスループットの向
上が達成できる。さらにパターンの縁の部分のみＥＢ描
画していることから近傍に大きなパターンが存在してい
ても、近接効果による解像度の低下も抑えることができ
る。Same-layer hybrid is a method of forming one layer using two types of light or beams. For example, when using light and electron beams, the outline of the pattern is drawn with the electron beam,
A large area inside the pattern is exposed to light. In this way, fine patterns can be resolved with an electron beam, and large areas can be transferred all at once using light.
A significant improvement in throughput can be achieved compared to the case where the entire image is drawn with EB. Furthermore, since only the edges of the pattern are drawn with EB, even if a large pattern exists in the vicinity, a decrease in resolution due to the proximity effect can be suppressed.
この間層ハイブリッドを実際に適用するには、１つのマ
スクパターンから、光転写とＥＢ直接描画で用いる二種
類のマスクパターンを発生させる必要がある。人間が個
々の図形を直接処理するのは、誤操作、処理時間の点で
現実的でない。To actually apply this interlayer hybrid, it is necessary to generate two types of mask patterns for use in optical transfer and EB direct writing from one mask pattern. It is impractical for humans to directly process individual figures in terms of operational errors and processing time.
上記の特許出願に記載される技術では、分割寸法のパラ
メータＩＩ ａＩＩを導入し、それ以上のパターンデー
タとそれ以下のパターンデータに分けることを提案して
いる。The technique described in the above-mentioned patent application proposes to introduce a dividing dimension parameter IIaII and to divide the pattern data into pattern data larger than this and pattern data smaller than that.
すなわち、第９図に示すように１分割寸法ｓｒ ａＩ＋
以下のパターン２は、そのままでＥＢ描画パターンとし
１寸法″ａ′″以上のパターン１は１輪郭幅１１ ｂｌ
ｌで輪郭データ４と内部データ５に分離し、輪郭デー・
夕４はＥＢ描画パターンに、内部データ５は光転写パタ
ーンに用いる。That is, as shown in FIG. 9, one division dimension sr aI+
Pattern 2 below is an EB drawing pattern as it is, and pattern 1 with a dimension of 1 dimension "a" or more has a 1 outline width of 11 bl.
Separate the contour data 4 and internal data 5 with l, and
Data 4 is used for the EB drawing pattern, and internal data 5 is used for the optical transfer pattern.
しかしながら、設計が終了したマスクパターンに対し、
二種類のマスクパターンを発生させる方法については、
従来、技術的に考察された提案はなされていないか、あ
るいは極めて単純な場合に限った提案であった。例えば
、上記の特許出願で述べられている方法は、分割寸法Ｉ
Ｉ ａＩＩとパターン寸法の比較が判断点となるが、複
雑な形状をしている多角形のＬＳＩのパターンに対して
の処理方法は示されていない。However, for the mask pattern whose design has been completed,
For information on how to generate two types of mask patterns,
Until now, no proposals have been made that have been technically considered, or proposals have been made only for extremely simple cases. For example, the method described in the above-mentioned patent application uses a splitting dimension I
Comparison of IaII and pattern dimensions is the deciding point, but no method of processing polygonal LSI patterns having complex shapes is disclosed.
本発明の課題は、任意のＬＳＩのパターンに対し二種類
のマスクパターンを発生させ、複雑な形状をしている多
角形のＬＳＩのパターンに対しての処理力・可能な技術
を提供することにある。An object of the present invention is to generate two types of mask patterns for any LSI pattern, and to provide processing power and possible technology for polygonal LSI patterns with complex shapes. be.
本発明の前記ならびにその他の課題と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become clear from the description of this specification and the accompanying drawings.
前記課題を解決するために、本発明は、集積回路のマス
クパターンを設計する工程あるいは設計されたマスクパ
ータンを電子ビーム描画用のデータに変換する工程にお
ける図形パターン発生方法において、設計パターン図形
Ｐ。に対し、その全輪郭辺を図形が小さくなる方向に距
離り、たけ移動させ、新たなパターン図形Ｐ、を得る第
一の過程と、第一の過程で得られたパターン図形Ｐ１の
辺を図形が大きくなる方向に距離Ｌ２だけ移動させ、新
たなパターン図形Ｐｐｈを得る第二の過程と。In order to solve the above problems, the present invention provides a graphic pattern generation method in a process of designing a mask pattern for an integrated circuit or a process of converting a designed mask pattern into data for electron beam lithography. , the first step is to move all the outline sides by a distance in the direction of making the figure smaller, to obtain a new pattern figure P, and the side of the pattern figure P1 obtained in the first process is transformed into a figure. A second process of moving the pattern figure Pph by a distance L2 in the direction in which the figure becomes larger, and obtaining a new pattern figure Pph.
設計パターン図形Ｐ。から第一の過程で得られたパター
ン図形Ｐ□を減算して新たなパターン図形Ｐｅｂを得る
第三の過程とを有することを最も主要な特徴とする。Design pattern figure P. The main feature is that the third step is to obtain a new pattern figure Peb by subtracting the pattern figure P□ obtained in the first process from .
まず、ＬＳＩパターンの基本的な図形処理操作について
、簡単番５説明する。第２Ａ図は、パ太らせ″と呼ばれ
る処理で、パターンの全ての辺を、図形が大きくなる向
きに、ある一定距離移動させる処理である。３０１は太
らせ前の図形、３１１は太らせ後の図形を示す。First, basic graphic processing operations for LSI patterns will be explained in simple number 5. Fig. 2A shows a process called "pattern thickening" in which all edges of the pattern are moved a certain distance in the direction of increasing the size of the pattern. 301 is the figure before thickening, 311 is after thickening. The figure is shown below.
第２Ｂ図は、“細らせ”と呼ばれる処理で、パターンの
輪郭をなす全ての辺を、図形が小さくなる向きに、ある
一定距離移動させる処理である。FIG. 2B shows a process called "slimming" in which all sides forming the outline of the pattern are moved a certain distance in the direction of making the figure smaller.
３０２、３０３は細らせ前の図形、３１２．３１３は細
らせ後の図形を示す。細らせ処理では、細らせ前の図形
３０３が細らせ後の図形３１３になったように、図形が
分離したり、図形が無くなったりすることもある。302 and 303 indicate figures before thinning, and 312 and 313 indicate figures after thinning. In the thinning process, the figures may be separated or the figures may disappear, such as the figure 303 before being thinned becoming the figure 313 after being thinned.
ここで輪郭をなす辺と記したのは、マスクパタ−ンは一
般には様々な図形の集合体として記述されており、二つ
の図形を接続して一つの図形としていることもあり、第
２ｃ図の図形３０４．３１４のように単に辺を移動させ
たのでは、図形の切断が生じてしまうためである。この
ことがら判るように、細らせ処理ではあらかじめ輪郭を
抽出しておくと処理が容易となる。The outline edges are used here because a mask pattern is generally described as a collection of various shapes, and sometimes two shapes are connected to form a single shape. This is because if the sides are simply moved as in figures 304 and 314, the figure will be cut. As can be seen from this, in the thinning process, if the outline is extracted in advance, the process becomes easier.
なお、“太らせ″あるいは″細らせ″の幅は、ここでは
片側で表示することにする。すなわち、距離Ｓの太らせ
とは、両側では２Ｓだけ、パターンが太まる。Note that the width of "thickening" or "thinning" will be displayed on one side here. That is, thickening by a distance S means that the pattern becomes thicker by 2S on both sides.
第２Ｄ図は、図形間の″減算″処理を示す０図形３０５
，３０６から図形３１．５，３１６を減算した結果が図
形３２５．３２６である。図形３２５，３２６では、領
域を明示するため斜線を入れた。Figure 2D shows the 0 figure 305 which shows the "subtraction" process between figures.
, 306 by subtracting the figures 31.5, 316 is the figure 325.326. In the figures 325 and 326, diagonal lines are added to clearly indicate the areas.
以上の図形処理操作を前提に、任意のＬＳＩパターンに
対し、二種類のマスクパターンを発生させる原理を第１
図を用いて説明する。なお各々に対応したパターン例を
第１図右側に示した。Based on the above graphic processing operations, we first explain the principle of generating two types of mask patterns for any LSI pattern.
This will be explained using figures. Examples of patterns corresponding to each are shown on the right side of FIG.
処理は３つのステップで槽成される。基になるマスクパ
ターン（設計パターン図形）をＰ。で表わす。The process consists of three steps. The base mask pattern (design pattern figure) is P. It is expressed as
ステップ１０１：マスクパターンＰ。を幅Ｌ８細らせ処
理し、その結果できたパターンをＰｌとする。Step 101: Mask pattern P. The width L8 is reduced, and the resulting pattern is designated as Pl.
ステップ１０２：パターンＰ１を幅Ｌ２太らせ処理し、
その結果できたパターンをＰｐｈとする。Step 102: Process the pattern P1 to increase the width L2,
The resulting pattern is called Pph.
ステップ１０３：マスクパターンＰ０からパターンＰ１
を減算処理し、その結果できたパターンをＰｅｂとする
。Step 103: From mask pattern P0 to pattern P1
, and the resulting pattern is designated as Peb.
ここで、Ｌ□＞Ｌ、とする。パターンＰｐｈは光転写等
の大面積に対応したパターン形成法で使用され、パター
ンＰｅｂはＥＢ描画に代表される微細パターン形成法で
使われる。Here, it is assumed that L□>L. The pattern Pph is used in a pattern forming method corresponding to a large area such as phototransfer, and the pattern Peb is used in a fine pattern forming method typified by EB writing.
ステップ１０１でマスクパターンＰ。に存在している下
側の凸部は、幅が２Ｌ１以下のため細らせにより消滅し
ている。パターンＰｐｈとパターンＰｅｂは幅Ｌ２だけ
重なっているが、これは二種類のパターン形成をする際
の重ね合せを保証するためである。理想的にはＬ２＝０
で良いが、重ね合せの誤差がゼロとならないこと、また
１例えば、光転写法で使用するレンズに歪みがあるため
、パターン形成の位置誤差が必ず存在していることから
、実際にはＬ２はゼロにできない。At step 101, a mask pattern P is created. The lower convex portion existing in , whose width is less than 2L1, disappears due to thinning. The pattern Pph and the pattern Peb overlap by a width L2, but this is to ensure overlapping when forming two types of patterns. Ideally L2=0
However, in reality, L2 is It cannot be set to zero.
以下、本発明の一実施例を図面を用いて具体的に説明す
る。Hereinafter, one embodiment of the present invention will be specifically described using the drawings.
まず、太らせ、細らせ、減算の図形処理の具体的な計算
方法について説明する。ここで示すのは一例であって、
機能を実現できればここで述べる方法に限定されるもの
ではない。First, a specific calculation method for graphic processing of fattening, thinning, and subtraction will be explained. What is shown here is just an example,
The method is not limited to the method described here as long as the function can be realized.
太らせは各辺を移動させれば良く、処理上問題はない。To thicken it, just move each side, and there is no problem in processing.
細らせは、まず、輪郭を抽出し、抽出された輪郭辺に対
し辺を移動させることとする。To narrow the contour, first extract the contour and move the edges relative to the extracted contour edges.
ここでは輪郭抽出の手段として「スリット法」を説明す
る。このスリット法は、計算機に適した算法であり、処
理速度も早いことから一般的に広く用いられている。Here, we will explain the "slit method" as a means of contour extraction. This slit method is generally widely used because it is suitable for computers and has a fast processing speed.
スリット法は、多角形の各頂点を通るＸ軸に垂直な線に
よって区切られるスリットに注目し、各スリット毎に処
理を進める。まず、多角形のＸ軸に平行な辺を図形内部
を左に見るように方向付け、ベクトルとして記述する。The slit method focuses on slits separated by lines perpendicular to the X-axis passing through each vertex of a polygon, and proceeds with processing for each slit. First, the sides parallel to the X-axis of the polygon are oriented so that the interior of the polygon is viewed to the left, and described as a vector.
第３図（スリット法を説明するための図）に示す矩形４
個からなるスリット１〜４のうちスリット２に注目する
と、スリット２内では左向きと右向きのベクトル１００
１から１００８の８個のベクトルの集合となる。図形が
存在していない上方から下方へ処理を進めることとし、
図形重複度にの初期値をＯとする。Rectangle 4 shown in Figure 3 (diagram for explaining the slit method)
If we pay attention to slit 2 among slits 1 to 4 consisting of
This is a set of 8 vectors from 1 to 1008. We will proceed from the top where no figure exists to the bottom,
Let the initial value of the figure multiplicity be O.
図形重複度には、左向きのベクトルが存在すれば＋１し
、右向きのベクトルが存在すれば−１すると、図形重複
度ｋを累計していくことで、ベクトルで挟まれる各領域
の図形重複度ｋが計算できる。各領域での図形重複度ｋ
を第３図中に示した。The figure multiplicity is incremented by +1 if there is a leftward vector, and -1 if there is a rightward vector. can be calculated. Figure multiplicity k in each area
is shown in Figure 3.
図形重複度ｋがＯから１に変わるベクトルと、図形重複
度ｋが１から０に変るベクトルを取り出せば、輪郭をな
すＸ軸に平行なベクトルを求めることができる。第３図
の太いベクトルが１輪郭をなすＸ軸に平行なベクトルで
ある。この処理を全スリットに対して施せば、入力図形
の輪郭のうちＸ軸に平行な辺を抽出できる。Ｙ軸に平行
な辺は、例えば、次のようにすれば求められる。得られ
たＸ軸に平行なベクトルを始点と終点の２点に分け、各
点を座標値Ｘを第１キー、座標値Ｙを第２キーとしてソ
ートする。できた点列を２つづつ組にしてゆけば、それ
ら２つの点がＹ軸に平行なベクトルの始点と終点となる
。このようにして、輪郭辺の抽出が可能となる。By extracting a vector in which the figure multiplicity k changes from O to 1 and a vector in which the figure multiplicity k changes from 1 to 0, a vector parallel to the X-axis forming the outline can be found. The thick vectors in FIG. 3 are vectors parallel to the X axis forming one contour. If this process is applied to all slits, sides parallel to the X axis can be extracted from the outline of the input figure. For example, the side parallel to the Y axis can be found as follows. The obtained vector parallel to the X axis is divided into two points, a starting point and an ending point, and each point is sorted using the coordinate value X as the first key and the coordinate value Y as the second key. If we combine the resulting point sequences into pairs, those two points become the starting and ending points of a vector parallel to the Y axis. In this way, the contour sides can be extracted.
本発明で述べる輪郭抽出処理としては１例えばこのスリ
ット法をそのまま適用できる。As the contour extraction processing described in the present invention, for example, this slit method can be applied as is.
なお、例えば、日経エレクトロニクス誌、１９８０年４
月２８日号、Ｐ２Ｏ−１０７に解説されているように、
入力図形に斜め線が存在している場合でもスリット法は
適用できる。For example, Nikkei Electronics Magazine, 1980, 4
As explained in the 28th issue of the month, P2O-107,
The slit method can be applied even if there are diagonal lines in the input figure.
輪郭辺が得られれば、辺とその辺に接続する２つの辺と
の関係を調べることで、細らせ処理は容易に実施できる
。Once a contour edge is obtained, thinning processing can be easily performed by examining the relationship between the edge and the two edges connected to that edge.
スリット法は減算処理にも利用できる。パターンＰａか
らパターンｐｂを減算するＰａ−Ｐｂを例に、第４Ａ図
及び第４Ｂ図を用いて説明する。説明を簡単にするため
第４Ａ図に示すように、Ｐａ、 Ｐｂとも既に輪郭抽出
され、図形の重なりが無いとする。Ｐａを構成するＸ軸
に平行な辺は、図形内部を左にみる向きに方向付ける。The slit method can also be used for subtraction processing. An example of Pa-Pb in which pattern pb is subtracted from pattern Pa will be explained using FIGS. 4A and 4B. To simplify the explanation, it is assumed that contours of both Pa and Pb have already been extracted and there is no overlapping of figures, as shown in FIG. 4A. The sides parallel to the X axis forming Pa orient the inside of the figure to the left.
一方、ｐｂを構成するＸ軸に平行な辺は、Ｐａとは逆向
きの方向を持たせる。両者のベクトルを一緒にしてスリ
ット法を適用すれば、減算処理した輪郭ベクトルを求め
ることができる。第４Ｂ図はｐｂのベクトルの向きを変
えて、スリット法を適用した結果で、斜線部がＰａ−Ｐ
ｂを示している。スリット３に、図形の重複度にの値を
併せて示した。On the other hand, the side parallel to the X axis constituting pb has a direction opposite to that of Pa. By combining both vectors and applying the slit method, the subtracted contour vector can be obtained. Figure 4B shows the result of applying the slit method by changing the direction of the vector of pb, and the shaded area is Pa-P.
b. In slit 3, the value of the degree of overlap of figures is also shown.
次に、具体的な実施例を示す、同層ハイブリッド法が適
しているパターンは、微細なパターンが存在し、かつ大
きな面積を有するパターンが同時に存在する層である。Next, a pattern for which the same-layer hybrid method is suitable, as shown in a specific example, is a layer in which a fine pattern exists and a pattern having a large area simultaneously exists.
このようなパターンの例として１例えば配線層やゲート
層がある。配線層では線幅がサブミクロンへと縮小され
つつあり、かつ外部との電気的な接続のためのパッドと
呼ぶ１００μｍ角程度の広い領域も同時に多数必要だか
らである。ゲート層では、ゲート部分が例えば１．０μ
ｍ幅の線で構成され、ゲート部から引き出された電極部
や配線部分が有り、さらにはダイナミック型のメモリ部
等ではキャパシタを構成するための広い面積を持つパタ
ーンが要求される。このように、ＬＳＩパターンでは細
線部分と広い面積を必要とする部分とが同一層内で混在
することが希でなく、また、同層ハイブリッド法の適用
効果が大きいことから、このような代表的なパターンを
取り上げて説明する。Examples of such patterns include wiring layers and gate layers. This is because the line width of the wiring layer is being reduced to submicrons, and a large number of wide areas of about 100 μm square called pads for electrical connection with the outside are also required at the same time. In the gate layer, the gate portion has a thickness of, for example, 1.0μ.
It is composed of m-wide lines, has an electrode part and a wiring part drawn out from the gate part, and furthermore, in a dynamic type memory part, etc., a pattern with a wide area is required to constitute a capacitor. In this way, in LSI patterns, it is not uncommon for thin line parts and parts that require a large area to coexist in the same layer, and because the effect of applying the same layer hybrid method is large, such representative I'll pick up and explain some patterns.
第５図は、線幅１．０μｍの配線層に本発明を適用した
例の一部を示す図である。第５図の左側（、）の図形は
、配線パターンと、電気的な接続をとるためのコンタク
トホールを形成するために幅が広くなったパターンであ
る。右側（ｂ）の図形は大きいパターンの一部を示して
いる。配線パターンでは、はとんどのパターンが一定線
幅で構成されており、左側（ａ）の図形の上部がこの一
定線幅のパターンの一部に相当している。FIG. 5 is a diagram showing a part of an example in which the present invention is applied to a wiring layer with a line width of 1.0 μm. The figure on the left side (,) of FIG. 5 is a pattern whose width is increased to form a wiring pattern and a contact hole for electrical connection. The figure on the right (b) shows part of a larger pattern. Most of the wiring patterns have a constant line width, and the upper part of the figure on the left side (a) corresponds to a part of the pattern with the constant line width.
まず、ステップ１で、入力マスクパターンＰ０をスリッ
ト法により輪郭抽出し、その後５幅り。First, in step 1, the outline of the input mask pattern P0 is extracted by the slit method, and then 5 widths are extracted.
＝０．６μｍの細らせ処理を行う。これによりパターン
Ｐ、が得られる。左側（ａ）の幅１．０μｍのパターン
は、両側から０．６μｍずつ細められるため、パターン
が無くなる。コンタクト形成のため幅が広くなった部分
は、パターンが残っている。ステップ２では幅Ｌ２＝０
．３μｍの太らせを行う。Ｌ２＜Ｌ、だから、この太ら
せによりパターン同士が重なることはない。得られたパ
ターンがパターンＰｐｈ（斜線を施した部分）であり、
光転写用のマスクあるいはレチクルとして用いられる。= 0.6 μm thinning treatment is performed. As a result, pattern P is obtained. The pattern with a width of 1.0 μm on the left side (a) is narrowed by 0.6 μm from both sides, so that the pattern disappears. The pattern remains in the area where the width was widened for contact formation. In step 2, width L2=0
．． Thicken by 3 μm. L2<L, so this thickening prevents the patterns from overlapping each other. The obtained pattern is pattern Pph (shaded area),
Used as a mask or reticle for phototransfer.
もちろん、パターンＰｐｈはミラー反転、レチクル用な
ら拡大等の処理をさらに受けて、マスクあるいはレチク
ル描画用のデータにフォーマット変換される。Of course, the pattern Pph is further subjected to processing such as mirror inversion and enlargement if it is for a reticle, and then formatted into data for mask or reticle drawing.
ＥＢ直接描画用のパターンＰｅｂ（・点を施した部分）
のデータは、マスクパターンＰ０からパターンＰ、を減
算して得られる。ここでも既に述べたようにスリット法
を応用する。このようにして得られた二ツのパターンＰ
ｐｈ 、 Ｆ ｅｂは、Ｌ、＝０．３μ閣の重なりが
ある。EB direct drawing pattern Peb (dotted area)
The data is obtained by subtracting pattern P from mask pattern P0. As already mentioned, the slit method is applied here as well. Two patterns P obtained in this way
ph and F eb have an overlap of L,=0.3μ.
第６図は、第５図と同じパターンに対し、細らせ幅Ｌ
１． ＝ ０．４ ｐ ｍ、その後の太らせ幅り、＝０
．２μｍとした場合である。ステップ１の細らせ処理の
結果、左側Ｃａ＞の１．０μｍ幅のパターンは両側から
０．４μｍずつ細められて幅０．２μｍとなっている。Figure 6 shows the thinning width L for the same pattern as Figure 5.
1. = 0.4 p m, subsequent thickening width, = 0
．． This is a case where the thickness is 2 μm. As a result of the thinning process in step 1, the 1.0 μm wide pattern on the left side Ca> is narrowed by 0.4 μm from both sides to a width of 0.2 μm.
二つのパターンの重なりは、Ｌ２＝０．２μｍである。The overlap between the two patterns is L2=0.2 μm.
第６図では、重ね合せの精度が要求されるが、左側（ａ
）上部の一定線幅部分でＥＢ描画の割合が減っているこ
とから、ポイントビームを用いたＥＢ描画を利用する場
合、生産性を向上できる。In Fig. 6, overlay accuracy is required, but the left side (a
) Since the proportion of EB writing is reduced in the upper constant line width portion, productivity can be improved when using EB writing using a point beam.
第５図、第６図どちらの場合もパラメータ値を変えるの
みで、同じ演算方法によりパターンデータを作成できる
。In both cases of FIG. 5 and FIG. 6, pattern data can be created using the same calculation method by simply changing the parameter values.
第７図は、第１図の変形である。FIG. 7 is a modification of FIG.
第１図でＥＢ直接描画用データをＰ。−Ｐｌとしていた
ものを、パターンＰ１を幅り、太らせパターンＰ２とし
、Ｐ、−Ｐ、により求めている。In Figure 1, the data for EB direct drawing is P. -Pl, the pattern P1 is made wider and the pattern P2 is made thicker, and P and -P are obtained.
つまり、ステップ２０１：マスクパターンＰ。That is, step 201: mask pattern P.
を幅Ｌ１細らせ処理し、その結果できたパターンをＰ□
とする。The width L1 is reduced, and the resulting pattern is P□
shall be.
ステップ２０２：パターンＰ１を幅Ｌ２太らせ処理し、
その結果できたパターンをｐｐｈとする。Step 202: Process the pattern P1 to increase the width L2,
The resulting pattern is called pph.
ステップ２０３：パターンＰ、を幅り、太らせ処理し、
その結果できたパターンをＰ２とする。Step 203: Widen and thicken the pattern P,
The resulting pattern is designated as P2.
ステップ２０４：マスクパターンＰ。がらパターンＰ２
を減算処理し、その結果できたパターンをＰｓｂとする
。Step 204: Mask pattern P. Gara pattern P2
, and the resulting pattern is designated as Psb.
この場合、二つのパターンの重なり幅はり。In this case, the width of the overlap between the two patterns.
Ｌ３であり、従ってＬ２＞Ｌ、である必要がある。L3, therefore, it is necessary that L2>L.
第８図は、第５図と同じパターンに対して、第７図に示
した方法でパターンデータを作成した場合である。細ら
せ幅Ｌ工＝０．６μｍ、その後の太らせ幅り、＝０．４
μｍ、Ｌ３＝０．２ｐｍとした０重なり幅は、 Ｌ２−
Ｌ、＝０．２μｍとなる。このデータ作成方法は、ＥＢ
描画する大面積部の縁の部分を０゜４μｍとしながらも
１幅１．０μｍの線に対しては全てＥＢでの描画が可能
にできる。ＥＢ直接描画で可変成形ビームを利用する場
合、第６図の左上の図形のように細いＥＢ描画パターン
を２つ作るよりも、このように一定幅以下の部分は全て
ＥＢ描画にした方が、ショツト数が減るため生産性が向
上する。FIG. 8 shows a case where pattern data is created using the method shown in FIG. 7 for the same pattern as in FIG. 5. Narrowing width L = 0.6μm, subsequent thickening width = 0.4
The zero overlap width with μm and L3=0.2pm is L2-
L,=0.2 μm. This data creation method is
Although the edge portion of the large area area to be drawn is set to 0°4 μm, it is possible to draw all lines with a width of 1.0 μm using EB. When using a variable shaped beam for EB direct writing, it is better to use EB writing for all areas below a certain width than to create two thin EB writing patterns like the upper left figure in Figure 6. Productivity improves because the number of shots is reduced.
以上１本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。The present invention has been specifically explained above based on examples, but
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.
以上、説明したように、本発明によれば、同一層のパタ
ーンを例えば光とＥＢを併用して形成する場合において
、光とＥＢＢ４Ｏパターンデータを計算機上で自動的に
生成することができる。As described above, according to the present invention, when forming a pattern in the same layer using a combination of light and EB, for example, light and EBB4O pattern data can be automatically generated on a computer.
また、簡単な図形処理を組み合わせることにより、パラ
メータ値や図形処理手順を変更するだけで、パターン謝
光装置の特徴に適したマスクパターンを容易に発生でき
る利点を有している。Furthermore, by combining simple graphic processing, it has the advantage that a mask pattern suitable for the characteristics of the pattern processing device can be easily generated by simply changing parameter values and graphic processing procedures.
この結果、ショツト数が減るので、生産性を向上するこ
とができる。As a result, the number of shots is reduced, so productivity can be improved.
第１図は、本発明の任意のＬＳＩパターンに対し、二種
類のマスクパターンを発生させる原理を説明するための
図。
第２Ａ図、第２Ｂ図、 ＋ｔＳ２Ｃ図、第２Ｄ図は。
本発明のＬＳＩパターンの基本的な図形処理操作を説明
するための図、
第３図は、本発明の一実施例のスリット法を説明するた
めの図。
第４Ａ図、第４Ｂ図は１本実施例のスリット法による減
算処理を説明するための図、
第５図は、線幅１．０μｍの配線層に本発明を適用した
例の一部を示す図、
第６図は、第５図と同じパターンに対し、細らせ幅Ｌｉ
＝０．４ｐｍ、その後の太らせ幅Ｌ２＝０．２μｍとし
た場合の例を示す図、
第７図は、第１図の変形例を示す図。
第８図は、第５図と同じパターンに対して、第７図に示
した方法でパターンデータを作成した場合の例を示す図
。
第９図は１分割寸法のパラメータを導入し、それ以に−
のパターンデータとそれ以下のパターンデ−夕に分ける
従来の同層ハイブリッド法を説明するための図である。
図中、Ｐｏ・・・マスクパターン（設計パターン図形）
、Ｐ工・・・Ｐ、の辺を図形が小さくなる方向に距ＭＬ
、だげ移動させたパターン図形、ｌ）２・・・Ｐ、の辺
を図形が大きくなる方向に距離り、たけ移動させたパタ
ーン（パターン図形）、Ｐｐｈ・・・Ｐｌの辺を図形が
大きくなる方向に距離Ｌ２だけ移動させた新たなパター
ン（パターン図形）、Ｐｅｂ・・・ＰＤからＰ、又はＰ
２を減算した新たなパターン（パターン図形）。FIG. 1 is a diagram for explaining the principle of generating two types of mask patterns for an arbitrary LSI pattern according to the present invention. Figures 2A, 2B, +tS2C, and 2D are. FIG. 3 is a diagram for explaining the basic graphic processing operation of the LSI pattern of the present invention. FIG. 3 is a diagram for explaining the slit method of one embodiment of the present invention. Figures 4A and 4B are diagrams for explaining the subtraction process using the slit method in this embodiment. Figure 5 shows a part of an example in which the present invention is applied to a wiring layer with a line width of 1.0 μm. Figure 6 shows the thinning width Li for the same pattern as in Figure 5.
= 0.4 pm, and the subsequent thickening width L2 = 0.2 μm. FIG. 7 is a diagram showing a modification of FIG. 1. FIG. 8 is a diagram showing an example in which pattern data is created using the method shown in FIG. 7 for the same pattern as in FIG. 5. Figure 9 introduces the parameter of 1 division dimension, and then -
FIG. 2 is a diagram for explaining a conventional same-layer hybrid method in which pattern data is divided into pattern data of 1 and pattern data of the following. In the figure, Po...mask pattern (design pattern figure)
, P-work...P distance ML in the direction of the smaller shape of the side of P.
, a pattern figure that has been moved by a distance, l) 2...The side of P is distanced in the direction in which the figure becomes larger, and a pattern (pattern figure) that has been moved by a distance, Pph...the side of Pl is made larger. A new pattern (pattern figure) moved by a distance L2 in the direction of Peb...PD to P, or P
A new pattern (pattern figure) obtained by subtracting 2.
Claims (1)
計されたマスク−パタンを電子ビーム描画用のデータに
変換する工程における図形パターン発生方法において、
設計パターン図形Ｐ＿０に対し、その全輪郭辺を図形が
小さくなる方向に距離Ｌ＿１だけ移動させ、新たなパタ
ーン図形Ｐ＿１を得る第一の過程と、該第一の過程で得
られたパターン図形Ｐ＿１の辺を図形が大きくなる方向
に距離Ｌ＿２だけ移動させ、新たなパターン図形Ｐｐｈ
を得る第二の過程と、前記設計パターン図形Ｐ＿０から
得られたパターン図形Ｐ＿１を減算して新たなパターン
図形Ｐｅｂを得る第三の過程とを有することを特徴とす
る図形パターン発生方法。In a graphic pattern generation method in a process of designing a mask pattern for an integrated circuit or a process of converting a designed mask pattern into data for electron beam lithography,
A first process of moving all contour sides of the design pattern figure P_0 by a distance L_1 in the direction in which the figure becomes smaller to obtain a new pattern figure P_1, and a process of obtaining a new pattern figure P_1 in the first process. Move the sides by a distance L_2 in the direction where the figure becomes larger, and create a new pattern figure Pph.
and a third step of subtracting the pattern figure P_1 obtained from the designed pattern figure P_0 to obtain a new pattern figure Peb.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13106990A JP2854674B2 (en) | 1990-05-21 | 1990-05-21 | Figure pattern generation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13106990A JP2854674B2 (en) | 1990-05-21 | 1990-05-21 | Figure pattern generation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0426109A true JPH0426109A (en) | 1992-01-29 |
| JP2854674B2 JP2854674B2 (en) | 1999-02-03 |
Family
ID=15049274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13106990A Expired - Fee Related JP2854674B2 (en) | 1990-05-21 | 1990-05-21 | Figure pattern generation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2854674B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100295869B1 (en) * | 1998-05-29 | 2001-07-12 | 가네꼬 히사시 | Mask manufacturing method |
| JP2003195511A (en) * | 2001-12-27 | 2003-07-09 | Shinko Electric Ind Co Ltd | Method and device for exposure |
| JP2008292871A (en) * | 2007-05-28 | 2008-12-04 | Dainippon Printing Co Ltd | Method for creating drawing data, and drawing method |
| JP2009223202A (en) * | 2008-03-18 | 2009-10-01 | Fujitsu Microelectronics Ltd | Creating method of data for exposure, and photomask manufacturing method |
| US7810066B2 (en) | 2006-10-06 | 2010-10-05 | Elpida Memory, Inc. | Irradiation pattern data generation method, mask fabrication method, and plotting system |
| JP2012028555A (en) * | 2010-07-23 | 2012-02-09 | Fujitsu Semiconductor Ltd | Exposure data creation method, exposure data creating device, and semiconductor device manufacturing method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5309930B2 (en) * | 2008-11-28 | 2013-10-09 | 大日本印刷株式会社 | Drawing data creation program, drawing data creation method, drawing data creation device, drawing system |
-
1990
- 1990-05-21 JP JP13106990A patent/JP2854674B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100295869B1 (en) * | 1998-05-29 | 2001-07-12 | 가네꼬 히사시 | Mask manufacturing method |
| JP2003195511A (en) * | 2001-12-27 | 2003-07-09 | Shinko Electric Ind Co Ltd | Method and device for exposure |
| US7810066B2 (en) | 2006-10-06 | 2010-10-05 | Elpida Memory, Inc. | Irradiation pattern data generation method, mask fabrication method, and plotting system |
| JP2008292871A (en) * | 2007-05-28 | 2008-12-04 | Dainippon Printing Co Ltd | Method for creating drawing data, and drawing method |
| JP2009223202A (en) * | 2008-03-18 | 2009-10-01 | Fujitsu Microelectronics Ltd | Creating method of data for exposure, and photomask manufacturing method |
| US8141009B2 (en) | 2008-03-18 | 2012-03-20 | Fujitsu Semiconductor Limited | Preparing data for hybrid exposure using both electron beam exposure and reticle exposure in lithographic process |
| JP2012028555A (en) * | 2010-07-23 | 2012-02-09 | Fujitsu Semiconductor Ltd | Exposure data creation method, exposure data creating device, and semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2854674B2 (en) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3148770B2 (en) | Photomask and mask pattern data processing method | |
| US4895780A (en) | Adjustable windage method and mask for correction of proximity effect in submicron photolithography | |
| US6586341B2 (en) | Method of manufacturing semiconductor device | |
| JP2002208639A (en) | Method and device for forming mutual connecting line into integrated circuit | |
| KR20110117404A (en) | Method for manufacturing semiconductor device using unified optical proximity correction | |
| JP2013026245A (en) | Method for generating wiring pattern data | |
| US7569842B2 (en) | Method for correcting electron beam exposure data | |
| JPH0426109A (en) | Method of generating figure pattern | |
| US6271852B1 (en) | boundary processing of oblique overlapping graphics to achieve dimensionally accurate electron beam irradiation | |
| CN100592494C (en) | Method for correcting layout design for correcting metallic coating of contact hole | |
| JP3286225B2 (en) | Pattern design method | |
| JP2012244082A (en) | Generation method of exposure data | |
| JPH0529187A (en) | Apparatus and method for forming exposure data | |
| JPH0981622A (en) | Method for generating flattened pattern | |
| JP3366686B2 (en) | Inspection method of light exposure mask | |
| JPH0473929A (en) | Pattern formation | |
| CN104050309A (en) | Layout optimization of a main pattern and a cut pattern | |
| JPH0513313A (en) | Aligner | |
| JP2003045780A (en) | Method for preparing mask lithographic data | |
| JPS5922160A (en) | Graph processing method | |
| JPH10335206A (en) | Method and apparatus for creating mask pattern data | |
| JP2002296759A (en) | Production method for mask and electron beam plot data generating method | |
| JPH04191739A (en) | Photomask manufacturing device | |
| JPS6066428A (en) | Electron beam exposing method | |
| JPH0586849B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |