JPH04259180A - Video signal recording and reproducing processing unit - Google Patents

Abstract

PURPOSE:To reproduce a picture with high picture quality by classifying high resolution image pickup elements into plural picture blocks, controlling a drive pulse of the image pickup element so as to read each picture block in a timing suitable for the recorder, converting the classified picture data block into a video signal and synthesizing plural video data blocks recorded with classification when the signal is recorded onto a usual recorder or reproduced from the recorder. CONSTITUTION:The processing unit is provided with a solid-state image pickup element 6 on the end face of which an image from an object 2 is formed through an objective lens 4, a process circuit 8 generating a picture signal from the image pickup signal subjected to photoelectric conversion by the solid-state image pickup element 6 and outputting the picture signal to a recording reproduction section (not shown), and a drive signal generator 10 generating an image pickup element drive signal driving the solid-state image pickup element 6 at a prescribed timing. A synchronizing signal generating circuit 12 generates a synchronizing signal to control the processing of the process circuit 8 and the drive timing of the drive signal generator 10.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】0001

【産業上の利用分野】本発明は、標準的映像信号を記録
再生する記録装置で高品位画像を記録再生可能にした映
像信号記録再生処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal recording and reproducing processing device which enables a recording device for recording and reproducing standard video signals to record and reproduce high quality images.

【０００２】0002

【従来技術】近年、標準的な映像信号による画像より、
はるかに高解像度の画像を再生できるハイビジョン（以
下、ＨＤＴＶと略記）等の高品位テレビジョンが実用化
された。[Prior Art] In recent years, images based on standard video signals,
High-definition televisions such as high-definition television (hereinafter abbreviated as HDTV), which can reproduce images with much higher resolution, have been put into practical use.

【０００３】上記ＨＤＴＶの映像信号は、例えば、ＮＴ
ＳＣ方式のカラー映像信号に比べ５倍程度の帯域幅を有
する広帯域映像信号であり、またその走査線数も２倍近
い数となっている。[0003] The video signal of the HDTV is, for example, NT
It is a wideband video signal that has a bandwidth about five times that of the SC color video signal, and the number of scanning lines is almost twice as many.

【０００４】このような高品位の画像を記録するために
、高品位画像専用の記録装置を用いたり、ＭＵＳＥ方式
の様な帯域圧縮技術を用いているものが提案されている
。[0004] In order to record such high-quality images, it has been proposed to use a recording device exclusively for high-quality images or to use a band compression technique such as the MUSE method.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、高品位
画像専用の記録装置は非常に高価であり、ＭＵＳＥ方式
等の帯域圧縮技術を用いたものは、デコードの際、補間
を行うので画質劣化の可能性がある。さらに、再生の際
、現行のＮＴＳＣ用のモニタしか無い場合再生すること
ができない。[Problems to be Solved by the Invention] However, recording devices dedicated to high-quality images are very expensive, and devices that use band compression technology such as the MUSE method perform interpolation during decoding, which can cause image quality deterioration. There is sex. Furthermore, when playing back, if only a current NTSC monitor is available, playback is not possible.

【０００６】また、実開平１−１５１６８４号に開示さ
れている従来例は、フレームメモリに一時的に記憶され
た画像データをライン単位で間引くと共に、ラインバッ
ファに各ライン単位で記憶された画像データをＮＴＳＣ
画像信号レーザで読出すことにより低解像度の表示装置
で表示できるものを開示している。この装置では、画質
の劣化を伴う変換を行っているので、記録装置に記録し
た信号を再生した場合、高品位画像を再生できない。Furthermore, in the conventional example disclosed in Utility Model Application Publication No. 1-151684, the image data temporarily stored in the frame memory is thinned out line by line, and the image data stored in the line buffer in line units is thinned out. NTSC
Disclosed is an image signal that can be displayed on a low resolution display device by reading out the image signal with a laser. Since this device performs conversion accompanied by deterioration of image quality, when a signal recorded in a recording device is played back, a high-quality image cannot be played back.

【０００７】本発明は上述した点に鑑みてなされたもの
で、簡単な構成で高品位画像を通常の記録装置に記録し
たり再生したりできる映像信号記録再生処理装置を提供
することを目的とする。The present invention has been made in view of the above-mentioned points, and an object of the present invention is to provide a video signal recording and reproducing processing device that can record and reproduce high-quality images in a normal recording device with a simple configuration. do.

【０００８】[0008]

【課題を解決するための手段】本発明の映像信号記録再
生処理装置は、結像光学系により結像された被写体像を
光電変換して画像信号を得る光電変換素子より構成され
る光電変換手段と、前記光電変換素子からの前記画像信
号を連続的に読み出し映像信号を生成する映像信号生成
手段と、前記映像信号生成手段から読み出された映像信
号を記録再生する記録再生装置に記録するときに、前記
記録再生装置の走査線数及び水平解像度に合わせて前記
映像信号生成手段からの前記映像信号の読み出しを制御
する制御手段とを備えている。[Means for Solving the Problems] The video signal recording and reproducing processing device of the present invention has a photoelectric conversion means constituted by a photoelectric conversion element that photoelectrically converts a subject image formed by an imaging optical system to obtain an image signal. and video signal generation means for continuously reading out the image signal from the photoelectric conversion element to generate a video signal, and recording the video signal read from the video signal generation means on a recording and reproducing device for recording and reproducing the video signal. and a control means for controlling readout of the video signal from the video signal generation means in accordance with the number of scanning lines and horizontal resolution of the recording/reproducing device.

【０００９】[0009]

【作　　用】前記映像信号生成手段に記録された映像信
号を記録再生する記録再生装置に記録するときに、前記
記録再生装置の走査線数及び水平解像度に合わせて前記
映像信号生成手段からの前記映像信号の読み出しを制御
する。[Operation] When recording the video signal recorded in the video signal generating means to a recording/reproducing device that records/reproduces the video signal, the video signal from the video signal generating device is adjusted in accordance with the number of scanning lines and horizontal resolution of the recording/reproducing device. Controls reading of video signals.

【００１０】0010

【実施例】図１ないし図１２は第１実施例に係わり、図
１は映像信号記録再生処理装置の概略の構成を示す構成
図、図２はＣＣＤの画像の分割を説明する説明図、図３
はＣＣＤの画像の転送を説明する説明図、図４は映像信
号記録再生処理装置の再生動作を説明するブロック図、
図５は再生時の画像情報の波形を示すタイミング図、図
６はメモリの構成を示す構成図、図７は二重構造のメモ
リを使用した時の再生時の画像情報の波形を示すタイミ
ング図、図８は同期信号発生器の構成を示す構成図、図
９は同期信号発生器を出力する同期信号のタイミングを
示すタイミング図、図１０は図９の変形例である同期信
号発生器を出力する同期信号のタイミングを示すタイミ
ング図、図１１は第１のアドレス切り替え回路の構成を
示す構成図、図１２は第２のアドレス切り替え回路の構
成を示す構成図である。[Embodiment] FIGS. 1 to 12 relate to the first embodiment, in which FIG. 1 is a block diagram showing the general structure of a video signal recording and reproducing processing device, and FIG. 2 is an explanatory diagram illustrating division of a CCD image. 3
4 is an explanatory diagram illustrating the transfer of CCD images, FIG. 4 is a block diagram illustrating the reproduction operation of the video signal recording and reproduction processing device,
FIG. 5 is a timing diagram showing the waveform of image information during playback, FIG. 6 is a block diagram showing the structure of the memory, and FIG. 7 is a timing diagram showing the waveform of image information during playback when using a dual structure memory. , FIG. 8 is a block diagram showing the configuration of the synchronizing signal generator, FIG. 9 is a timing diagram showing the timing of the synchronizing signal output from the synchronizing signal generator, and FIG. 10 is a modified example of the synchronizing signal generator outputting the synchronizing signal generator. FIG. 11 is a configuration diagram showing the configuration of the first address switching circuit, and FIG. 12 is a configuration diagram showing the configuration of the second address switching circuit.

【００１１】本実施例の映像信号記録再生処理装置は、
図１に示すように、被写体２からの像が対物レンズ４を
通して端面に結像される固体撮像素子６と、この固体撮
像素子６によって光電変換された撮像信号から画像信号
を生成し図示しない記録再生部にこの画像信号を出力す
るプロセス回路８と、前記固体撮像素子６を所定のタイ
ミングで駆動する撮像素子駆動信号を発生する駆動信号
発生器１０とより構成されていて、前記プロセス回路８
での処理及び前記駆動信号発生器１０の駆動のタイミン
グを制御する同期信号を発生する同期信号発生回路１２
とが設けられている。The video signal recording and reproducing processing device of this embodiment is as follows:
As shown in FIG. 1, there is a solid-state image sensor 6 in which an image from a subject 2 is formed on an end surface through an objective lens 4, and a record (not shown) that generates an image signal from an image signal photoelectrically converted by the solid-state image sensor 6. The process circuit 8 includes a process circuit 8 that outputs this image signal to a reproduction section, and a drive signal generator 10 that generates an image sensor drive signal that drives the solid-state image sensor 6 at a predetermined timing.
a synchronization signal generation circuit 12 that generates a synchronization signal that controls the processing in the drive signal generator 10 and the drive timing of the drive signal generator 10;
and is provided.

【００１２】ここで、前記固体撮像素子６の有する走査
線数を１０００本（通常のＮＳＴＣの約２倍）とする。 この固体撮像素子６の読み出し方法として、例えば、ノ
ンインターレースモードは、図２（Ａ）に示すように、
固体撮像素子６の水平ラインをＡ、Ｂ、Ｃ、Ｄ、と順に
水平転送部１４に伝送して読み出す。Here, it is assumed that the number of scanning lines of the solid-state image sensor 6 is 1000 (approximately twice that of a normal NSTC). As a readout method of the solid-state image sensor 6, for example, the non-interlaced mode is as shown in FIG. 2(A).
The horizontal lines of the solid-state image sensor 6 are transmitted to the horizontal transfer unit 14 in order of A, B, C, and D and read out.

【００１３】また、１画面１０分の１秒で読み出す場合
１水平ラインの読み出し周波数は、約６４ＫＨｚとなり
、モニタ等によって高精細の画像を観察する事ができる
。記録の際は従来の記録用手段に合わせて、１水平ライ
ンあたり約１５．７５ＫＨｚで読み出す。従来の場合、
例えばＮＴＳＣ方式の場合、１フィールドあたりの有効
走査線数は約２４０本であるため撮像素子の走査線を全
て１フィールドに記録する事はできない。Furthermore, when one screen is read out in 1/10 second, the readout frequency of one horizontal line is about 64 KHz, and a high-definition image can be observed on a monitor or the like. When recording, one horizontal line is read out at approximately 15.75 KHz in accordance with conventional recording means. In the conventional case,
For example, in the case of the NTSC system, the number of effective scanning lines per field is approximately 240, so it is not possible to record all the scanning lines of the image sensor in one field.

【００１４】従って、撮像素子３の走査線を図２（Ｂ）
に示すように５分割し、それぞれの領域を各フィールド
に割り当てて記録を行う。ａ〜ｄは各２４０本の走査線
を割り当て、ｅは残り４０本の走査線とする。Therefore, the scanning line of the image sensor 3 is shown in FIG. 2(B).
The area is divided into five as shown in the figure, and recording is performed by assigning each area to each field. 240 scanning lines are assigned to each of a to d, and the remaining 40 scanning lines are assigned to e.

【００１５】次に、この記録方式をする際の固体撮像素
子６の読み出し方法について説明する。Next, a method of reading out the solid-state image sensor 6 when using this recording method will be explained.

【００１６】ここで、固体撮像素子６は、例えば、イン
ターライン転送ＣＣＤ６である。このインターライン転
送ＣＣＤ６の駆動用信号のタイミングチャートは、図３
に示すように、Ａはフォトダイオードから垂直転送部へ
信号電荷を転送する画素信号読出しパルス、Ｂはフォト
ダイオードの蓄積時間を制御する露光時間制御信号、Ｃ
は垂直転送パルス、Ｄは記録装置の垂直同期信号、Ｅは
プロセッサー４からの出力信号である。Here, the solid-state image sensor 6 is, for example, an interline transfer CCD 6. The timing chart of the drive signal for this interline transfer CCD 6 is shown in FIG.
As shown in , A is a pixel signal readout pulse that transfers signal charges from the photodiode to the vertical transfer section, B is an exposure time control signal that controls the accumulation time of the photodiode, and C is
is a vertical transfer pulse, D is a vertical synchronization signal of the recording device, and E is an output signal from the processor 4.

【００１７】画素読出しパルスＡによって、所定時間フ
ォトダイオードに蓄積された信号電荷は、垂直転送部に
転送される。この蓄積時間は露光時間制御信号Ｂにより
任意に設定できる。By the pixel readout pulse A, the signal charge accumulated in the photodiode for a predetermined period of time is transferred to the vertical transfer section. This accumulation time can be arbitrarily set using the exposure time control signal B.

【００１８】垂直転送部は遮光されているためここに転
送された電荷は撮像素子３に光が投射されていても変化
しない。垂直転送部に読出された信号電荷は、垂直転送
パルスＣによって１水平走査周期毎順に水平転送部に転
送される。水平転送部では、垂直転送部から転送されて
きた電荷を、１走査線毎所定のスピード（この場合１走
査線周波数約　１５．７５ＫＨｚ）で出力する。ここで
垂直転送部では画素読出しパルスＡ後、順に信号電荷を
転送するが、図２（Ｂ）におけるａの部分、つまり２４
０本の走査線が転送されたところで垂直転送パルスを止
める。Since the vertical transfer section is shielded from light, the charges transferred here do not change even if light is projected onto the image sensor 3. The signal charges read out to the vertical transfer section are sequentially transferred to the horizontal transfer section every horizontal scanning period by a vertical transfer pulse C. The horizontal transfer section outputs the charges transferred from the vertical transfer section at a predetermined speed for each scanning line (in this case, the frequency of one scanning line is about 15.75 KHz). Here, in the vertical transfer section, signal charges are sequentially transferred after the pixel readout pulse A, but in the part a in FIG.
The vertical transfer pulse is stopped when 0 scanning lines have been transferred.

【００１９】次に、垂直同期信号が入り、所定の垂直ブ
ランキング期間が終了したところで再び垂直転送パルス
Ｃを入力し垂直方向の転送を再開する。あとは同様に、
１フィールド期間内の所定の期間のみ垂直転送パルスＣ
を入力し、図２（Ｂ）ｂ〜ｅの走査線情報を転送する。 以上のようにして読出された信号は、プロセッサー８で
所定の処理が施され、Ｅに示す信号となって出力される
。この出力信号Ｅは従来の信号フォーマットとなってい
るため従来の記録装置において記録をする事ができる。Next, when a vertical synchronizing signal is input and a predetermined vertical blanking period ends, a vertical transfer pulse C is input again to resume vertical transfer. Similarly,
Vertical transfer pulse C only for a predetermined period within one field period
is input, and the scanning line information of FIGS. 2(B)b to 2e is transferred. The signal read out in the above manner is subjected to predetermined processing in the processor 8, and is output as a signal shown in E. Since this output signal E has a conventional signal format, it can be recorded in a conventional recording device.

【００２０】ここでは、撮像素子６の電荷蓄積時間は、
露光時間制御信号（図３Ｂ）によって行うことにしたが
、外部シャッタを使って制御してもよい。Here, the charge accumulation time of the image sensor 6 is:
Although this is performed using the exposure time control signal (FIG. 3B), control may also be performed using an external shutter.

【００２１】また図２（Ｂ）ａ〜ｅの分類は、１ブロッ
クの走査線が記録装置の走査線以下であればどういう分
類をしてもかまわない。Furthermore, the classifications shown in FIGS. 2(B) a to 2e may be any classification as long as the scanning line of one block is shorter than the scanning line of the recording device.

【００２２】撮像系としては、通常は出力モニタに合わ
せて撮像素子を駆動しておき、通常の観察を行い、記録
モードになったところで、撮像素子の駆動を前記のよう
に切換えて記録装置に画像信号を記録すれば良い。As for the imaging system, normally the image sensor is driven in accordance with the output monitor, normal observation is performed, and when the recording mode is entered, the drive of the image sensor is switched as described above and the image sensor is connected to the recording device. All you have to do is record the image signal.

【００２３】次に再生時の動作について説明する。再生
時のブロック図を図４に示す。Next, the operation during reproduction will be explained. A block diagram during playback is shown in FIG.

【００２４】再生装置から入力した再生映像信号は、Ａ
／Ｄ変換器１８および同期基準信号分離回路１６に入力
する。同期基準信号分離回路１６では、入力信号に含ま
れる同期信号、各種タイミングコード信号が分離され、
再生基準信号発生器２０に入力する。再生基準信号発生
器２０では同期基準信号分離回路１６の出力に基づいて
Ａ／Ｄ変換器１８、メモリ２２、Ｄ／Ａ変換器２４で制
御信号を発生する。Ａ／Ｄ変換器１８で入力映像信号は
、デジタル信号に変換され、メモリ２０に入力する。 メモリ２０では再生装置から出力された分割記録された
映像信号を再合成して出力する。メモリ２０から出力さ
れた信号はＤ／Ａ変換器２２でアナログ信号に変換され
て出力され、図示していないモニタ等で画像を出力する
。The reproduced video signal inputted from the reproduction device is A
/D converter 18 and synchronous reference signal separation circuit 16. The synchronization reference signal separation circuit 16 separates the synchronization signal and various timing code signals contained in the input signal.
The signal is input to the reproduction reference signal generator 20. In the reproduction reference signal generator 20, a control signal is generated by an A/D converter 18, a memory 22, and a D/A converter 24 based on the output of the synchronization reference signal separation circuit 16. The input video signal is converted into a digital signal by the A/D converter 18 and input to the memory 20 . The memory 20 recombines and outputs the divided and recorded video signals output from the playback device. The signal output from the memory 20 is converted into an analog signal by the D/A converter 22 and output, and an image is output on a monitor or the like (not shown).

【００２５】ここで、メモリ２０における映像信号の再
合成について述べる。Here, the resynthesis of the video signals in the memory 20 will be described.

【００２６】図５に、映像信号再合成時のタイミングチ
ャートを示す。この場合、記録映像信号は、前記ノンイ
ンターレース方式撮像素子を用いて撮像、記録された信
号とする。図５のＡはメモリ２０入力、Ｂはメモリ２０
出力、Ｃは垂直同期信号（ＶＤ）である。メモリ２０に
入力する再生装置からの映像信号は、図６Ａに示すよう
に、撮像素子の領域を垂直方向に図２（Ｂ）のａ〜ｅと
分割した情報が、各Ｖ期間に順に配置している。この信
号をまず順に、画像情報の無い部分を除いてメモリ２０
に入力する。全ての画像情報を入力した後、入力された
映像信号を入力された順（図２（Ｂ）ａ→ｅの順）に１
Ｖ期間に連続して読出す（図５：Ｂ）。この読出された
映像信号は、Ｄ／Ａ変換器２４でアナログ信号に変換し
て出力される。この信号をノンインターレース対応ＴＶ
モニターで再生すると、高解像度なちらつきの無い映像
が得られる。FIG. 5 shows a timing chart during video signal resynthesis. In this case, the recorded video signal is a signal imaged and recorded using the non-interlaced image sensor. A in FIG. 5 is a memory 20 input, B is a memory 20 input.
The output, C, is the vertical synchronization signal (VD). As shown in FIG. 6A, the video signal from the playback device that is input to the memory 20 has information in which the area of the image sensor is vertically divided into a to e in FIG. 2B, arranged in order in each V period. ing. This signal is first stored in the memory 20 after removing the portion without image information.
Enter. After inputting all the image information, the input video signals are 1
It is read out continuously during the V period (FIG. 5: B). This read video signal is converted into an analog signal by the D/A converter 24 and output. Transfer this signal to a non-interlaced TV.
When played back on a monitor, you can get high-resolution, flicker-free images.

【００２７】ここで、図４のメモリ２２を、図６に示す
ように、バッファメモリ２６、メインメモリ２８の二段
構造にした場合を考える。このタイミングチャートを図
７に示す。図７のＡはバッファメモリ２６入力、Ｂはバ
ッファメモリ２６出力（メインメモリ２８入力）、Ｃは
メインメモリ２８出力である。再生装置からの映像信号
は、バッファメモリ２６に、図７のＡに示すように、図
６Ａと同様に入力する。バッファメモリ２６はすべての
画像信号を入力した後、次のフィールドですべての画像
情報をメインメモリ２８に転送する（図７Ｂ）。メイン
メモリ２８は、モードモディファイライトモードで動作
しているとする。メインメモリ２８に転送された画像情
報は、１Ｖ毎、図７Ｃに示すように出力される。図７に
示すα〜δの記号はそれぞれ同じ画面情報を示す。Now, consider a case where the memory 22 in FIG. 4 has a two-stage structure of a buffer memory 26 and a main memory 28, as shown in FIG. This timing chart is shown in FIG. In FIG. 7, A is the buffer memory 26 input, B is the buffer memory 26 output (main memory 28 input), and C is the main memory 28 output. The video signal from the playback device is input to the buffer memory 26 as shown in A of FIG. 7 in the same manner as in FIG. 6A. After inputting all image signals, the buffer memory 26 transfers all image information to the main memory 28 in the next field (FIG. 7B). It is assumed that the main memory 28 is operating in the mode modify write mode. The image information transferred to the main memory 28 is output every 1V as shown in FIG. 7C. Symbols α to δ shown in FIG. 7 each indicate the same screen information.

【００２８】このように二段のメモリ構造にすると、１
画面が１Ｖ期間に書き変わる事により画像の一時的な不
連続が無くなり、メインメモリ２８の読出しを連続的に
行うことができ、動画の再生も可能となる。また、バッ
ファメモリ２６からメインメモリ２８への転送をバッフ
ァメモリ２６全画像情報が蓄積された時点の、モニタへ
の出力側（メインメモリ２８読出し側）の次のフィール
ドと限定すれば、再生装置（バッファメモリ２６）とモ
ニタ出力（メインメモリ２８出力）は非同期に動作させ
る事が出来る。With this two-stage memory structure, 1
By rewriting the screen in a 1V period, there is no temporary discontinuity in the image, the main memory 28 can be read out continuously, and moving images can be played back. Furthermore, if the transfer from the buffer memory 26 to the main memory 28 is limited to the next field on the output side to the monitor (the read side of the main memory 28) at the time when all the image information in the buffer memory 26 has been accumulated, the playback device ( The buffer memory 26) and monitor output (main memory 28 output) can be operated asynchronously.

【００２９】ここで、撮像素子６がノンインターレース
読出しで、モニタへの出力もノンインターレースである
ので、メモリ２２（バッファメモリ２６、メインメモリ
２８を含む）は制御の簡単なＦＩＦＯ方式メモリを用い
る事もできる。Here, since the image sensor 6 is non-interlace readout and the output to the monitor is also non-interlace, the memory 22 (including the buffer memory 26 and main memory 28) can be a FIFO type memory that is easy to control. You can also do it.

【００３０】次に、同期信号発生回路１２について図８
を用いて説明する。基準クロックは水平カウンタ５０お
よび水平タイミング発生器５２に入力する。水平カウン
タ５０に、基準クロックを計数しその計数値を水平タイ
ミング発生器５２および、メモリアドレス切替え器６０
に出力する。水平タイミング発生器５２においては、水
平カウンタ５０の出力計数値によって水平同期信号、メ
モリ水平制御信号を始め各水平周期の制御信号を発生す
る。また、水平カウンタ５０は水平タイミング発生器５
２より出力されるリセット信号によってリセットされる
。このリセットのタイミングは、多くの場合１水平走査
線の周期となる。Next, regarding the synchronization signal generation circuit 12, FIG.
Explain using. The reference clock is input to horizontal counter 50 and horizontal timing generator 52. A horizontal counter 50 counts the reference clock and sends the counted value to a horizontal timing generator 52 and a memory address switch 60.
Output to. The horizontal timing generator 52 generates a horizontal synchronization signal, a memory horizontal control signal, and other control signals for each horizontal period based on the output count value of the horizontal counter 50. Further, the horizontal counter 50 is connected to a horizontal timing generator 5.
It is reset by the reset signal output from 2. The timing of this reset is often one horizontal scanning line period.

【００３１】この水平カウンタ５０の出力値と各種パル
スのタイミングを図９に示す。メモリの水平方向のアド
レスを０〜５１１、ブランキング期間のクロック数を２
５０とする。水平カウンタ５０は計数値０よりカウント
を始める。水平タイミング発生器５２では水平カウンタ
５０の計数値７６１（５１１＋２５０）のところでリセ
ット信号を出力する（図９Ａ）。このリセット信号は水
平カウンタ５０に入力され、水平カウンタ５０の出力計
数値は０にリセットされる。従って、水平カウンタ５０
は０より５１１までの値を繰り返しカウントすることと
なる。この計数値を用い、水平タイミング発生器５２で
、この水平カウンタ５０の計数の０でセット５１２でリ
セットするパルス発生し、それをメモリ用のイネーブル
タイミング信号とする（図９Ｂ）。また、同様に、水平
カウンタ５０の計数の６６でリセットし７２０でセット
するようなパルスを発生し、それを水平同期信号とする
（図９Ｃ）。その他のタイミングパルスについても同様
に発生することができる。FIG. 9 shows the output value of the horizontal counter 50 and the timing of various pulses. Set the memory horizontal address from 0 to 511, and set the number of clocks during the blanking period to 2.
50. The horizontal counter 50 starts counting from a count value of 0. The horizontal timing generator 52 outputs a reset signal at the count value 761 (511+250) of the horizontal counter 50 (FIG. 9A). This reset signal is input to the horizontal counter 50, and the output count value of the horizontal counter 50 is reset to zero. Therefore, the horizontal counter 50
will repeatedly count values from 0 to 511. Using this count value, the horizontal timing generator 52 generates a pulse that resets the count of the horizontal counter 50 to 0 with a set 512, and uses it as an enable timing signal for the memory (FIG. 9B). Similarly, a pulse is generated that resets the horizontal counter 50 at 66 and sets at 720, and uses it as a horizontal synchronizing signal (FIG. 9C). Other timing pulses can be generated in the same way.

【００３２】ここで、メモリ２２用のイネーブルタイミ
ングを水平カウンタ５０の計数値０より開始するため、
水平カウンタ５０の計数値をそのままメモリのアドレス
値として使用する。図９のタイミングでは、水平イネー
ブル期間にアドレス０から５１２までのアドレスを順に
発生することができる。このアドレス用計数値はメモリ
アドレス切替え器６０に入力し所定のビットが切替えら
れ、メモリ２２のアドレスとして出力される。Here, in order to start the enable timing for the memory 22 from the count value 0 of the horizontal counter 50,
The count value of the horizontal counter 50 is used as it is as the memory address value. With the timing shown in FIG. 9, addresses 0 to 512 can be sequentially generated during the horizontal enable period. This address count value is input to a memory address switch 60, predetermined bits are switched, and the address is output as an address of the memory 22.

【００３３】次に、水平タイミング発生器５２より発生
した水平同期信号ＨＤは垂直カウンタ５６および垂直タ
イミング発生器５４に入力する。垂直カウンタ５６は水
平カウンタ５０と同様に水平同期信号ＨＤを計数しその
計数値を垂直タイミング発生器５４および、メモリアド
レス切替え器６２に出力する。垂直タイミング発生器５
４においては、垂直カウンタ５６の出力計数値によって
、垂直同期信号、メモリ垂直制御信号を始め各垂直周期
の制御信号を発生する。また、垂直カウンタ５６は垂直
タイミング発生器５４より出力されるリセット信号によ
ってリセットされる。このリセットのタイミングは、多
くの場合１フィールド（１フレーム）の周期となる。Next, the horizontal synchronizing signal HD generated by the horizontal timing generator 52 is input to the vertical counter 56 and the vertical timing generator 54. Similarly to the horizontal counter 50, the vertical counter 56 counts the horizontal synchronizing signal HD and outputs the counted value to the vertical timing generator 54 and the memory address switch 62. Vertical timing generator 5
4, control signals for each vertical period, including a vertical synchronization signal and a memory vertical control signal, are generated based on the output count value of the vertical counter 56. Further, the vertical counter 56 is reset by a reset signal output from the vertical timing generator 54. The timing of this reset is often one field (one frame) cycle.

【００３４】この垂直カウンタ５６の出力値と各種パル
スのタイミングを図１０に示す。基本的には水平方向の
場合と同じである。メモリの垂直方向のアドレスを０〜
５１１、ブランキング期間の走査線を４０とする。垂直
カウンタ５６は計数値０よりカウントを始める。垂直タ
イミング発生器５４では垂直カウンタ５６の計数値５５
１（５１１−４０）のところでリセット信号を出力する
（図１０Ａ）。このリセット信号は垂直カウンタ５４に
入力され、垂直カウンタ５６の出力計数値は０にリセッ
トされる。FIG. 10 shows the output value of the vertical counter 56 and the timing of various pulses. Basically, it is the same as in the horizontal direction. Set the memory vertical address from 0 to
511, the number of scanning lines during the blanking period is 40. The vertical counter 56 starts counting from a count value of 0. In the vertical timing generator 54, the count value 55 of the vertical counter 56
1 (511-40), a reset signal is output (FIG. 10A). This reset signal is input to the vertical counter 54, and the output count value of the vertical counter 56 is reset to zero.

【００３５】従って、垂直カウンタ５６を０から５５１
までの値を繰り返しカウントすることとなる。この計数
値を用い、垂直タイミング発生器５４で、この垂直カウ
ンタ５６の計数の０でセット５１２でリセットするパル
スを発生し、それをメモリ２２用のイネーブルタイミン
グ信号とする（図１０Ｂ）。また、同様に、垂直カウン
タ５６の計数の５２０でリセットし５２６でセットする
ようなパルスを発生し、それを垂直同期信号とする（図
１０Ｃ）。その他のタイミングパルスについても同様に
発生することができる。Therefore, the vertical counter 56 is set from 0 to 551.
The values up to this point will be counted repeatedly. Using this count value, the vertical timing generator 54 generates a pulse that resets the count of the vertical counter 56 to 0 at the set 512, and uses it as an enable timing signal for the memory 22 (FIG. 10B). Similarly, a pulse is generated such that the vertical counter 56 is reset at 520 and set at 526, and is used as a vertical synchronizing signal (FIG. 10C). Other timing pulses can be generated in the same way.

【００３６】ここで、メモリ２２用のイネーブルタイミ
ングを垂直カウンタ５６の計数値０より開始するため、
垂直カウンタ５６の計数値をそのままメモリのアドレス
値として使用すると、図１０のタイミングでは、垂直イ
ネーブル期間にアドレス０から５１１までのアドレスを
順に発生することができる。このアドレス用計数値はメ
モリアドレス切替え器６２に入力し所定のビットが切替
えられ、メモリ２２のアドレスとして出力される。Here, in order to start the enable timing for the memory 22 from the count value 0 of the vertical counter 56,
If the count value of the vertical counter 56 is used as it is as the address value of the memory, with the timing shown in FIG. 10, addresses 0 to 511 can be sequentially generated during the vertical enable period. This address count value is input to the memory address switch 62, predetermined bits are switched, and the address is output as an address of the memory 22.

【００３７】次に、メモリアドレス切替え器（６０およ
び６２）について説明する。ここで、前記図９および図
１０の場合、画像期間のアドレスは水平方向および垂直
方向とも９ビットとなる。Next, the memory address switchers (60 and 62) will be explained. Here, in the case of FIGS. 9 and 10, the address of the image period is 9 bits in both the horizontal and vertical directions.

【００３８】メモリアドレス切替え器６０に水平方向の
アドレスの切替えを制御する。例えば、メモリ２２にお
いて水平方向のアドレスが、水平方向８バイトに１つだ
け与えれば良いものについて考えると、メモリ２２に与
えるアドレスは水平カウンタ５０の出力計数値の下位９
ビットを除いたものを与えれば良い（図１１Ａ）。また
、水平方向２倍の拡大を行いたい場合、メモリ読出し時
に上位２ビット目を最上位ビットの反転信号としたもの
を水平方向のアドレスとすれば良い（図１１Ｂ）。The memory address switch 60 controls switching of addresses in the horizontal direction. For example, considering that in the memory 22, only one horizontal address needs to be given for every 8 bytes in the horizontal direction, the address given to the memory 22 is the lower 9th address of the output count value of the horizontal counter 50.
It is sufficient to provide the data without the bits (FIG. 11A). Furthermore, if it is desired to double the horizontal magnification, the horizontal address may be set to the second most significant bit as an inverted signal of the most significant bit when reading from the memory (FIG. 11B).

【００３９】一方、メモリアドレス切替え器６２は垂直
方向のアドレスの切替えを制御する。例えば、インター
レース読出しへの変換をする場合は、垂直カウンタ５６
に入力する水平同期信号の周波数が変わらない場合は最
下位ビットをフィールド判別信号（奇数フィールドか偶
数フィールド）の判別信号ＦＬＤに変えれば良い（図１
２Ａ）。また、垂直方向２倍の拡大を行いたい場合は、
水平時と同様にメモリ読出し時に上位２ビット目を最上
位ビットの反転信号としたものを水平方式のアドレスと
すれば良い（図１２Ｂ）。On the other hand, the memory address switch 62 controls switching of addresses in the vertical direction. For example, when converting to interlaced reading, the vertical counter 56
If the frequency of the horizontal synchronizing signal input to the field does not change, the least significant bit can be changed to the field discrimination signal (odd field or even field) discrimination signal FLD (Figure 1
2A). Also, if you want to double the vertical magnification,
As in the horizontal case, when reading the memory, the second most significant bit may be an inverted signal of the most significant bit, and this may be used as the horizontal address (FIG. 12B).

【００４０】ただし、画像操作を全く行わない場合は、
水平カウンタ５０の計数値および垂直カウンタ５６の計
数値をそのままメモリの水平アドレスおよび垂直アドレ
スにすることができる。この場合、メモリアドレス切替
え器（６０および６２）は省略することもできる。However, if no image manipulation is performed,
The count value of the horizontal counter 50 and the count value of the vertical counter 56 can be directly used as the horizontal address and vertical address of the memory. In this case, the memory address switchers (60 and 62) may be omitted.

【００４１】また、それらの切替え回路は、セレクタな
ども使えば容易に実現できる。Further, these switching circuits can be easily realized by using a selector or the like.

【００４２】以上のように本第１実施例では、高解像な
撮像素子の信号をメモリ等を用いることなく従来方式の
記録装置に記録する事ができる。また再生の時にも比較
的簡単な回路を用いて、高解像な画像を合成する事がで
きる。また、記録の際に、読出し先頭フィールド（図７
Ｃ）あるいは各フィールドにそれぞれの領域（図２（Ｂ
）ａ〜ｄ）を示すインデックス信号を挿入し、再生の際
はそのインデックス信号を用いてメモリ２２の書込み読
出しを制御しても良い。As described above, in the first embodiment, a high-resolution image sensor signal can be recorded on a conventional recording device without using a memory or the like. Also, during playback, high-resolution images can be synthesized using a relatively simple circuit. Also, when recording, read out the first field (Figure 7).
C) or each field has its own area (Figure 2(B)
) A to d) may be inserted, and during playback, the index signals may be used to control writing and reading of the memory 22.

【００４３】さらに、本第１実施例では、撮像素子とし
てインターライン転送方式ＣＣＤとして説明したが、同
様のノンインターレース読出しをするのであれば、イン
ターラインフレーム転送ＣＣＤや外部シャッターを用い
たフレーム転送およびライン転送ＣＣＤについても適用
できる。Furthermore, in the first embodiment, an interline transfer type CCD was used as the image sensor, but if similar non-interlace readout is to be performed, an interline frame transfer CCD or a frame transfer using an external shutter may be used. It can also be applied to line transfer CCDs.

【００４４】次に本発明の第２実施例について述べる。 図１３ないし図１５は第２実施例に係わり、図１３はＣ
ＣＤの画像の分割を説明する説明図、図１４はＣＣＤの
画像の転送を説明する説明図、図１５は各フィールドの
情報構成を説明する説明図である。Next, a second embodiment of the present invention will be described. 13 to 15 relate to the second embodiment, and FIG. 13 shows C
FIG. 14 is an explanatory diagram illustrating the division of a CD image, FIG. 14 is an explanatory diagram illustrating transfer of a CCD image, and FIG. 15 is an explanatory diagram illustrating the information structure of each field.

【００４５】本第２実施例では水平方向の画素数が多い
場合を考える。全体の構成は、第１実施例と同様で図１
に示される。In the second embodiment, consider a case where the number of pixels in the horizontal direction is large. The overall configuration is the same as that of the first embodiment, and is shown in FIG.
is shown.

【００４６】第１実施例では、撮像素子の領域を図２（
Ｂ）に示すように、垂直方向のみで５分割したが、本第
２実施例では図１３に示すように、１水平ラインを複数
の水平ラインに分けて記録する。この読出しのタイミン
グチャートを図１４に示す。In the first embodiment, the area of the image sensor is shown in FIG.
As shown in B), the image is divided into five in the vertical direction only, but in the second embodiment, as shown in FIG. 13, one horizontal line is divided into a plurality of horizontal lines and recorded. A timing chart of this readout is shown in FIG.

【００４７】図１４Ａは記録装置側水平同期信号、Ｂは
撮像素子３の水平転送パルス、Ｃは撮像素子６の垂直転
送部の転送タイミングである。図１４において、Ｃの垂
直転送パルスにより信号電荷に垂直転送部を１水平ライ
ン分転送される事になる。垂直方向のタイミングは第１
実施例図３と同様である。撮像素子６のフォトダイオー
ドに蓄積された信号電荷は第１実施例と同様に所定のタ
イミングで垂直転送部に読出される。読出された電荷は
垂直転送パルスにより１水平ライン分、水平転送部に転
送される。FIG. 14A shows a horizontal synchronizing signal on the recording device side, B shows a horizontal transfer pulse of the image sensor 3, and C shows a transfer timing of the vertical transfer section of the image sensor 6. In FIG. 14, the signal charge is transferred by one horizontal line through the vertical transfer section by the C vertical transfer pulse. Vertical timing is first
The embodiment is similar to FIG. The signal charge accumulated in the photodiode of the image sensor 6 is read out to the vertical transfer section at a predetermined timing, similar to the first embodiment. The read charges are transferred by one horizontal line to the horizontal transfer section by a vertical transfer pulse.

【００４８】水平転送部に転送された信号電荷は、図１
４Ｂに示す水平転送パルスによって、記録内側の１水平
期間に合わせて、図１３ａ１　の部分を読出し、読出し
終わったところで、撮像素子６の水平転送を休止する。 記録装置側の次の水平画像期間の始まりより固体撮像素
子６の水平転送を再開し残りのａ２の部分を読出す。こ
の時点で垂直転送を１ライン分行い、記録装置側の次の
水平画像期間の始まりより水平転送を行い、撮像素子６
のａ１　の次のラインを読出す。記録装置の１フィール
ドの有効走査線数を実施例と同様に３４０本とすると、
この場合、記録装置１フィールドには撮像素子３の１２
０本の走査線が記録される事となる。記録装置１フィー
ルド分転送した後は、第１実施例と同様に垂直転送パル
スを停止して、垂直転送を休止する。図１３のｂ−ｉの
順に１フィールド期間で撮像素子全体の信号電荷を出力
する。出力された信号電荷は、第１実施例と同様にプロ
セッサーで所定の処理を施し、出力され、記録装置に記
録する。The signal charges transferred to the horizontal transfer section are shown in FIG.
The horizontal transfer pulse shown in 4B reads out the portion shown in FIG. 13a1 in accordance with one horizontal period on the inner side of recording, and when the readout is completed, the horizontal transfer of the image sensor 6 is stopped. From the start of the next horizontal image period on the recording device side, the horizontal transfer of the solid-state image sensor 6 is restarted and the remaining portion a2 is read out. At this point, vertical transfer is performed for one line, horizontal transfer is performed from the beginning of the next horizontal image period on the recording device side, and the image sensor 6
Read the next line of a1. Assuming that the effective number of scanning lines in one field of the recording device is 340 as in the embodiment,
In this case, the field of the recording device 1 contains 12 of the image sensor 3.
Zero scanning lines will be recorded. After one field has been transferred to the recording device, the vertical transfer pulse is stopped and the vertical transfer is suspended, as in the first embodiment. The signal charges of the entire image sensor are output in one field period in the order of bi in FIG. 13. The output signal charges are subjected to predetermined processing by a processor in the same manner as in the first embodiment, and then output and recorded in a recording device.

【００４９】再生の際のブロック図についても第１実施
例と同様図４に示される。再生については、第１実施例
と同様に撮像素子６の図１３に示される領域を再生装置
より再生されるａ１　ａ２　→ｉ１　ｉ２　の順にメモ
リ２２に入力する。メモリ２２に入力された映像信号は
第１実施例と同様に撮像素子１枚分に蓄積されたところ
でモニタ等出力装置にあったタイミングで読出される。 この場合もメモリ２２の構成を、第１実施例と同様にバ
ッファメモリとメインメモリの二重構造とすれば第１実
施例と同じ効果が得られる。A block diagram for reproduction is also shown in FIG. 4, similar to the first embodiment. Regarding reproduction, similarly to the first embodiment, the area shown in FIG. 13 of the image sensor 6 is input to the memory 22 in the order of a1 a2 → i1 i2 reproduced by the reproduction device. Similar to the first embodiment, the video signal input to the memory 22 is stored in one image sensor and then read out at a timing suitable for an output device such as a monitor. In this case as well, if the structure of the memory 22 is a dual structure of a buffer memory and a main memory as in the first embodiment, the same effect as in the first embodiment can be obtained.

【００５０】以上第２実施例では水平方向の分割を２分
割としたが水平方向の画素数と、記録再生装置の解像度
との関係より、さらに分割数を多くしても良い。In the second embodiment, the horizontal division is divided into two, but the number of divisions may be further increased depending on the relationship between the number of pixels in the horizontal direction and the resolution of the recording and reproducing apparatus.

【００５１】以上第１実施例及び第２実施例はノンイン
ターレース読出しの撮像素子について説明をしたが、次
に、インターレース読出しの撮像素子について説明する
。In the first and second embodiments, the non-interlaced readout image pickup device has been described, and next, the interlaced readout image pickup device will be described.

【００５２】インターレース読出しは、図１５Ａに示す
撮像素子６の走査線をまず、ａラインのみを読出し（Ａ
フィールド）、ａラインの情報を全部読んでしまったと
ころでｂラインを順に読出す（Ｂフィールド）。図１５
Ｂは２線同時読出し方式インターレース読出しを示した
もので、まずは、図１５Ｂに示す走査線ａ＋ｂ→ａ′＋
ｂ′→ａ＋ｂの順に読出し（Ａフィールドとする）、全
画面情報を読出した後に、走査線ｂ＋ａ′→ｂ′＋ａ→
ｂ＋ａ′の順に全画面を読出す（Ｂフィールドとする）
。これら２つの読出し法は、読出した後は同じ信号とし
て処理することが出来る。In the interlaced readout, first, only the a line of the scanning line of the image sensor 6 shown in FIG. 15A is read out (A
field), and when all the information on the a line has been read, the b line is read out in order (B field). Figure 15
B shows interlaced readout using a two-line simultaneous readout method. First, scan line a+b→a'+ shown in FIG.
After reading out the entire screen information in the order of b'→a+b (as field A), scanning line b+a'→b'+a→
Read the entire screen in the order of b+a' (set as B field)
. These two reading methods can be processed as the same signal after reading.

【００５３】この撮像素子が、第１実施例と同様に垂直
方向の走査線数（ライン数）が１０００本とすると、上
記Ａフィールド、Ｂフィールドで読出される走査線数は
、５００本ずつといえる。それらの走査線を、ａ〜ｅま
での領域に分ける。ａ、ｂ、ｄ、ｅはそれぞれ２４０本
ずつの走査線を割り当て、ｃはＡフィールドの残り２０
本の走査線とＢフィールドの先頭２０本の走査線を割り
当てる。これらの領域を順に第１実施例と同様に記録装
置の１フィールドに合わせて読出し、所定の処理を行っ
て、記録装置に記録を行う。撮像素子の電荷蓄積時間の
制御についても第１実施例と同様に素子上及び外部シャ
ッターで行える。Assuming that this image sensor has 1000 scanning lines in the vertical direction as in the first embodiment, the number of scanning lines read out in the A field and B field is 500 each. I can say that. These scanning lines are divided into regions a to e. a, b, d, and e allocate 240 scanning lines each, and c allocates the remaining 20 scanning lines of the A field.
The scanning lines of the book and the first 20 scanning lines of the B field are allocated. These areas are sequentially read out in accordance with one field of the recording device as in the first embodiment, subjected to predetermined processing, and recorded on the recording device. The charge accumulation time of the image sensor can also be controlled using the on-device and external shutters as in the first embodiment.

【００５４】再生の場合も第１実施例と同様に、再生装
置から入力する映像信号を順にメモリに入力し、１画面
の情報が蓄積された時点で、所定のスピードで出力を行
う。この場合、メモリに入力した時に、所定のスピード
で読出せばインターレースモードの再生画が得られる。 ノンインターレースモードの再生画が出力した場合は、
メモリに全画像データが入力した時点で、メモリアドレ
ス等を変えて出力すれば良い。In the case of reproduction, similarly to the first embodiment, the video signals inputted from the reproduction device are sequentially inputted to the memory, and when one screen of information is accumulated, output is performed at a predetermined speed. In this case, if the data is input to the memory and read out at a predetermined speed, a reproduced image in interlaced mode can be obtained. If a playback image in non-interlaced mode is output,
Once all image data has been input to the memory, the memory address etc. may be changed and output.

【００５５】また、撮像素子の水平方向の解像度が高い
場合には、第２実施例と同様に撮像素子の水平方向を分
割して記録することもできる。Furthermore, when the resolution of the image sensor in the horizontal direction is high, it is also possible to record by dividing the image sensor in the horizontal direction as in the second embodiment.

【００５６】図１６ないし図２４は第３実施例に係わり
、図１６は映像信号記録再生処理装置の概略の構成を示
す構成図、図１７は映像信号記録再生処理装置の再生動
作を説明するブロック図、図１８は映像信号記録再生処
理装置の変形例の概略の構成を示す構成図、図１９は映
像信号のタイミングを説明するタイミング図、図２０は
図１８の映像信号記録再生処理装置の記録動作を説明す
るブロック図、図２１は図１８の映像信号記録再生処理
装置の記録動作時の映像信号のタイミングを説明するタ
イミング図、図２２は図１８の映像信号記録再生処理装
置の再生動作を説明するブロック図、図２３は図１８の
映像信号記録再生処理装置の再生動作時の映像信号のタ
イミングを説明するタイミング図、図２４はカラー映像
信号時のフレームメモリの構成を示す構成図である。FIGS. 16 to 24 relate to the third embodiment, in which FIG. 16 is a block diagram showing the general configuration of the video signal recording and reproducing processing device, and FIG. 17 is a block diagram illustrating the reproducing operation of the video signal recording and reproducing processing device. 18 is a block diagram showing a schematic configuration of a modified example of the video signal recording and reproducing processing device, FIG. 19 is a timing diagram explaining the timing of the video signal, and FIG. 20 is a recording of the video signal recording and reproducing processing device of FIG. FIG. 21 is a block diagram explaining the operation. FIG. 21 is a timing diagram explaining the timing of the video signal during the recording operation of the video signal recording and reproducing processing device of FIG. 18. FIG. FIG. 23 is a timing diagram illustrating the timing of the video signal during the playback operation of the video signal recording and playback processing device of FIG. 18, and FIG. 24 is a configuration diagram showing the configuration of the frame memory when a color video signal is used. .

【００５７】図１６は本発明を面順次式撮像装置に応用
したものであり、これは図１において、撮像素子６前面
に回転式のフィルターを設けたものである。回転フィル
タ８０は同期信号発生回路１２の出力信号に基づいてモ
ータ８２によって撮像素子６の信号電荷蓄積周期（読出
し周期）でＲ、Ｇ、Ｂの各フィルタが変わるように回転
制御される。ここで、撮像素子６を第１実施例と同じ読
出しをする場合は、各フィルタの切替わり周波数は、６
０／５Ｈｚとなる。つまり、図３においては、例えば映
像信号Ｅのａ〜ｅの期間をＲフィルタとすれば、次のａ
〜ｅの期間をＧフィルタ、その次のａ〜ｅの期間をＢフ
ィルタとする。これによって読出した信号を順次所定の
処理を行って記録装置によって記録を行えば高解像な１
画面のＲ、Ｇ、Ｂ信号を１５フィールドの領域に記録す
ることができる。FIG. 16 shows an application of the present invention to a frame-sequential image pickup device, in which a rotary filter is provided in front of the image pickup element 6 in FIG. 1. The rotation of the rotary filter 80 is controlled by a motor 82 based on the output signal of the synchronization signal generation circuit 12 so that each of the R, G, and B filters changes at the signal charge accumulation period (readout period) of the image sensor 6. Here, when reading out the image sensor 6 in the same manner as in the first embodiment, the switching frequency of each filter is 6
It becomes 0/5Hz. In other words, in FIG. 3, if the period a to e of the video signal E is an R filter, then the following a
The period from to e is assumed to be a G filter, and the next period from a to e is assumed to be a B filter. By sequentially performing predetermined processing on the read signals and recording them with a recording device, a high-resolution image can be obtained.
R, G, and B signals of the screen can be recorded in an area of 15 fields.

【００５８】再生の場合のブロック図を図１７に示す。 再生装置より入力した映像信号は、同期基準信号分離回
路８４によって、同期信号、タイミングコード信号が分
離される。基準信号発生器８６では前記同期信号、タイ
ミングコード信号より、画像合成に必要な各種信号が生
成される。一方、Ａ／Ｄ変換器８８に入力した映像信号
はデジタル信号に変換され、信号切替え回路９０に入力
する。信号切替え回路９０では基準信号発生器８６より
送られて来るＲＧＢ判別信号に基づいてメモリＲ９２、
メモリＧ９４、メモリＢ９６に入力する信号を切替える
。メモリＲ９２、メモリＧ９４、メモリＢ９６では、基
準信号発生器８６からの信号に基づいて、第１実施例と
同様に、ＲＧＢ各信号の合成が行われそれぞれＤ／Ａ変
換器（９８、１００、１０２）によってアナログ信号に
変換されて出力される。A block diagram in the case of reproduction is shown in FIG. A synchronization reference signal separation circuit 84 separates a synchronization signal and a timing code signal from the video signal input from the playback device. The reference signal generator 86 generates various signals necessary for image synthesis from the synchronization signal and timing code signal. On the other hand, the video signal input to the A/D converter 88 is converted into a digital signal and input to the signal switching circuit 90. In the signal switching circuit 90, based on the RGB discrimination signal sent from the reference signal generator 86, the memory R92,
The signals input to memory G94 and memory B96 are switched. In the memory R92, memory G94, and memory B96, each RGB signal is synthesized based on the signal from the reference signal generator 86, as in the first embodiment, and the respective D/A converters (98, 100, 102 ) is converted into an analog signal and output.

【００５９】ここで、メモリＲ９２、メモリＧ９４、メ
モリＢ９６は図６に示す構造となることもできる。Here, the memory R92, memory G94, and memory B96 can also have the structure shown in FIG.

【００６０】また、この第３実施例については、第１実
施例の撮像素子読出しだけでなく第２実施例およびイン
ターレース読出しの場合にも同様に適用できる。Furthermore, the third embodiment can be applied not only to the image pickup device readout of the first embodiment, but also to the second embodiment and interlaced readout.

【００６１】また、回転フィルタ８０は撮像素子６の前
に配したが、レンズ４の前でも良いし、被写体が暗く照
明が必要な場合は、照明と被写体の間に配しても良い。Furthermore, although the rotating filter 80 is placed in front of the image pickup device 6, it may be placed in front of the lens 4, or if the subject is dark and requires illumination, it may be placed between the illumination and the subject.

【００６２】ここで図１８は本第３実施例に使用される
静止画撮像用のＴＶカメラのブロック図である。以下、
図１８について説明すると、１１０は光源ランプであり
光源ランプの発光光束をＲＧＢ回転フィルター１１２を
通り被写体１１４を通過しレンズ１１６を通りＣＣＤ１
１８の光電変換面に被写体像がＲＧＢ面順次像で結像さ
れる。被写体１１４はフィルム等である。ＲＧＢ回転フ
ィルター１１２は直流モータ１２２によって回転駆動さ
れサーボ回路１２４によって制御される。サーボ回路１
２４には基準信号として本カメラの垂直同期信号が入力
されており、ＲＧＢ回転フィルター１１２はこの垂直同
期信号に同期して回転している。本カメラの垂直同期信
号の周波数は１５Ｈｚであり一般的なＮＴＳＣ方式のＴ
Ｖカメラに比較して１／４である。垂直同期信号は同期
信号発生器１２６で発生されてサーボ回路１２４と映像
信号プロセッサー１２０に入力される。ＣＣＤ１１８の
光電変換出力は次段の映像プロセッサー１２０に入力さ
れて複合映像信号に変換される。FIG. 18 is a block diagram of a TV camera for still image capturing used in the third embodiment. below,
Referring to FIG. 18, reference numeral 110 denotes a light source lamp, and the luminous flux of the light source lamp passes through an RGB rotation filter 112, passes through a subject 114, passes through a lens 116, and displays a CCD 1.
A subject image is formed on the 18 photoelectric conversion surfaces as an RGB surface sequential image. The subject 114 is a film or the like. The RGB rotary filter 112 is rotationally driven by a DC motor 122 and controlled by a servo circuit 124 . Servo circuit 1
The vertical synchronization signal of this camera is inputted to 24 as a reference signal, and the RGB rotation filter 112 rotates in synchronization with this vertical synchronization signal. The frequency of the vertical synchronization signal of this camera is 15Hz, which is the T of the general NTSC system.
This is 1/4 compared to the V camera. The vertical synchronization signal is generated by a synchronization signal generator 126 and input to the servo circuit 124 and the video signal processor 120. The photoelectric conversion output of the CCD 118 is input to the next-stage video processor 120 and converted into a composite video signal.

【００６３】本第３実施例に使用されるカメラは走査線
が約１０００本であり、通常のＮＴＳＣカメラの約２倍
に走査線を有している。また、ＮＴＳＣ方式の一般的な
ＴＶカメラではそのフレーム周波数は５０Ｈｚでありイ
ンターレース走査線をしているが、本カメラではフレー
ム周波数は１５Ｈｚでありノンインターレース走査方式
である。本カメラは、例えば顕微鏡写真等の微細な撮像
を可能とした高解像力カメラであり、従来のＮＴＳＣフ
ォーマットカメラに対し垂直解像力が約２倍の１０００
ＴＶ本を実現している。The camera used in the third embodiment has about 1000 scanning lines, which is about twice as many scanning lines as a normal NTSC camera. Further, while a general TV camera using the NTSC system has a frame frequency of 50 Hz and uses interlaced scanning lines, this camera has a frame frequency of 15 Hz and uses a non-interlaced scanning method. This camera is a high-resolution camera that is capable of capturing minute images, such as microscopic photographs, and has a vertical resolution of 1000 mm, which is approximately twice the vertical resolution of conventional NTSC format cameras.
A TV book has been realized.

【００６４】図１９のＡはＮＴＳＣフォーマットカメラ
の映像信号波形であり、Ｂは本カメラの映像信号波形で
ある。１２８はフレーム周期でありその周波数は５０Ｈ
ｚであり、１３０はフィールド周期でありその周波数は
６０Ｈｚである。ＮＴＳＣフォーマットにおいてはフレ
ームとフィールドで構成されており、理由はインターレ
ース走査（飛び越し走査）をしているためである。１３
２は映像信号期間であり水平同期信号が映像信号に付加
されておりその周波数は約１５．７５ＫＨｚある。A in FIG. 19 is the video signal waveform of the NTSC format camera, and B is the video signal waveform of the present camera. 128 is the frame period and its frequency is 50H
z, 130 is the field period, and its frequency is 60 Hz. The NTSC format is composed of frames and fields because it uses interlaced scanning. 13
2 is a video signal period in which a horizontal synchronizing signal is added to the video signal, and its frequency is approximately 15.75 KHz.

【００６５】次にＢは高解像力カメラの映像信号波形で
あり、１３８はフレーム周期でありその周波数は１５Ｈ
ｚでありＮＴＳＣフォーマットのフレーム周波数に対し
て１／２である。即ち本カメラはＮＴＳＣフォーマット
に対して２倍の時間をかけて１枚の画像を形成している
。これは本カメラの水平同期信号の周波数は１５．７５
ＫＨｚとＮＴＳＣフォーマットと同じであるため走査線
を２倍にする為には当然フレーム時間は２倍を要する事
になる。且つ、本カメラはノンインターレース方式であ
るのでフィールド信号は不要である。Next, B is a video signal waveform of a high-resolution camera, 138 is a frame period, and its frequency is 15H.
z, which is 1/2 of the frame frequency of the NTSC format. In other words, this camera takes twice as long to form one image as compared to the NTSC format. This means that the frequency of the horizontal synchronization signal of this camera is 15.75.
Since the KHz and NTSC formats are the same, doubling the number of scanning lines naturally requires doubling the frame time. Moreover, since this camera uses a non-interlaced method, no field signal is required.

【００６６】図２０に示すように、複合映像信号出力は
垂直同期信号分離器１４０に入力されて図１９のＢの１
３４に示す垂直同期信号が分離抽出される。分離抽出さ
れた垂直同期信号は６０Ｈｚ垂直同期信号を発生する為
のゲンロック発振器１４４に入力される。ゲンロック発
振器１４４の出力には１５Ｈｚ垂直同期信号に位相同期
したＮＴＳＣフォーマットの垂直同期信号が発生する。 複合映像信号はアナログスイッチ回路１４６、１５０と
バッファメモリ１５８にも入力される。前記ゲンロック
発振器１４４の出力である垂直同期信号はスイッチ回路
１４６、１５０のスイッチ制御信号およびバッファメモ
リ１５８のメモリ制御信号として入力される。スイッチ
１５０はゲンロック発振器１４４の出力である６０Ｈｚ
垂直同期信号の期間において１５０ａ側に切替え記録再
生部１６６への映像信号の入力を禁止するものである。 スイッチ回路１５０の出力は混合器１５６に入力され、
混合器１５６はもう一方の入力である６０Ｈｚ垂直同期
信号が重畳混合される。As shown in FIG. 20, the composite video signal output is input to the vertical synchronizing signal separator 140 and is
The vertical synchronization signal shown in 34 is separated and extracted. The separated and extracted vertical synchronization signal is input to a genlock oscillator 144 for generating a 60 Hz vertical synchronization signal. At the output of the genlock oscillator 144, an NTSC format vertical synchronization signal whose phase is synchronized with the 15 Hz vertical synchronization signal is generated. The composite video signal is also input to analog switch circuits 146, 150 and buffer memory 158. The vertical synchronization signal output from the genlock oscillator 144 is input as a switch control signal to the switch circuits 146 and 150 and a memory control signal to the buffer memory 158. Switch 150 is connected to the 60Hz output of genlock oscillator 144.
During the period of the vertical synchronization signal, switching to the 150a side prohibits the input of the video signal to the recording/reproducing section 166. The output of the switch circuit 150 is input to a mixer 156,
The other input of the mixer 156, the 60 Hz vertical synchronization signal, is superimposed and mixed.

【００６７】図２１のＡはゲンロック発振器１４４の出
力波形でありＢは混合器１５６の出力波形である。１６
８はタイミングスイッチ回路１６０によって禁止された
領域である。Ｃは混合器１５６の出力波形であり１７０
に示す通り６０Ｈｚ垂直同期信号が付加される。A in FIG. 21 is the output waveform of the genlock oscillator 144, and B is the output waveform of the mixer 156. 16
8 is an area prohibited by the timing switch circuit 160. C is the output waveform of mixer 156 and 170
A 60Hz vertical synchronization signal is added as shown in FIG.

【００６８】図２０に戻り複合映像信号は、アナログス
イッチ回路１４６にも入力され、前記の６０Ｈｚ垂直同
期信号期間で禁止された領域の映像信号のみを選択され
てバッファメモリ１５８に入力される。図２１のＤはス
イッチ回路１４６の出力である。前記の通り本第３実施
例で使用されるカメラのフレーム周波数は１５Ｈｚであ
り、これはＮＴＳＣ垂直同期信号の１／４であり結果と
してＮＴＳＣフォーマット垂直同期信号の４フレームで
本カメラの１フレームの画像が録画終了となる。但し、
前記禁止された領域の映像信号は４フィールドの期間で
は録画されない。従って、このままでは歯抜けな映像信
号しか再生されないことになる。Returning to FIG. 20, the composite video signal is also input to the analog switch circuit 146, and only the video signal in the area prohibited during the 60 Hz vertical synchronization signal period is selected and input to the buffer memory 158. D in FIG. 21 is the output of the switch circuit 146. As mentioned above, the frame frequency of the camera used in the third embodiment is 15Hz, which is 1/4 of the NTSC vertical synchronization signal, and as a result, 4 frames of the NTSC format vertical synchronization signal correspond to one frame of the camera. The image will end recording. however,
The video signal of the prohibited area is not recorded during a period of 4 fields. Therefore, if this continues, only a mediocre video signal will be reproduced.

【００６９】本第３実施例では前記禁止領域の映像信号
は４フィールド後の５フィールド目に録画している。図
２０の１４２は前記５フィールド目を検出する為の録画
終了検出器であり、図２１のＥは検出出力で録画開始後
４フィールド期間１８０が経過するとＬからＨに切替わ
る。録画終了検出器１４２の出力はスイッチ回路１６０
に入力される５フィールド領域では１６２側にスイッチ
が切替わりバッファメモリ１５８に格納された前記禁止
された映像信号が記録再生部１６６に入力されて録画さ
れる。禁止された映像信号１７２、１７４、１７６、１
７８はバッファメモリ１５８の内部制御により、５フィ
ールド目の期間内に１８８、１９０、１９２、１９４に
示すように時系列状に振り分けられる。５フィールド目
の録画が完了したとき初めて本カメラの１フレーム映像
信号の録画が完了したことになる。In the third embodiment, the video signal of the prohibited area is recorded in the fifth field after four fields. Reference numeral 142 in FIG. 20 is a recording end detector for detecting the fifth field, and E in FIG. 21 is a detection output that switches from L to H when a four-field period 180 has elapsed after the start of recording. The output of the recording end detector 142 is sent to the switch circuit 160.
In the 5-field area inputted to , the switch is switched to the 162 side, and the prohibited video signal stored in the buffer memory 158 is inputted to the recording/reproducing section 166 and recorded. Forbidden video signals 172, 174, 176, 1
78 are distributed in time series as shown in 188, 190, 192, and 194 within the period of the fifth field under the internal control of the buffer memory 158. The recording of one frame video signal of this camera is completed only when the recording of the fifth field is completed.

【００７０】次に再生時の動作について図２２を用いて
説明する。記録再生部１６６の再生映像信号は再生バッ
ファメモリ２０２、２０４に一旦格納される。即ち、図
２１のＤ、Ｅに示す５フィールド分の映像信号が全バッ
ファメモリ２０２、２０４に格納される。記録再生部１
６６が本カメラの１フレーム分の再生が終了するとメモ
リ２０２への書込みが停止される。また、再生バッファ
メモリ２０２には図２１のＣに示す映像信号が記憶され
、再生バッファメモリ２０４には図２１のＥに示す前記
４フィールド期間内で録画禁止された映像信号が記憶さ
れる。１５Ｈｚ複合同期信号発生器２００に図示しない
再生システムからのスタート指令がなされると１５Ｈｚ
複合同期信号発生器２００が発振を開始する。Next, the operation during reproduction will be explained using FIG. 22. The reproduced video signal from the recording/reproducing section 166 is temporarily stored in the reproduction buffer memories 202 and 204. That is, five fields of video signals shown in D and E in FIG. 21 are stored in all buffer memories 202 and 204. Recording and playback section 1
When the camera 66 completes reproduction of one frame, writing to the memory 202 is stopped. Further, the playback buffer memory 202 stores a video signal shown in C of FIG. 21, and the playback buffer memory 204 stores a video signal shown in FIG. 21E, which is prohibited from being recorded within the four field period. When a start command is given to the 15Hz composite synchronization signal generator 200 from a playback system (not shown), the 15Hz
Composite synchronization signal generator 200 begins oscillating.

【００７１】複合同期信号はバッファメモリ２０２、２
０４に入力されており複合同期信号に従いメモリの読出
し動作が開始される。再生はバッファメモリ２０２、２
０４の出力には映像信号が出力されるがバッファメモリ
２０２の映像出力は垂直同期信号分離器２０８とアナロ
グスイッチ回路２１０とに入力される。垂直同期信号分
離器２０８では図２１のＣに示す垂直同期信号が分離抽
出されスイッチ回路２１０の制御信号として入力される
。垂直同期信号期間ではスイッチ２１０を２１４側に切
替え、禁止された映像信号に補充している。尚、図２１
のＣ、Ｄに示す相対的なタイミングの再現は再生バッフ
ァメモリ２０２、２０４のメモリ動作プログラムによっ
て整然と成される。その結果、スイッチ回路２１０の出
力では図２３に示す１フレームの繰返し映像信号が得ら
れる。The composite synchronization signal is sent to the buffer memories 202, 2
04, and a memory read operation is started according to the composite synchronization signal. Playback is performed in the buffer memory 202, 2
A video signal is output to the output of the buffer memory 202, and the video output of the buffer memory 202 is input to the vertical synchronizing signal separator 208 and the analog switch circuit 210. The vertical synchronizing signal separator 208 separates and extracts the vertical synchronizing signal shown in C in FIG. 21 and inputs it as a control signal to the switch circuit 210. During the vertical synchronization signal period, the switch 210 is switched to the 214 side to supplement the prohibited video signal. Furthermore, Figure 21
Reproduction of the relative timing shown in C and D is performed in an orderly manner by the memory operation program of the reproduction buffer memories 202 and 204. As a result, at the output of the switch circuit 210, a one-frame repetitive video signal shown in FIG. 23 is obtained.

【００７２】映像信号に付加されている同期信号はＮＴ
ＳＣフャーマットの同期信号でありこれを１５Ｈｚ同期
信号に置換える必要がある。１５Ｈｚ同期信号は同期信
号置換え回路に入力されＮＴＳＣ同期信号が図２３のＢ
に示す１５Ｈｚ同期信号に置換えられる。図７の４６は
同期信号置換え回路の出力波形でありこれはフレームメ
モリ２１８に入力された本カメラによるノンインターレ
ース、１フレームの静止画が形成されて映像モニタ２２
０に入力されて出画される。映像モニタ２２０はノンイ
ンターラインの特殊なモニタであって垂直同期信号周波
数が１５Ｈｚで最適な動作をするモニタである。更に、
最適コンバータを利用する事によりフレームメモリ２１
８の映像出力をＮＴＳＣフォーマット、ＨＤＴＶフォー
マットに容易に変換可能である事は言うまでもない。[0072] The synchronization signal added to the video signal is NT
This is an SC format synchronization signal, and it is necessary to replace it with a 15Hz synchronization signal. The 15Hz synchronization signal is input to the synchronization signal replacement circuit, and the NTSC synchronization signal is converted to B in Figure 23.
It is replaced by the 15Hz synchronization signal shown in . Reference numeral 46 in FIG. 7 is the output waveform of the synchronization signal replacement circuit, which is a non-interlaced, one-frame still image formed by this camera input to the frame memory 218 and displayed on the video monitor 22.
0 is input and the image is output. The video monitor 220 is a special non-interline monitor that operates optimally when the vertical synchronization signal frequency is 15 Hz. Furthermore,
Frame memory 21 by using the optimal converter
It goes without saying that the video output of 8 can be easily converted to NTSC format or HDTV format.

【００７３】図１８の１２２に示すように本第３実施例
は面順次照明手段によりカラー化を計っておりＲＧＢの
各３原色に応じて３フレーム分のシステムが必要になる
。また、記録再生部には順次ＲＧＢ信号が時系列状に記
録される事により、どれが何色の映像信号なのか特定す
る必要がある。従って、本第３実施例では図１８の１２
８に示すように回転ＲＧＢフィルタにセンサを近接され
てノンデックス信号を検出している。また、本第３実施
例ではセンサは磁気センサでありす色フィルタの近傍に
固着されフィルタと共に回転するマグネット磁界を検出
し、これをインデックス信号として使用している。検出
されたインデックス信号は図２０に示す混合器１５６に
入力され録画される映像信号に重畳される。As shown at 122 in FIG. 18, in the third embodiment, colorization is achieved using a sequential illumination means, and a system for three frames is required for each of the three primary colors of RGB. Furthermore, since the RGB signals are sequentially recorded in the recording/reproducing section in a time-series manner, it is necessary to specify which video signal corresponds to which color. Therefore, in the third embodiment, 12 in FIG.
As shown in 8, a sensor is placed close to the rotating RGB filter to detect a non-dex signal. In the third embodiment, the sensor is a magnetic sensor that is fixed near the maroon filter and detects the magnetic field of a magnet that rotates together with the filter, and uses this as an index signal. The detected index signal is input to a mixer 156 shown in FIG. 20 and superimposed on the video signal to be recorded.

【００７４】図１９のＣは検出されたインデックス信号
であり、そのタイミングは映像信号領域を極力避け垂直
同期信号に近接させている。再生時は図２２に示すイン
デックス分離回路２０６に再生映像信号が入力されて再
生インデックス信号が分離抽出される。C in FIG. 19 is the detected index signal, and its timing is set close to the vertical synchronization signal, avoiding the video signal area as much as possible. During playback, the playback video signal is input to the index separation circuit 206 shown in FIG. 22, and the playback index signal is separated and extracted.

【００７５】図２４はカラーの場合の変形例であり同期
信号置換え回路２１６の出力はアナログスイッチ回路２
２２に入力されて時系列ＲＧＢ信号にタイミングを合わ
せて各々、Ｒフレームメモリ２２４、Ｇフレームメモリ
２２６、Ｂフレームメモリ２２８に記憶される。スイッ
チ回路２２２の切替え順は当然１５Ｈｚフレーム周期で
あり順序付けはインデックス信号で決定されている。各
フレームメモリ２２４、２２６、２２８は時系列状の各
ＲＧＢ信号を同時化する役割も持っている。FIG. 24 shows a modification of the color case, in which the output of the synchronizing signal replacement circuit 216 is connected to the analog switch circuit 2.
22 and are stored in an R frame memory 224, a G frame memory 226, and a B frame memory 228, respectively, in synchronization with the time-series RGB signals. Naturally, the switching order of the switch circuit 222 is at a 15 Hz frame period, and the ordering is determined by the index signal. Each of the frame memories 224, 226, and 228 also has the role of synchronizing each of the time-series RGB signals.

【００７６】このような第３実施例によれば、カメラ側
の同期信号形態と録画再生装置側の同期形態が異なって
も両者間の接続が可能となり録画再生が可能となる。従
来のフォーマット方式による安価な録画再生装置が使用
可能となり経済効果は計り知れないものがある。According to the third embodiment, even if the synchronization signal format on the camera side and the synchronization format on the recording/playback device side are different, connection between the two is possible and recording/playback is possible. It becomes possible to use an inexpensive recording/playback device using the conventional format system, and the economic effect is immeasurable.

【００７７】本発明では高解像度撮像素子を複数の画像
ブロックに分類し、各画像ブロックを記録装置に適した
タイミングで読み出すように撮像素子の駆動パルスを制
御し、この分類された画像データブロック毎で映像信号
に変換して、通常の記録装置に記録でき、また、記録装
置から再生する場合には、分類して記録された複数の映
像データブロックを合成して、高品位画像を再生できる
ので、簡単な構成で、高品位画像を通常の記録装置に記
録したり、再生して高品位画像を生成することもできる
。In the present invention, the high-resolution image sensor is classified into a plurality of image blocks, the drive pulses of the image sensor are controlled so that each image block is read out at a timing suitable for the recording device, and each of the classified image data blocks is It can be converted into a video signal and recorded on a regular recording device, and when played back from a recording device, multiple video data blocks that have been classified and recorded can be combined to play back a high-quality image. With a simple configuration, high-quality images can be recorded on a normal recording device and reproduced to generate high-quality images.

【００７８】尚、上記記録装置から再生する場合、通常
の出力装置に対しては、記録時と同様の信号形態で出力
することもできる。[0078] When reproducing from the recording device, it is also possible to output to a normal output device in the same signal form as when recording.

【００７９】[0079]

【発明の効果】本発明によれば、本発明の映像信号記録
再生処理装置は、結像光学系により結像された被写体像
を光電変換して画像信号を得る光電変換素子より構成さ
れる光電変換手段と、前記光電変換素子からの前記画像
信号を連続的に読み出し映像信号を生成する映像信号生
成手段と、前記映像信号生成手段から読み出された映像
信号を記録再生する記録再生装置に記録するときに、前
記記録再生装置の走査線数及び水平解像度に合わせて前
記映像信号生成手段からの前記映像信号の読み出しを制
御する制御手段とを備えているので、高解像度の撮像素
子で撮像された映像をデジタル変換することなく容易に
従来方式の安価な記録装置に記録することができる。ま
た、記録装置より再生した信号を合成して容易に高解像
度の画像を合成することができる。Effects of the Invention According to the present invention, the video signal recording and reproducing processing device of the present invention has a photoelectric conversion element that photoelectrically converts a subject image formed by an imaging optical system to obtain an image signal. a converting means, a video signal generating means for continuously reading out the image signal from the photoelectric conversion element and generating a video signal, and recording the video signal read from the video signal generating means in a recording/reproducing device for recording and reproducing the video signal. When a high-resolution image sensor is used to capture an image, the recording/reproducing apparatus includes a control means for controlling readout of the video signal from the video signal generation means in accordance with the number of scanning lines and horizontal resolution of the recording/reproducing device. It is possible to easily record captured images on a conventional inexpensive recording device without digital conversion. Furthermore, a high-resolution image can be easily synthesized by combining signals reproduced from recording devices.

【図面の簡単な説明】[Brief explanation of the drawing]

【図１】　　第１実施例に係る映像信号記録再生処理装
置の概略の構成を示す構成図である。FIG. 1 is a configuration diagram showing a general configuration of a video signal recording and reproducing processing device according to a first embodiment.

【図２】　　第１実施例に係るＣＣＤの画像の分割を説
明する説明図である。FIG. 2 is an explanatory diagram illustrating division of an image of a CCD according to the first embodiment.

【図３】　　第１実施例に係るＣＣＤの画像の転送を説
明する説明図である。FIG. 3 is an explanatory diagram illustrating transfer of a CCD image according to the first embodiment.

【図４】　　第１実施例に係る映像信号記録再生処理装
置の再生動作を説明するブロック図である。FIG. 4 is a block diagram illustrating the playback operation of the video signal recording and playback processing device according to the first embodiment.

【図５】　　第１実施例に係る再生時の画像情報の波形
を示すタイミング図である。FIG. 5 is a timing chart showing waveforms of image information during playback according to the first embodiment.

【図６】　　第１実施例に係るメモリの構成を示す構成
図である。FIG. 6 is a configuration diagram showing the configuration of a memory according to the first embodiment.

【図７】　　第１実施例に係る二重構造のメモリを使用
した時の再生時の画像情報の波形を示すタイミング図で
ある。FIG. 7 is a timing diagram showing waveforms of image information during playback when using the dual structure memory according to the first embodiment.

【図８】　　第１実施例に係る同期信号発生器の構成を
示す構成図である。FIG. 8 is a configuration diagram showing the configuration of a synchronization signal generator according to the first embodiment.

【図９】　　第１実施例に係る同期信号発生器を出力す
る同期信号のタイミングを示すタイミング図である。FIG. 9 is a timing diagram showing the timing of a synchronization signal output by the synchronization signal generator according to the first embodiment.

【図１０】第１実施例に係る図９の変形例である同期信
号発生器を出力する同期信号のタイミングを示すタイミ
ング図である。FIG. 10 is a timing chart showing the timing of a synchronization signal output from a synchronization signal generator that is a modification of FIG. 9 according to the first embodiment;

【図１１】第１実施例に係る第１のアドレス切り替え回
路の構成を示す構成図である。FIG. 11 is a configuration diagram showing the configuration of a first address switching circuit according to the first embodiment.

【図１２】第１実施例に係る第２のアドレス切り替え回
路の構成を示す構成図である。FIG. 12 is a configuration diagram showing the configuration of a second address switching circuit according to the first embodiment.

【図１３】第２実施例に係るＣＣＤの画像の分割を説明
する説明図である。FIG. 13 is an explanatory diagram illustrating division of an image of a CCD according to a second embodiment.

【図１４】第２実施例に係るＣＣＤの画像の転送を説明
する説明図である。FIG. 14 is an explanatory diagram illustrating transfer of a CCD image according to the second embodiment.

【図１５】第２実施例に係る図１５は各フィールドの情
報構成を説明する説明図である。FIG. 15 according to the second embodiment is an explanatory diagram illustrating the information structure of each field.

【図１６】第３実施例に係る映像信号記録再生処理装置
の概略の構成を示す構成図である。FIG. 16 is a configuration diagram showing a schematic configuration of a video signal recording and reproducing processing device according to a third embodiment.

【図１７】第３実施例に係る映像信号記録再生処理装置
の再生動作を説明するブロック図である。FIG. 17 is a block diagram illustrating the playback operation of the video signal recording and playback processing device according to the third embodiment.

【図１８】第３実施例に係る映像信号記録再生処理装置
の変形例の概略の構成を示す構成図である。FIG. 18 is a configuration diagram showing a schematic configuration of a modified example of the video signal recording and reproducing processing device according to the third embodiment.

【図１９】第３実施例に係る映像信号のタイミングを説
明するタイミング図である。FIG. 19 is a timing diagram illustrating the timing of a video signal according to the third embodiment.

【図２０】第３実施例に係る図１８の映像信号記録再生
処理装置の記録動作を説明するブロック図である。FIG. 20 is a block diagram illustrating the recording operation of the video signal recording and reproducing processing device of FIG. 18 according to the third embodiment.

【図２１】第３実施例に係る図１８の映像信号記録再生
処理装置の記録動作時の映像信号のタイミングを説明す
るタイミング図である。21 is a timing diagram illustrating the timing of the video signal during the recording operation of the video signal recording and reproducing processing device of FIG. 18 according to the third embodiment; FIG.

【図２２】第３実施例に係る図１８の映像信号記録再生
処理装置の再生動作を説明するブロック図である。FIG. 22 is a block diagram illustrating the playback operation of the video signal recording and playback processing device of FIG. 18 according to the third embodiment.

【図２３】第３実施例に係る図１８の映像信号記録再生
処理装置の再生動作時の映像信号のタイミングを説明す
るタイミング図である。23 is a timing diagram illustrating the timing of the video signal during the playback operation of the video signal recording and playback processing device of FIG. 18 according to the third embodiment; FIG.

【図２４】第３実施例に係るカラー映像信号時のフレー
ムメモリの構成を示す構成図である。FIG. 24 is a configuration diagram showing the configuration of a frame memory at the time of a color video signal according to the third embodiment.

【符号の説明】[Explanation of symbols]

６…固体撮像素子 ８…プロセッサ １０…駆動回路 １２…同期信号発生器 １６…同期基準信号分離回路 ２０…基準信号発生器 ２２…メモリ 6...Solid-state image sensor 8...Processor 10...Drive circuit 12...Synchronization signal generator 16...Synchronization reference signal separation circuit 20...Reference signal generator 22...Memory

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】　　結像光学系により結像された被写体像
を光電変換して画像信号を得る光電変換素子より構成さ
れる光電変換手段と、前記光電変換素子からの前記画像
信号を連続的に読み出し映像信号を生成する映像信号生
成手段と、前記映像信号生成手段から読み出された映像
信号を記録再生する記録再生装置に記録するときに、前
記記録再生装置の走査線数及び水平解像度に合わせて前
記映像信号生成手段からの前記映像信号の読み出しを制
御する制御手段とを備えたことを特徴とした映像信号記
録再生処理装置。1. A photoelectric conversion device comprising a photoelectric conversion element that photoelectrically converts a subject image formed by an imaging optical system to obtain an image signal; and a photoelectric conversion device that continuously converts the image signal from the photoelectric conversion element. A video signal generating means for generating a readout video signal; and a recording/reproducing device configured to record the video signal read from the video signal generating means in accordance with the number of scanning lines and horizontal resolution of the recording/reproducing device. A video signal recording and reproducing processing device comprising: a control means for controlling readout of the video signal from the video signal generation means.