JPH0425818A - Driving method for liquid crystal panel - Google Patents
Driving method for liquid crystal panelInfo
- Publication number
- JPH0425818A JPH0425818A JP13018090A JP13018090A JPH0425818A JP H0425818 A JPH0425818 A JP H0425818A JP 13018090 A JP13018090 A JP 13018090A JP 13018090 A JP13018090 A JP 13018090A JP H0425818 A JPH0425818 A JP H0425818A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- liquid crystal
- scan electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims description 36
- 238000012937 correction Methods 0.000 claims abstract description 82
- 210000002858 crystal cell Anatomy 0.000 claims abstract description 20
- 238000001514 detection method Methods 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 13
- 210000004027 cell Anatomy 0.000 description 29
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000012935 Averaging Methods 0.000 description 6
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 6
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
液晶パネルの駆動方法に関し、
電圧平均化法を用いて単純マトリクス構造の液晶パネル
を駆動するに際し、各ライン毎の表示パターンに依存し
た輝度むらの発注を抑えることを目的とし、
データ電極とスキャン電極とを交差して設けたマトリク
ス型液晶パネルを、選択されるスキャン電極に印加する
電圧を基準として、選択されるデータ電極には所定電圧
Ｖを印加し、非選択のデータ電極には（１−２／ａ）Ｖ
を印加し、非選択のスキャン電極には（１−１／ａ）Ｖ
を印加する正電圧印加モード期間と、選択されるデータ
電極に印加する電圧を基準として、選択されるスキャン
電極には■を印加し、非選択のデータ電極に（２／ａ）
Ｖを印加し、非選択のスキャン電極には（１／ａ）Ｖ
を印加する負電圧印加モード期間とで駆動する方法にお
いて、１スキャン電極駆動時間毎にこのスキャン電極上
の液晶セルに印加する補正印加電圧の大きさを決定し、
この補正印加電圧が液晶セルに印加されるようにスキャ
ン電極とデータ電極の駆動電圧に足し合わせる補正駆動
電圧を決定し、この補正駆動電圧を正電圧印加モード期
間と負電圧印加モード期間とでは逆の極性で、スキャン
電極とデータ電極の駆動電圧に足し合わせて駆動を行う
。[Detailed Description of the Invention] [Summary] Regarding a method for driving a liquid crystal panel, when driving a liquid crystal panel with a simple matrix structure using a voltage averaging method, it is possible to suppress unevenness in brightness depending on the display pattern of each line. For the purpose of this, a matrix type liquid crystal panel in which data electrodes and scan electrodes are provided intersectingly is applied with a predetermined voltage V applied to the selected data electrodes with reference to the voltage applied to the selected scan electrodes, (1-2/a)V for unselected data electrodes
is applied, and (1-1/a)V is applied to unselected scan electrodes.
2/a is applied to the selected scan electrodes, and (2/a) is applied to the unselected data electrodes based on the positive voltage application mode period in which the voltage is applied and the voltage applied to the selected data electrodes.
V is applied, and (1/a) V is applied to unselected scan electrodes.
In the method of driving with a negative voltage application mode period in which the voltage is applied, the magnitude of the correction applied voltage to be applied to the liquid crystal cell on the scan electrode is determined for each scan electrode drive time,
A corrected drive voltage is determined to be added to the drive voltages of the scan electrode and data electrode so that this corrected applied voltage is applied to the liquid crystal cell. Drive is performed by adding the drive voltages of the scan electrode and data electrode with the polarity of .
本発明は単純マトリクス構造の液晶パネルの駆動方法お
よびその装置に関する。The present invention relates to a method and device for driving a liquid crystal panel having a simple matrix structure.
近年、パソコンやワープロ等の普及に伴い、その表示装
置として大型で消費電力が大きいＣＲＴに代わり、軽量
、薄型で電池駆動も可能な液晶表示装置の採用が顕著と
なってきている。液晶表示装置の駆動方式は単純マトリ
クス型とアクティブマトリクス型に大別されるが、アク
ティブマトリクス型は各画素に非線型素子が必要である
ために製造が困難であり、現在は表示容量の大きい液晶
表示装置には一般に単純マトリクス構造が採用されてい
る。2. Description of the Related Art In recent years, with the spread of personal computers, word processors, etc., liquid crystal display devices, which are lightweight, thin, and can be powered by batteries, have been increasingly adopted as display devices in place of large, power-consuming CRTs. Driving methods for liquid crystal display devices are broadly divided into simple matrix type and active matrix type, but active matrix type requires a non-linear element for each pixel, making it difficult to manufacture.Currently, liquid crystal display devices with large display capacity Display devices generally employ a simple matrix structure.
ところが、単純マトリクス構造の表示装置では、表示容
量を増やすに従って、その特性上表示パターンに依存し
た表示むら（クロストーク）が生じ、表示品質が悪くな
るため、この表示むらを無（すことが強く望まれている
。However, in a display device with a simple matrix structure, as the display capacity is increased, display unevenness (crosstalk) that depends on the display pattern occurs due to its characteristics, and the display quality deteriorates. Therefore, it is strongly recommended to eliminate this display unevenness. desired.
第１５図は、第１６図に示す単純マトリクス構造の液晶
パネルにおいて、そのＸ１列およびＸ２列のように１打
金ての液晶表示素子に１明」書き込みをしたとき（液晶
の表示は○）、および「暗ｊ書き込みをしたとき（液晶
の表示は・）の、液晶パネルの駆動波形を示すものであ
る。図において（ａ）はＸ１列のデータ電圧印加波形（
太線）、Ｘ２列のデータ電圧印加波形（点線）であり、
（ｂ）は７１行のスキャン電圧印加波形、および（Ｃ）
は７２行のスキャン電圧印加波形、（ｄ）はセルαの駆
動電圧波形（太線）、セルβの駆動電圧波形（点線）で
ある。Figure 15 shows the case where ``1 light'' is written on each liquid crystal display element in the X1 and X2 columns of the simple matrix structure liquid crystal panel shown in Figure 16 (the liquid crystal display is ○). , and "dark j writing" (liquid crystal display is). In the figure, (a) shows the data voltage application waveform of the X1 column (
(thick line), data voltage application waveform (dotted line) for column X2,
(b) is the scan voltage application waveform of 71 rows, and (C)
is the scan voltage application waveform of the 72nd row, and (d) is the drive voltage waveform of cell α (thick line) and the drive voltage waveform of cell β (dotted line).
なお、従来の駆動方法では、第１７図に示す電圧平均化
法を採用しており、第１の周期を１フレームの期間中選
択し、次のフレームで第２の周期を選択するものや、何
ラインかおきに第１の周期と第２の周期を切り換えるも
のが実用され、液晶に直流成分が印加されないようにし
て、パネル特性を劣化させない高信頬な駆動を実現して
いる。In addition, conventional driving methods employ the voltage averaging method shown in FIG. 17, in which the first cycle is selected during one frame period and the second cycle is selected in the next frame, A device that switches between the first period and the second period every few lines is in practical use, and this prevents direct current components from being applied to the liquid crystal, achieving reliable driving that does not degrade panel characteristics.
この第１の周期と第２の周期の切り換えは極性反転と呼
ばれ、その制御信号は極性反転信号と呼ばれる。This switching between the first period and the second period is called polarity inversion, and the control signal thereof is called a polarity inversion signal.
ところが、従来の駆動方法では、例えば、第１８図に示
すようにあるスキャン電極上に「暗Ｊ（・）を多数表示
した直後のセルＡの１明１（○）表示と、ｒ明１を多数
表示した直後のセルＢの「明」表示とを比べると、セル
Ａの方がセルＢよりも明るくなってしまうという問題が
ある。However, in the conventional driving method, for example, as shown in FIG. When comparing the "bright" display of cell B immediately after displaying a large number of cells, there is a problem in that cell A becomes brighter than cell B.
この問題を第１９図および第２０図を用いて更に詳しく
説明する。液晶セルはｒ明」表示の時の方がｒ暗」表示
に比べて見掛けの抵抗値が小さくなることが分かってお
り、このため、ｒ明１表示の時の方がスキャン電極に大
きな電流が流れ込む。よって、第１９図に示すように、
１つのスキャン電極上には、それぞれ抵抗Ｒを介して液
晶セル１〜Ｎが接続されている場合、スキャン電極両端
の電位差Ｖｄは以下の式で表せる。This problem will be explained in more detail using FIGS. 19 and 20. It is known that the apparent resistance of a liquid crystal cell is smaller when the display is "r-bright" than when the display is "r-dark," and for this reason, a larger current is applied to the scan electrode when the display is r-bright1. Flow into. Therefore, as shown in Figure 19,
When liquid crystal cells 1 to N are connected to one scan electrode through resistors R, the potential difference Vd between both ends of the scan electrode can be expressed by the following formula.
Ｖｄ−ＲＸ＠Ｉｘ＝ Ｒ（ｊ、＋２ｉｚ＋３１．＋−−
−＋（Ｎ−１）ｉｎ−、＋Ｎ１Ｎ）ココテ、ｒ暗Ｊ Ｋ
示時（ＤｉＫ＜Ｋ＝ １〜Ｎ） ＝ｉｍ、ｒ明」表示時
のｉ（に＝１〜Ｎ）＝１、とおくと、ｒ明」表示の時の
方がスキャン電極に大きな電流が流れ込むことは、１＝
１１＋Δ宜で表せる。そして、セル１〜セルＮに全てｒ
暗１表示を行った時のスキャン電極の電位差ＶｄＢは、
で表され、セルＸ−セルＹ（１≦ＸくＹ≦Ｎ）に「明」
表示を行った時のスキャン電極の電位差■ｄＰ−は、Ｗ
ｉｔの電位差ＶｄＢにセルＸ−セルＹにｒ明Ｊを表示し
たことによる次式で示す更なる電圧降下量、
を加えた量になるからである。Vd-RX@Ix=R(j,+2iz+31.+--
-+(N-1)in-, +N1N) Kokote, r dark J K
Time display (DiK<K= 1~N) = im, i (=1~N) = 1 when displaying "r bright", then a larger current is applied to the scan electrode when displaying "r bright". Flowing in is 1=
It can be expressed as 11+Δy. Then, all r in cells 1 to cell N.
The potential difference VdB of the scan electrode when performing a dark 1 display is
It is expressed as ``bright'' in cell X - cell Y (1≦X x Y≦N).
The potential difference ■dP- of the scan electrode when displaying is W
This is because the amount is the sum of the potential difference VdB of it and the further voltage drop amount due to displaying r light J in cell X-cell Y, as shown by the following equation.
従って、スキャン電圧は第２０図に示すように、ｒ暗」
表示を多数行ったとき（太線）と、ｒ明」表示を多数行
ったとき（点線）とで異なり、ｒ明Ｊ表示を行った時の
方がスキャン電圧印加波形の選択電圧レベルが第１の周
期では上昇し、第２の周期では低下する。すると、第２
１図および第２２図に示すように、セル駆動波形の選択
期間の電圧レベルが変動し、「明ｊ表示、ｒ暗ｊ表示い
ずれのセルにおいても、実効電圧が低下する。Therefore, the scan voltage is as shown in FIG.
There is a difference between when many displays are performed (thick line) and when many "r bright" displays are performed (dotted line). It rises in one period and falls in the second period. Then, the second
As shown in FIG. 1 and FIG. 22, the voltage level during the selection period of the cell drive waveform fluctuates, and the effective voltage decreases in both the bright J display and r dark J display cells.
この結果、「明」を多数表示したスキャン電極上のセル
は、ｒ暗」を多数表示したスキャン電極上のセルに比べ
て表示が暗くなってしまうのである。As a result, the cells on the scan electrode that display many "bright" characters are displayed darker than the cells on the scan electrode that display many "r dark" characters.
本発明は、前記従来の単純マトリクス型液晶表示装置に
おいて、輝度むらの発生を抑えることができる液晶パネ
ル駆動方法を提供することを目的とするものである。An object of the present invention is to provide a liquid crystal panel driving method that can suppress the occurrence of brightness unevenness in the conventional simple matrix type liquid crystal display device.
前記従来の問題点を解消する本発明の液晶パネルの駆動
方法の原理が第１図に示される。本発明の方法は、デー
タ電極とスキャン電極とを交差して設けたマトリクス型
液晶パネルを、選択されるスキャン電極に印加する電圧
を基準として、選択されるデータ電極には所定電圧■を
印加し、非選択のデータ電極には（１−２／ａ）Ｖを印
加し、非選択のスキャン電極には（１−１／ａ）Ｖを印
加する正電圧印加モード期間と、選択されるデータ電極
に印加する電圧を基準として、選択されるスキャン電極
には■を印加し、非選択のデータ電極に（２／ａ）νを
印加し、非選択のスキャン電極には（１／ａ）Ｖを印加
する負電圧印加モード期間とで駆動する方法において、
１スキャン電極駆動時間毎にこのスキャン電極上の液晶
セルに印加する補正印加電圧の大きさを、例えば、スキ
ャン電極に表示するデータの明暗を基に決定し、この補
正印加電圧が液晶セルに印加されるようにスキャン電極
とデータ電極の駆動電圧に足し合わせる補正駆動電圧を
決定し、この補正駆動電圧を正電圧印加モード期間と負
電圧印加モード期間とでは逆の極性で、スキャン電極と
データ電極の駆動電圧に足し合わせたことを特徴とする
ものである。The principle of the method for driving a liquid crystal panel according to the present invention, which solves the above-mentioned conventional problems, is shown in FIG. The method of the present invention is to apply a predetermined voltage (■) to a selected data electrode using a matrix type liquid crystal panel provided with data electrodes and scan electrodes intersecting each other, with reference to the voltage applied to the selected scan electrode. , a positive voltage application mode period in which (1-2/a) V is applied to unselected data electrodes and (1-1/a) V is applied to unselected scan electrodes; and Based on the voltage applied to the selected scan electrode, (2/a) ν is applied to the selected scan electrode, (2/a) ν is applied to the unselected data electrode, and (1/a) V is applied to the unselected scan electrode. In the method of driving with a negative voltage application mode period to be applied,
The magnitude of the correction applied voltage to be applied to the liquid crystal cell on this scan electrode for each scan electrode drive time is determined based on, for example, the brightness of the data displayed on the scan electrode, and this correction applied voltage is applied to the liquid crystal cell. A correction drive voltage to be added to the drive voltages of the scan electrode and data electrode is determined so that the correction drive voltage is applied to the scan electrode and data electrode with opposite polarity during the positive voltage application mode period and the negative voltage application mode period It is characterized by adding the driving voltage of
本発明によれば、各ライン毎に表示パターンに依存した
液晶セル印加波形の電圧レベル変動量が表示パターンか
ら求められ、ｒ明」表示が多い時にはスキャン電極とデ
ータ電極の駆動電圧に補正駆動電圧が足し合わされ、セ
ル駆動電圧が振幅が大きくなる方向に補正される。この
結果、表示パターンが変化してもスキャン電極の選択電
圧レベルの変動が無くなり、輝度むらが抑えられる。According to the present invention, the amount of voltage level fluctuation of the liquid crystal cell applied waveform depending on the display pattern for each line is determined from the display pattern, and when there are many "r bright" displays, the drive voltage of the scan electrode and the data electrode is corrected to the drive voltage. are added together, and the cell drive voltage is corrected in the direction of increasing the amplitude. As a result, even if the display pattern changes, there is no variation in the selection voltage level of the scan electrode, and brightness unevenness is suppressed.
以下、添付図面を用いて本発明の実施例を詳細に説明す
る。Embodiments of the present invention will be described in detail below with reference to the accompanying drawings.
第２図は本発明を実施する液晶パネルの駆動装置の一実
施例の構成を示す回路図である。図において、液晶パネ
ル２３のデータ電極にはデータ電極ドライバ（Ｘドライ
バ）２１が、スキャン電極にはスキャン電極ドライバ（
Ｙドライバ）２２がそれぞれ接続されている。２４は電
源回路であり、２つの電源■。、と■、との間を複数の
抵抗で分割して電圧■、〜■６を発生させている。電圧
■１〜■６は第１７図において説明した電圧平均化法の
実施に必要な電圧であり、その値は、
Ｖ＋＝Ｖ、 Ｖｚ＝（１−１／ａ）Ｖ、 Ｖｓ＝（Ｉ
−２／ａ）ＶＶ４＝（２／ａ）Ｖ、Ｖｓ＝（１／ａ）Ｖ
、Ｖ６＝０であり、ここでａはデユーティ比によって決
まる数である。FIG. 2 is a circuit diagram showing the configuration of an embodiment of a liquid crystal panel driving device embodying the present invention. In the figure, a data electrode driver (X driver) 21 is attached to the data electrode of the liquid crystal panel 23, and a scan electrode driver (X driver) is attached to the scan electrode of the liquid crystal panel 23.
Y driver) 22 are connected respectively. 24 is a power supply circuit, and there are two power supplies■. , and ■, are divided by a plurality of resistors to generate voltages ■, to ■6. Voltages 1 to 6 are voltages necessary to implement the voltage averaging method explained in FIG. 17, and their values are as follows: V+=V, Vz=(1-1/a)V, Vs=(I
-2/a)VV4=(2/a)V, Vs=(1/a)V
, V6=0, where a is a number determined by the duty ratio.
電源回路２４からの前述の電圧■１〜■６は、補正電圧
加算回路２９を介してデータ電極ドライバ２１とスキャ
ン電極ドライバ２２に入力されるようになっている。補
正電圧加算回路２９は加算回路２９１〜２９６と反転回
路２９７とから構成されており、加算回路２９１〜２９
３は電源回路２４からの電圧■１〜■３にＤ／Ａ変換回
路２８からの補正電圧をそのまま加算し、加算回路２９
４〜２９６は電源回路２４からの電圧■、〜■、にＤ／
Ａ変換回路２８からの補正電圧の反転回路２９７によっ
て反転されたものを加算する。そして、データ電極ドラ
イバ２１には補正電圧加算回路２９から電圧■１′＋
Ｖ３’＋ ■４’＋ ｖ、゛の各電位が与えられ、
スキャン電極ドライバ２２には補正電圧加算回路２９か
ら電圧Ｖ Ｉ、 Ｖ ｔ°＋ ＶＳＺ Ｖ６の各電位
が与えられるようになっている。The voltages (1) to (6) mentioned above from the power supply circuit 24 are inputted to the data electrode driver 21 and the scan electrode driver 22 via the correction voltage adding circuit 29. The correction voltage adding circuit 29 is composed of adding circuits 291 to 296 and an inverting circuit 297.
3 adds the correction voltage from the D/A conversion circuit 28 to the voltages ■1 to ■3 from the power supply circuit 24 as is, and adds the correction voltage from the D/A conversion circuit 28 as is,
4 to 296 are D/ to the voltages ■, ~■, from the power supply circuit 24.
The correction voltage from the A conversion circuit 28 that has been inverted by the inversion circuit 297 is added. The data electrode driver 21 receives the voltage ■1'+ from the correction voltage adding circuit 29.
V3'+ ■4'+ Each potential of v and ゛ is given,
The scan electrode driver 22 is supplied with each potential of voltages V I and V t°+VSZ V6 from a correction voltage adding circuit 29 .
データ電極ドライバ２１およびスキャン電極ドライバ２
２には液晶パネル制御装置２６が接続されている。この
液晶パネル制御装置２６はパーソナルコンピュータ２５
等の制御機器等からの指令に応して、データ電極ドライ
バ２１およびスキャン電極ドライバ２２に液晶パネル表
示データであるＸデータＸＤＡＴＡおよびＹデータＹＤ
ＡＴＡと、これらのデータを同期化するためのデータク
ロツタ信号ＤＣＬＫ、並びに正電圧印加モード期間と負
電圧印加モード期間を切り替えるための信号叶（ここで
は以後、１フレーム毎に切り替える場合を例に説明する
。）を与えるものである。Data electrode driver 21 and scan electrode driver 2
2 is connected to a liquid crystal panel control device 26. This liquid crystal panel control device 26 is a personal computer 25
In response to commands from control devices such as
ATA, a data clock signal DCLK for synchronizing these data, and a signal signal for switching between a positive voltage application mode period and a negative voltage application mode period (Hereafter, we will explain the case of switching every frame as an example. ).
また、データ電極ドライバ２１およびスキャン電極ドラ
イバ２２は、液晶パネル制御装置２６からのＸデータＸ
ＤＡＴＡ 、 ＹデータＹＤＡＴＡに応じて液晶パネル
２３の各データ電極、および各スキャン電極に、電源回
路２４からの前述の補正電圧加算回路２９を通った電圧
Ｖ Ｉ＋ＶＩＺ ｖ２’、 ＶｆｆＺ Ｖ４’＋
ＶＳ’＋ ｖｉ、。Further, the data electrode driver 21 and the scan electrode driver 22 receive X data X from the liquid crystal panel control device 26.
DATA, Y data YDATA, each data electrode and each scan electrode of the liquid crystal panel 23 are applied with voltages VI+VIZ v2', VffZ V4'+ from the power supply circuit 24 through the above-mentioned correction voltage adding circuit 29.
VS'+ vi,.
および■６″のうちの何れかを選択して与える。即ち、
正電圧印加モード期間では、データ電極ドライバ２１は
選択されるデータ電極には電圧■６を、非選択のデータ
電極には電圧Ｖ４’を印加し、スキャン電極ドライバ２
２は選択されるスキャン電極には■、を、非選択のスキ
ャン電極には■、゛を印加する。同様に、負電圧印加モ
ード期間では、データ電極ドライバ２１は選択されるデ
ータ電極には電圧Ｖ 、 ｌを、非選択のデータ電極に
は電圧ｙ 、 ｌを印加し、スキャン電極ドライバ２２
は選択されるスキャン電極には■６を、非選択のスキャ
ン電極には■２′を印加する。Select and give either one of and ■6″. That is,
In the positive voltage application mode period, the data electrode driver 21 applies voltage 6 to selected data electrodes, voltage V4' to unselected data electrodes, and scan electrode driver 21 applies voltage V4' to unselected data electrodes.
2 applies ``■'' to the selected scan electrode, and ``■'' to the unselected scan electrode. Similarly, in the negative voltage application mode period, the data electrode driver 21 applies voltages V, l to selected data electrodes, voltages y, l to unselected data electrodes, and scan electrode driver 22
6 is applied to the selected scan electrode, and 2' is applied to the unselected scan electrode.
この実施例では、以上のような構成に加えて、補正パラ
メータ発生回路２７とＤ／Ａ変換回路２８とが設けられ
ている。In this embodiment, in addition to the above configuration, a correction parameter generation circuit 27 and a D/A conversion circuit 28 are provided.
補正パラメータ発生回路２７は、１スキャン駆動期間に
おけるＸデータＸＤＡＴＡ中の°゛オンパ数、即ち、液
晶セルのｒ明ｊの数を計数して補正パラメータを発生す
るものであり、この補正パラメータは、このＸデータＸ
ＤＡＴＡが与えられるスキャン電極上の液晶セルに印加
する駆動電圧の補正量を「明」の数に応じて決めるため
のものである。補正パラメータ発生回路２７には、デー
タクロック信号ＤＣＬＫに同期してＸデータχＤＡＴＡ
を取り込むデータラッチ回路２７１と、データラッチ回
路２７１の出力とデータクロック信号ＤＣＬＸから°“
オン”データを検出するデータ検出回路２７２と、デー
タ検出回路２７２の出力を受けて“オンパデータの個数
を求めるカウンタ２７３から構成されている。カウンタ
２７３の初期化人力ＲＳＴには、スキャン電極駆動の同
期化を図るためのスキャン同期信号５ＳＹＮＣが接続さ
れており、１スキャン駆動期間毎にカウンタ２７３はリ
セットされて初期状態に設定される。The correction parameter generation circuit 27 generates a correction parameter by counting the number of pixels in the X data XDATA in one scan drive period, that is, the number of brightnesses of the liquid crystal cell. This X data
This is to determine the amount of correction of the drive voltage applied to the liquid crystal cell on the scan electrode to which DATA is applied, depending on the number of "bright". The correction parameter generation circuit 27 receives X data χDATA in synchronization with the data clock signal DCLK.
data latch circuit 271 that takes in data, and data clock signal DCLX from the output of data latch circuit 271 and data clock signal DCLX.
It consists of a data detection circuit 272 that detects "ON" data, and a counter 273 that receives the output of the data detection circuit 272 and calculates the number of "ON" data. A scan synchronization signal 5SYNC for synchronizing scan electrode drive is connected to the initialization manual RST of the counter 273, and the counter 273 is reset and set to the initial state every scan drive period.
Ｄ／Ａ変換回路２８は、液晶セルに印加する駆動電圧の
補正量を示す補正パラメータを、スキャン電極に与える
補正電圧とデータ電極に与える補正電圧に変換するもの
であり、カウンタ２７３から出力されたデジタルの計数
結果をこれに対応する電圧値に変換する。The D/A conversion circuit 28 converts a correction parameter indicating the amount of correction of the driving voltage applied to the liquid crystal cell into a correction voltage applied to the scan electrode and a correction voltage applied to the data electrode. Converts digital counting results into corresponding voltage values.
次に、以上のように構成された補正パラメータ発生回路
２７、Ｄ／Ａ変換回路２８、および補正電圧加算回路２
９の動作について説明する。Next, the correction parameter generation circuit 27, the D/A conversion circuit 28, and the correction voltage addition circuit 2 configured as above are explained.
The operation of No. 9 will be explained.
液晶パネル制御装置２６より出力されるＸデータＸＤＡ
ＴＡは、データ電極ドライバ２１に送られると同時に補
正パラメータ発生回路２７によってその中のデータラッ
チ回路２７１にデータクロック信号ＤＣＬＫに同期して
取り込まれ、ラッチ後直ちに出力される。そして、デー
タ検出回路２７２においてデータラッチ回路２７１の出
力とデータクロック信号ＤＣＬＫとの論理積が取られる
ことにより、ＸデータＸＤＡＴＡが“′オン”のときに
のみパルスがデータ検出回路２７２から出力される。こ
の出力が入力されるカウンタ２７３の初期化人力Ｒ５Ｔ
には、スキャン電極駆動の同期化を図るためのスキャン
同期信号５ＳＹＮＣが入力され、１スキャン駆動期間毎
にカウンタ２７３はリセットされるので、カウンタ２７
３ではｌスキャン駆動期間におけるＸデータＸＤＡＴＡ
中の“オンパの数が、データ検出回路２７２の出力する
パルスの立ち上がりまたは立ち下がりエツジの個数によ
って計数され、その結果が補正パラメータとして出力さ
れる。X data XDA output from the liquid crystal panel control device 26
TA is sent to the data electrode driver 21, and at the same time is taken into the data latch circuit 271 therein by the correction parameter generation circuit 27 in synchronization with the data clock signal DCLK, and is output immediately after being latched. Then, in the data detection circuit 272, the output of the data latch circuit 271 and the data clock signal DCLK are ANDed, so that a pulse is output from the data detection circuit 272 only when the X data XDATA is "'on". . Initialization of the counter 273 to which this output is input manually R5T
A scan synchronization signal 5SYNC for synchronizing scan electrode drive is input to the counter 273, and the counter 273 is reset every scan drive period.
3, X data XDATA in l scan drive period
The number of "ampers" in the data detection circuit 272 is counted by the number of rising or falling edges of the pulse outputted by the data detection circuit 272, and the result is output as a correction parameter.
この補正パラメータ出力は、続く補正電圧発生回路であ
るＤ／Ａ変換回路２８によって電圧に変換され補正電圧
として出力される。この実施例では補正電圧は、補正電
圧加算回路２９の中の加算回路２９１〜２９３に直接入
力され、データ電極の選択電圧■、と非選択電圧■、と
、スキャン電極の非選択電圧■２が補正され、加算回路
２９４〜２９６には反転回路２９７を通して入力され、
データ電極の選択電圧■、と非選択電圧■４と、スキャ
ン電極の非選択電圧Ｖ、がＶ、、Ｖ、、Ｖ、の補正とは
逆の方向に補正される。この補正電圧はＸデータＸＤＡ
ＴＡ中の“オン”の個数が多いほど大きな値となる。This correction parameter output is converted into a voltage by the subsequent D/A conversion circuit 28, which is a correction voltage generation circuit, and is output as a correction voltage. In this embodiment, the correction voltages are directly input to addition circuits 291 to 293 in the correction voltage addition circuit 29, and the data electrode selection voltage ■, non-selection voltage ■, and scan electrode non-selection voltage ■2 are corrected and inputted to adder circuits 294 to 296 through an inversion circuit 297,
The selection voltage (1) of the data electrode, the non-selection voltage (4), and the non-selection voltage (V) of the scan electrode are corrected in the opposite direction to the correction of V, ,V, ,V. This correction voltage is X data XDA
The larger the number of "on" states in TA, the larger the value.
第３図（ａ）、 （ｂ）はｒ暗」を多数表示したときと
、「明」を多数表示したときの第２図の回路におけるス
キャン電圧波形を示すものである。ｒ暗ｊ表示が多い時
（第３図（ａ））は補正電圧は殆ど発生しないので、ス
キャン電極選択電圧は、負電圧印加モード期間ではＶ、
（＝Ｏ）、正電圧印加モード期間ではＶ、（＝Ｖ）とな
り、スキャン電極非選択電圧は、負電圧印加モード期間
ではＶ ｚ （＝ （１１／ａ） Ｖ） 。FIGS. 3(a) and 3(b) show scan voltage waveforms in the circuit of FIG. 2 when a large number of ``dark'' characters are displayed and when a large number of ``bright'' characters are displayed. Since almost no correction voltage is generated when there are many r-dark displays (Fig. 3(a)), the scan electrode selection voltage is set to V during the negative voltage application mode period.
(=O), V in the positive voltage application mode period, (=V), and the scan electrode non-selection voltage is V z (= (11/a) V) in the negative voltage application mode period.
正電圧印加モード期間ではＶｓ（−Ｖ／ａ）となり、波
形は従来と変わりはない。一方、第３図（ｂ）に示すよ
うにｒ明ｊ表示が多い時は、補正電圧の発生により、負
電圧印加モード期間ではスキャン電極非選択電圧■２が
上昇し、正電圧印加モード期間ではスキャン電極非選択
電圧■、が低下する。During the positive voltage application mode period, it becomes Vs (-V/a), and the waveform is the same as before. On the other hand, as shown in FIG. 3(b), when there are many r light and j displays, due to the generation of the correction voltage, the scan electrode non-selection voltage 2 increases during the negative voltage application mode period, and during the positive voltage application mode period The scan electrode non-selection voltage ■ decreases.
第３図（Ｃ）、 （ｄ）は「暗Ｊを多数表示したときと
、「明」を多数表示したときのデータ電圧波形を示すも
のである。’ＢｉＩＪ表示が多い時（第３図（Ｃ））は
、データ電極選択電圧（ｒ明Ｊ表示）は、負電圧印加モ
ード期間ではＶｌ（＝Ｖ）、正電圧印加モード期間では
Ｖａ（＝Ｏ）となり、データ電極非選択電圧（ｒ暗」表
示）は、負電圧印加モード期間ではＶ３（−（１２／ａ
）Ｖ）、正電圧印加モード期間ではＶ４（−２Ｖ／ａ）
となり、波形は従来と変わりはない。FIGS. 3(C) and 3(d) show data voltage waveforms when a large number of "dark J" characters are displayed and when a large number of "bright characters" are displayed. 'When there are many BiIJ displays (Fig. 3 (C)), the data electrode selection voltage (r bright J display) is Vl (=V) during the negative voltage application mode period, and Va (=O ), and the data electrode non-selection voltage (r dark display) is V3 (-(12/a) in the negative voltage application mode period.
)V), V4 (-2V/a) during the positive voltage application mode period
Therefore, the waveform is the same as before.
一方、第３図（ｄ）に示すように「明ｊ表示が多い時は
、負電圧印加モード期間ではデータ電極選択電圧■１お
よび非選択電圧■３は共に上昇し、正電圧印加モード期
間ではデータ電極選択電圧■６および非選択電圧■４は
共に低下する。On the other hand, as shown in FIG. 3(d), when there are many bright displays, both the data electrode selection voltage 1 and the non-selection voltage 3 rise during the negative voltage application mode period, and they rise during the positive voltage application mode period. Both the data electrode selection voltage (6) and the non-selection voltage (4) decrease.
ｒＦｇ４．表示が多い時の第３図（ハ）、（（社）にお
けるスキャン電極およびデータ電極の電圧の上昇分（補
正電圧）は全て同じ電圧であり、この補正電圧をΔＶと
すると、第３図［有］）、 （ｄ）におけるスキャン電
極およびデータ電極の電圧値およびこの時に液晶セルに
印加される駆動電圧は、第４図（ａ）、 （ｂ）に示す
ようになる。即ち、負電圧印加モード時では、選択され
たスキャン電極上の液晶セルに印加される電圧が、選択
時（ｒ明ｊ表示）も非選択時（ｒ暗ｊ表示）もΔＶだけ
上昇し、正電圧印加モード時では、選択されたスキャン
電極上の液晶セルに印加されるセル駆動電圧が、選択時
も非選択時もΔＶだけ減少する。rFg4. The increase in voltage (correction voltage) of the scan electrode and data electrode in Fig. 3 (C) and (Company) when there are many displays are all the same voltage, and if this correction voltage is ΔV, Fig. 3 [ The voltage values of the scan electrode and the data electrode in (d) and the drive voltage applied to the liquid crystal cell at this time are as shown in FIGS. 4(a) and 4(b). That is, in the negative voltage application mode, the voltage applied to the liquid crystal cell on the selected scan electrode increases by ΔV both when it is selected (r bright j display) and when it is not selected (r dark j display), and becomes positive. In the voltage application mode, the cell drive voltage applied to the liquid crystal cell on the selected scan electrode is reduced by ΔV both when selected and when not selected.
第５図（ａ）、 （ｂ）は「暗ｊ表示が多い時と、「明
ｊ表示が多い時のセル駆動電圧の波形をそれぞれ示すも
のである。この図から分かるように、ｒ暗Ｊ表示が多い
時はセル駆動波形が変わらず、ｒ明」表示が多い時はセ
ル駆動波形が第４図の表に示したように、ΔＶだけ変化
する。このように、「明Ｊを多く表示するほど、セル駆
動電圧の実効電圧を大きくする方向にスキャン非選択電
圧とデータ電圧が補正されるので、この時のセル駆動電
圧に落ち込みがなくなり、ｒ明１を表示したために実効
電圧が低下するということが無くなって品質の良い表示
を得ることができる。Figures 5(a) and 5(b) show the cell drive voltage waveforms when there are many dark J displays and when there are many bright J displays, respectively.As can be seen from this figure, when r dark J When there are many displays, the cell drive waveform does not change, but when there are many "bright" displays, the cell drive waveform changes by ΔV, as shown in the table of FIG. In this way, the more bright J is displayed, the scan non-selection voltage and data voltage are corrected in the direction of increasing the effective voltage of the cell drive voltage, so there is no drop in the cell drive voltage at this time, and the r bright Since the effective voltage does not decrease due to the display of 1, a high quality display can be obtained.
第６図は本発明の第２の実施例の方法を実現するための
装置の構成を示す回路図であり、第２図の回路の構成部
材と同じ部材には同じ番号が付されている。第６図の装
置が第２図の装置と異なるのは、補正電圧加算回路２９
において加算回路２９８と加算回路２９９が追加されて
いる点のみである。FIG. 6 is a circuit diagram showing the configuration of an apparatus for implementing the method of the second embodiment of the present invention, and the same members as those of the circuit of FIG. 2 are given the same numbers. The difference between the device in FIG. 6 and the device in FIG. 2 is that the correction voltage addition circuit 29
The only difference is that an adder circuit 298 and an adder circuit 299 are added.
加算回路２９８ 、２９９の追加により、スキャン電極
の正電圧印加モードの選択電圧■、に補正電圧が印加さ
れ、負電圧印加モードの選択電圧Ｖ６に補正電圧の反転
されたものが印加される。By adding the adder circuits 298 and 299, a correction voltage is applied to the selection voltage V6 in the positive voltage application mode of the scan electrode, and an inverted version of the correction voltage is applied to the selection voltage V6 in the negative voltage application mode.
この構成により、セル駆動電圧を第５図と全く同じよう
に補正するときの、スキャン電圧波形を第７図（ａ）、
ら）に、データ電圧波形を第７図（Ｃ） 、 （ｄ）に
、電圧平均化法における印加電圧の関係を第８図（ａ）
、 （ｂ）に示す。これらの図より、選択期間における
セル駆動電圧波形のレベルを第１の実施例と同じ大きさ
のΔＶだけ補正する場合、各スキャン電極電圧および各
データ電圧のレベル補正量が第１の実施例ではΔＶであ
ったのに対して、第２の実施例では補正量がΔＶ／２と
、より小さくて済むことが分かる。この結果、第１の実
施例で得られる効果に加えて、その構造上の理由から各
電圧レベルを大きく変動させてはならない制限付のドラ
イバＩＣに対して本発明を適用することができるように
なる。With this configuration, when the cell drive voltage is corrected in exactly the same way as in FIG. 5, the scan voltage waveforms shown in FIG. 7(a) and
Figure 7 (C) and (d) show the data voltage waveform, and Figure 8 (a) shows the relationship between the applied voltages in the voltage averaging method.
, shown in (b). From these figures, when the level of the cell drive voltage waveform in the selection period is corrected by ΔV, which is the same magnitude as in the first embodiment, the level correction amount of each scan electrode voltage and each data voltage is as follows in the first embodiment. It can be seen that the correction amount in the second embodiment is smaller than ΔV, whereas it is ΔV/2. As a result, in addition to the effects obtained in the first embodiment, the present invention can be applied to driver ICs with restrictions in which each voltage level must not vary significantly due to its structure. Become.
第９図は本発明の第３の実施例に使用する装置の構成を
示す回路図であり、第２図の回路と同じ部材には同じ符
号が付されている。この装置が第２図の装置と異なるの
は、補正パラメータ発生回路２７の出力を反転回路２７
４で反転することによって、１スキャン駆動期間におけ
るχデータＸＤＡＴＡ中の“オフ″′データの個数を求
めるようにしている点と、補正電圧加算回路２９の中の
加算回路２９１〜２９６に補正電圧を与える際に、加算
回路２９４〜２９６に対してはそのままの極性にし、加
算回路２９１〜２９３に対しては反転回路２９７を通す
ことによって逆の極性にしている点である。FIG. 9 is a circuit diagram showing the configuration of an apparatus used in a third embodiment of the present invention, and the same members as in the circuit of FIG. 2 are given the same reference numerals. The difference between this device and the device shown in FIG. 2 is that the output of the correction parameter generation circuit 27 is
4, the number of "off" data in the χ data When applying the signal, the polarity is maintained as it is to the adder circuits 294 to 296, and the polarity is reversed to the adder circuits 291 to 293 by passing the signal through an inverting circuit 297.
ｒ明ｊを多数表示したときは、従来と同じように液晶セ
ルの印加電圧は小さくなるので、この方法では、ｌ’Ｍ
Ｊ表示が多い時に、逆に液晶セルの印加電圧が小さくな
るようにしている。よって、この方法では、「暗」表示
が多い時に第１１図（ａ）。When displaying a large number of rlights, the voltage applied to the liquid crystal cell decreases as in the conventional method, so in this method, l'M
Conversely, when there are many J displays, the voltage applied to the liquid crystal cell is made smaller. Therefore, with this method, when there are many "dark" displays, the image shown in FIG. 11(a).
（ｂ）に示すように、負電圧印加モード期間においてス
キャン電極の非選択電圧ＶＺ’、データ電極の選択電圧
■１′および非選択電圧■３”がΔＶだけ下げられ、正
電圧印加モード期間においてスキャン電極の非選択電圧
Ｖ、”、データ電極の選択電圧■６′および非選択電圧
■４”がΔＶだけ上げられる。この結果、「暗１を多く
表示するほど実効電圧が低（なる方向に液晶セル印加電
圧が補正されるので、結果的に第２図の装置と同様の補
正効果が得られ、表示むらを抑えることができる。As shown in (b), during the negative voltage application mode period, the scan electrode non-selection voltage VZ', the data electrode selection voltage ■1' and non-selection voltage ■3'' are lowered by ΔV, and during the positive voltage application mode period, The scan electrode non-selection voltage V, ``, and the data electrode selection voltage ■6' and non-selection voltage ■4'' are increased by ΔV.As a result, ``the more dark 1s are displayed, the lower the effective voltage (in the direction of Since the voltage applied to the liquid crystal cell is corrected, a correction effect similar to that of the device shown in FIG. 2 can be obtained as a result, and display unevenness can be suppressed.
第１０図は本発明の第４の実施例の方法を実現するため
の装置の構成を示す回路図であり、第９図の回路の構成
部材と同じ部材には同じ番号が付されている。第１０図
の装置が第９図の装置と異なるのは、補正電圧加算回路
２９において加算回路２９８と加算回路２９９が追加さ
れている点のみである。FIG. 10 is a circuit diagram showing the configuration of an apparatus for implementing the method of the fourth embodiment of the present invention, and the same members as those of the circuit of FIG. 9 are given the same numbers. The device shown in FIG. 10 differs from the device shown in FIG. 9 only in that an addition circuit 298 and an addition circuit 299 are added to the correction voltage addition circuit 29.
加算回路２９８，２９９の追加により、スキャン電極の
正電圧印加モードの選択電圧ｖｌに補正電圧の反転され
たものが印加され、負電圧印加モードの選択電圧■６に
補正電圧が印加される。By adding the adder circuits 298 and 299, an inverted version of the correction voltage is applied to the selection voltage vl in the positive voltage application mode of the scan electrode, and a correction voltage is applied to the selection voltage 6 in the negative voltage application mode.
この構成により、ｒ暗１表示が多い時に選択期間におけ
るセル駆動電圧波形のレベルを第３の実施例と同じ大き
さのΔＶだけ補正する場合、第１１図（Ｃ）、 （ｄ）
に示すように、スキャン電圧とデータ電圧のレベル補正
量がΔＶ／２で済むことが分かる。この結果、第３の実
施例で得られる効果に加えて、その構造上の理由から各
電圧レベルを大きく変動させではならない制限付のドラ
イバＩＣに対して本発明を適用することができるように
なる・第１２図（ａ）、 （ｂ）は本発明を実現する装
置に使用する別の実施例の補正パラメータ発生回路５７
．６７の構成を示すものである。第１２図（ａ）の補正
パラメータ発生回路５７では、データラッチ回路５７１
にＸデータＸＤＡＴＡが取り込まれ、その出力がアップ
ダウンカウンタ５７２のＵ／Ｄ端子に入力され、データ
クロック信号ＤＣＬＫがカウントされるようになってい
る。このため、ＸデータＸＤＡＴＡが“オン”ならばア
ップカウントされ、“オフ“ならばダウンカウントされ
てその結果が補正パラメータとしてア・ンブダウンカウ
ンタ５７２から出力される。そして、°“オン”と“オ
フ゛の個数の差によって補正が行われる。この補正パラ
メータ発生回路５７を使用した本発明では、ｒ明ｊ表示
とｒ暗ｊ表示の数が同数であれば補正が行われず、「明
」表示が多いときは実効電圧を高くする方向に、１暗ｊ
表示が多いときは、実効電圧を低くする方向に補正が働
いて同様の効果を得ることができる。With this configuration, when the level of the cell drive voltage waveform in the selection period is corrected by ΔV, which is the same magnitude as in the third embodiment, when there are many r-dark 1 displays, FIGS. 11(C) and (d)
As shown in FIG. 2, it can be seen that the amount of level correction for the scan voltage and data voltage is only ΔV/2. As a result, in addition to the effects obtained in the third embodiment, the present invention can be applied to driver ICs that have restrictions that prevent each voltage level from changing significantly due to their structure.・FIGS. 12(a) and 12(b) show a correction parameter generation circuit 57 of another embodiment used in a device implementing the present invention.
．． This shows the configuration of No. 67. In the correction parameter generation circuit 57 of FIG. 12(a), the data latch circuit 571
The X data XDATA is taken in, the output thereof is input to the U/D terminal of the up/down counter 572, and the data clock signal DCLK is counted. Therefore, if the X data XDATA is "on", it is counted up, and if it is "off", it is counted down, and the result is outputted from the amplifier down counter 572 as a correction parameter. Then, correction is performed based on the difference between the numbers of "ON" and "OFF". In the present invention using this correction parameter generation circuit 57, correction is performed if the number of r-bright J displays and r-dark J display is the same. If it is not performed and there are many "bright" displays, turn it dark by one step in the direction of increasing the effective voltage.
When there are many displays, a similar effect can be obtained by making corrections to lower the effective voltage.
第１２図（ｂ）の補正パラメータ発生回路６７にはＸデ
ータＤＣＬＫを計数してデータのＸ座標を出力する座標
計測回路６７１と、その出力を受けて座標による重みづ
けを行った値を出力する重みづけ回路６７２と、χデー
タＸＤＡＴＡ中に″オン“のデータがある時のデータラ
ッチ回路２７１からの出力により重み付は回路６７２か
らの値を出力する制御バッファ６７３と、この出力を１
スキャン駆動期間の間で積算する積算回路６７４が備え
られている。この補正パラメータ発生回路６７を使用し
た本発明では、ＸデータＸＤＡＴＡ中に同じ“オン”デ
ータがあっても、電源回路２４に近い方のスキャン電極
上に表示される“オン”データは小さな値としてカウン
トされ、電源回路２４に遠い方のスキャン電極上に表示
される０オン”データは大きな値としてカウントされる
。これは、電源回路２４に近い方のスキャン電極に接続
する液晶セルのｒ明１表示のスキャン電極の電圧降下に
与える影響が小さく、電源回路２４に遠い方のスキャン
電極に接続する液晶セルのｒ明Ｊ表示のスキャン電極の
電圧降下に与える影響が大きいことによるものである。The correction parameter generation circuit 67 in FIG. 12(b) includes a coordinate measurement circuit 671 that counts the X data DCLK and outputs the X coordinate of the data, and a coordinate measurement circuit 671 that receives the output and outputs a value weighted by the coordinate. The weighting circuit 672 and the control buffer 673 which outputs the value from the circuit 672 perform weighting according to the output from the data latch circuit 271 when there is "on" data in the χ data
An integration circuit 674 is provided that performs integration during the scan drive period. In the present invention using this correction parameter generation circuit 67, even if the same "on" data exists in the X data XDATA, the "on" data displayed on the scan electrode closer to the power supply circuit 24 is treated as a small value. 0 ON” data that is counted and displayed on the scan electrode that is farthest from the power supply circuit 24 is counted as a large value. This is because the effect on the voltage drop of the scan electrode for display is small, and the effect on the voltage drop of the scan electrode for display is large.
この装置により、同一スキャン電極上に「明」を表示す
る位置によってスキャン選択電圧の変動量が異なる現象
に対応でき、より適切な補正を行うことが可能となる。With this device, it is possible to cope with the phenomenon in which the amount of variation in the scan selection voltage varies depending on the position where "bright" is displayed on the same scan electrode, and it becomes possible to perform more appropriate correction.
なお、スキャン電極ドライバ２２からの距離と表示デー
タに与える重みの関係を、原点を通らない直線関係とし
ても良い。この方法により、ドライバＩＣの出力インピ
ーダンスや液晶パネル接続抵抗等による損失の影響に対
応することができ、更に適切な補正を行うことが可能と
なる。Note that the relationship between the distance from the scan electrode driver 22 and the weight given to the display data may be a linear relationship that does not pass through the origin. With this method, it is possible to deal with the influence of loss due to the output impedance of the driver IC, the resistance connected to the liquid crystal panel, etc., and it is possible to perform more appropriate correction.
第１３図は本発明の第５の実施例を実現する装置の構成
を示すものである。この実施例では、前述の第１〜第４
の実施例の方法において、補正電圧加算後の１つのスキ
ャン電極２３１上からスキャン電極選択電圧の変動量を
検出し、この変動量に応じて補正電圧の大きさを修正す
るようにしている。FIG. 13 shows the configuration of an apparatus for realizing a fifth embodiment of the present invention. In this embodiment, the above-mentioned first to fourth
In the method of the embodiment described above, the amount of variation in the scan electrode selection voltage on one scan electrode 231 after addition of the correction voltage is detected, and the magnitude of the correction voltage is corrected in accordance with this amount of variation.
そのために、スキャン電極２３１の両端電位の変動を検
出する変動量検出回路３０と補正電圧修正回路３１とが
設けられており、補正電圧修正回路３１の出力により、
補正電圧発生回路２８から出力される補正電圧の値を修
正するようになっている。なお、変動量を検出するスキ
ャン電極２３１は液晶パネル２３の表示領域外に別に設
けても良いものである。For this purpose, a variation detection circuit 30 and a correction voltage correction circuit 31 are provided to detect the variation in the potential across the scan electrode 231, and the output of the correction voltage correction circuit 31 is used to
The value of the correction voltage output from the correction voltage generation circuit 28 is corrected. Note that the scan electrode 231 for detecting the amount of variation may be provided separately outside the display area of the liquid crystal panel 23.
第１４図は本発明の第６の実施例を実現する装置の構成
を示すものである。前述の第１〜第５の実施例の方法で
は、補正駆動電圧を選択されるスキャン電極に表示する
データの明暗の割合を基に決定していたが、この実施例
では液晶パネル２３の表示領域外に設けたデータ電極に
交差する検出電極２３２を用い、この検出電極２３２に
スキャン電極選択電圧と同じ駆動電圧を印加してその電
圧の変動量を検出し、この変動量に応じて補正駆動電圧
の大きさを決定している。このため、この実施例では選
択されるスキャン電極に印加される選択電圧と同じ電圧
を検出電極２３２に印加する検出電極駆動回路３４が設
けられており、この検出電極２３２上からスキャン電極
選択電圧の変動量を変動量検出回路３２によって検出し
、検出した変動量に応じて補正電圧の大きさが決定され
る。そして、この補正電圧は正電圧印加モード期間と負
電圧印加モード期間とでは逆の極性で、補正電圧発生加
算回路３３によって前述の実施例同様にデータ電極とス
キャン電極の駆動電圧に足し合わされる。FIG. 14 shows the configuration of an apparatus for realizing a sixth embodiment of the present invention. In the methods of the first to fifth embodiments described above, the correction drive voltage was determined based on the ratio of brightness and darkness of the data displayed on the selected scan electrode, but in this embodiment, the Using a detection electrode 232 that intersects with the data electrode provided outside, the same drive voltage as the scan electrode selection voltage is applied to this detection electrode 232 to detect the amount of variation in the voltage, and the correction drive voltage is adjusted according to this amount of variation. determines the size of. For this reason, in this embodiment, a detection electrode drive circuit 34 is provided that applies the same voltage to the detection electrode 232 as the selection voltage applied to the selected scan electrode, and the scan electrode selection voltage is applied from above the detection electrode 232. The amount of variation is detected by the amount of variation detection circuit 32, and the magnitude of the correction voltage is determined according to the detected amount of variation. This correction voltage has opposite polarity during the positive voltage application mode period and the negative voltage application mode period, and is added to the drive voltages of the data electrodes and scan electrodes by the correction voltage generation and addition circuit 33 as in the previous embodiment.
即ち、この実施例では各ラインに表示されるパターンと
同じパターンが検出電極２３２上に表示され、この検出
電極２３２上におけるスキャン電極の選択電圧の変動量
が検出電極両端の電圧を測定することにより求められ、
このスキャン電極の選択電圧が非選択電圧に移行する前
に、スキャン電極の選択電圧の実効値が正しい値になる
ようにデータ電極とスキャン電極の駆動電圧が補正され
る。That is, in this embodiment, the same pattern as that displayed on each line is displayed on the detection electrode 232, and the amount of variation in the selection voltage of the scan electrode on the detection electrode 232 is determined by measuring the voltage across the detection electrode. wanted,
Before the selection voltage of the scan electrode shifts to the non-selection voltage, the drive voltages of the data electrode and scan electrode are corrected so that the effective value of the selection voltage of the scan electrode becomes a correct value.
なお、本発明の方法は、バイアス比ａを理論上の最適値
ｊＵ＋１（但し、Ｄはデユーティ比）よりも小さくする
方法と組み合わせてもよい。この方法は、特開昭５９−
１６０１２４号公報に示されており、公報記載の駆動電
圧を低くするという効果に加えて、コントラスト比を向
上させるという効果がある。しかし、この方法を単独で
用いると、駆動マージンが狭くなるためにわずかな実効
電圧の変動で透過率が大きく変動するようになり、クロ
ストークが起こりやすくなるという問題があった。そこ
で、本発明と組み合わせて表示パターンによる実効電圧
の変動を抑えることにより、クロストークの問題を解消
し、駆動電圧を低くでき、かつ、コントラスト比を向上
させることができる。Note that the method of the present invention may be combined with a method of making the bias ratio a smaller than the theoretical optimum value jU+1 (where D is the duty ratio). This method is based on JP-A-59-
This method is disclosed in Japanese Patent No. 160124, and has the effect of improving the contrast ratio in addition to the effect of lowering the drive voltage described in the publication. However, when this method is used alone, there is a problem in that the drive margin becomes narrow, so that a slight change in effective voltage causes a large change in transmittance, making crosstalk more likely to occur. Therefore, by suppressing fluctuations in effective voltage due to display patterns in combination with the present invention, it is possible to solve the problem of crosstalk, lower drive voltage, and improve contrast ratio.
尚、前述の実施例では、
Ｖ 、 −Ｖ Ｖ ４ ＝ （２／ａ）
ＶＶｚ ＝（１，−１／ａ）Ｖ Ｖ５＝（１
／ａ）ＶＶ３ ＝（１−２／ａ）Ｖ Ｖ６＝
０としたが、電圧平均化法では各電圧の差がこの関係
を満足していれば良いので、■１〜■６を一定の電圧値
だけ高く、或いは低くしても良い。In addition, in the above-mentioned example, V, -V V4 = (2/a)
VVz = (1, -1/a)V V5 = (1
/a)VV3=(1-2/a)VV6=
However, in the voltage averaging method, it is sufficient if the difference between each voltage satisfies this relationship, so (1) to (6) may be set higher or lower by a certain voltage value.
また、前述の実施例では“オン”表示データに「明」表
示が対応する液晶表示装置を例に説明を行ったが、“オ
ン”表示データにｒ暗１表示が対応する液晶表示装置に
ついては、「明」表示記述をｒ暗Ｊ表示に、ｒ暗ｊ表示
記述を「明ｊ表示に置き換えれば全く同様に適用するこ
とができる。Furthermore, in the above embodiment, the explanation was given using a liquid crystal display device in which "bright" display corresponds to "on" display data, but a liquid crystal display device in which "r dark 1 display" corresponds to "on" display data will be explained. , if the "bright" display description is replaced with r-dark J display, and the r-dark J display description is replaced with "bright J display, it can be applied in exactly the same way.
以上説明したように本発明によれば、単純マトリクス型
液晶表示装置において、同一スキャン電極上に「明」を
多数表示しても、スキャン電極選択電圧が低下しなくな
るため、表示品質を向上させることができるという効果
がある。As explained above, according to the present invention, in a simple matrix liquid crystal display device, even if a large number of "bright" characters are displayed on the same scan electrode, the scan electrode selection voltage does not decrease, so that the display quality can be improved. It has the effect of being able to.
第１図は本発明の詳細な説明する原理図、第２図は本発
明の第１の実施例を実現する装置の構成を示す回路図、
第３図は第１の実施例におけるスキャン電圧波形とデー
タ電圧波形を示す波形図、
第４図は第１の実施例におけるスキャン電圧、データ電
圧およびセル印加電圧を示す説明図、第５図は第１の実
施例におけるセル駆動電圧を示す波形図、
第６図は本発明の第２の実施例を実現する装置の構成を
示す回路図、
第７図は第６図の実施例の動作を示す波形図、第８図は
第１の実施例におけるスキャン電圧、データ電圧および
セル印加電圧を示す説明図、第９図は本発明の第３の実
施例を実現する装置の構成を示す回路図、
第１０図は本発明の第４の実施例を実現する装置の構成
を示す回路図、
第１１図は第３および第４の実施例におけるスキャン電
圧、データ電圧およびセル印加電圧を示す説明図、
第１２図は本発明を実現する装置に使用する別の実施例
の補正パラメータ発生回路の構成を示す回路図、
第１３図は本発明の第５の実施例を実現する装置の構成
を示す構成図、
第１４図は本発明の第６の実施例を実現する装置の構成
を示す構成図、
第１５図は第１６図のセルα、βの駆動電圧波形を示す
図、
第１６図は液晶パネル上での表示パターンの一例を示す
図、
第１７図は電圧平均化法を示す図、
第１８図は液晶パネル上での別の表示パターンの例を示
す図、
第１９図は１スキヤン電極に接続する液晶セルの等価回
路と流れる電流を示す説明図、
第２０図は第１８図の表示パターンによるスキャン電圧
の変化を示す波形図、
第２１図および第２２図は「明Ｊを多数表示したときと
ｒ暗１を多数表示したときの液晶セルの駆動波形を示す
図である。
２１・・・データ電極ドライバ、
２２・・・スキャン電極ドライバ、
２３・・・液晶パネル、
２４・・・電源回路、
２６・・・液晶パネル制御装置、
２７、５７．６７・・・補正パラメータ発生回路、２８
・・・Ｄ／Ａ変換回路、
２９・・・補正電圧加算回路、
２７１・・・データラッチ回路、
２７２・・・データ検出回路、
２７３・・・カウンタ、
２９１〜２９９・・・加算回路
２７４、２９７・・・反転回路、
５７１・・・アップダウンカラ
６７１・・・座標計測回路、
６７２・・・重み付は回路、
６７３・・・制御バッファ、
６７４・・・積算回路。
ンタ、Fig. 1 is a principle diagram explaining the detailed explanation of the present invention, Fig. 2 is a circuit diagram showing the configuration of a device realizing the first embodiment of the present invention, and Fig. 3 is a scan voltage waveform in the first embodiment. FIG. 4 is an explanatory diagram showing the scan voltage, data voltage, and cell applied voltage in the first embodiment. FIG. 5 is a waveform diagram showing the cell drive voltage in the first embodiment. , FIG. 6 is a circuit diagram showing the configuration of an apparatus for realizing the second embodiment of the present invention, FIG. 7 is a waveform diagram showing the operation of the embodiment of FIG. 6, and FIG. 8 is a diagram of the first embodiment. FIG. 9 is a circuit diagram showing the configuration of an apparatus for realizing the third embodiment of the present invention, and FIG. 10 is a fourth embodiment of the present invention. FIG. 11 is an explanatory diagram showing the scan voltage, data voltage, and cell applied voltage in the third and fourth embodiments; FIG. 12 is a circuit diagram showing the configuration of a device that implements the present invention. FIG. 13 is a circuit diagram showing the configuration of a correction parameter generation circuit according to another embodiment of the present invention. FIG. FIG. 15 is a diagram showing the drive voltage waveforms of cells α and β in FIG. 16; FIG. 16 is a diagram showing an example of a display pattern on a liquid crystal panel; Figure 17 shows the voltage averaging method, Figure 18 shows an example of another display pattern on the liquid crystal panel, and Figure 19 shows the equivalent circuit of a liquid crystal cell connected to one scan electrode and the flowing current. Figure 20 is a waveform diagram showing the change in scan voltage according to the display pattern in Figure 18, Figures 21 and 22 are diagrams showing the results when a large number of bright J's are displayed and when a large number of r dark 1's are displayed. It is a diagram showing drive waveforms of liquid crystal cells. 21... Data electrode driver, 22... Scan electrode driver, 23... Liquid crystal panel, 24... Power supply circuit, 26... Liquid crystal panel control device, 27, 57.67... Correction parameter generation circuit, 28
...D/A conversion circuit, 29...Correction voltage addition circuit, 271...Data latch circuit, 272...Data detection circuit, 273...Counter, 291-299...Addition circuit 274, 297... Inversion circuit, 571... Up/down collar 671... Coordinate measurement circuit, 672... Weighting circuit, 673... Control buffer, 674... Integration circuit. Nta,
Claims (1)
リクス型液晶パネルを、選択されるスキャン電極に印加
する電圧を基準として、選択されるデータ電極には所定
電圧Ｖを印加し、非選択のデータ電極には（１−２／ａ
）Ｖを印加し、非選択のスキャン電極には（１−１／ａ
）Ｖを印加する正電圧印加モード期間と、選択されるデ
ータ電極に印加する電圧を基準として、選択されるスキ
ャン電極にはＶを印加し、非選択のデータ電極に（２／
ａ）Ｖを印加し、非選択のスキャン電極には（１／ａ）
Ｖを印加する負電圧印加モード期間とで駆動する方法に
おいて、１スキャン電極駆動時間毎にこのスキャン電極
上の液晶セルに印加する補正印加電圧の大きさを決定し
、この補正印加電圧が液晶セルに印加されるようにスキ
ャン電極とデータ電極の駆動電圧に足し合わせる補正駆
動電圧を決定し、この補正駆動電圧を正電圧印加モード
期間と負電圧印加モード期間とでは逆の極性で、スキャ
ン電極とデータ電極の駆動電圧に足し合わせたことを特
徴とする液晶パネルの駆動方法。 ２、表示領域外に設けたデータ電極に交差する検出電極
上に、スキャン電極選択電圧と同じ電圧に駆動電圧を印
加した際の電圧の変動量を検出し、この変動量に応じて
補正駆動電圧の大きさを決定することを特徴とする請求
項１に記載の液晶パネルの駆動方法。 ３、前記補正駆動電圧を、選択されるスキャン電極に表
示するデータの明暗の割合を基に決定することを特徴と
する請求項１に記載の液晶パネルの駆動方法。 ４、選択されるスキャン電極に表示するデータの明暗の
割合を、各データにスキャンドライバ出力からの距離に
応じた重みづけを行って算出することを特徴とする請求
項３に記載の液晶パネルの駆動方法。 ５、前記補正駆動電圧を、データ電極の選択電圧と非選
択電圧と、スキャン電極の非選択電圧に足し合わせたこ
とを特徴とする請求項３または４に記載の液晶パネルの
駆動方法。 ６、更に、前記補正駆動電圧を、データ電極の選択電圧
と非選択電圧と、スキャン電極の非選択電圧に足し合わ
せる場合とは逆の極性でスキャン電極の選択電圧に足し
合わせたことを特徴とする請求項５に記載の液晶パネル
の駆動方法。 ７、前記補正駆動電圧加算後の１つのスキャン電極上か
らスキャン電極選択電圧の変動量を検出し、この変動量
に応じて補正駆動電圧の大きさを修正することを特徴と
する請求項３から６の何れかに記載の液晶パネルの駆動
方法。[Scope of Claims] 1. A matrix type liquid crystal panel in which data electrodes and scan electrodes are provided in an intersecting manner is applied with a predetermined voltage V to the selected data electrode, with reference to the voltage applied to the selected scan electrode. (1-2/a
)V is applied, and (1-1/a
)V is applied to the positive voltage application mode period, and with reference to the voltage applied to the selected data electrode, V is applied to the selected scan electrode, and (2/
a) Apply V, and apply (1/a) to unselected scan electrodes.
In the method of driving with a negative voltage application mode period in which V is applied, the magnitude of the correction applied voltage to be applied to the liquid crystal cell on the scan electrode is determined for each scan electrode drive time, and this correction applied voltage A correction drive voltage to be added to the drive voltages of the scan electrode and data electrode is determined so that the correction drive voltage is applied to the scan electrode and the data electrode with opposite polarity during the positive voltage application mode period and the negative voltage application mode period. A method for driving a liquid crystal panel characterized by adding the driving voltage to a data electrode. 2. Detect the amount of voltage fluctuation when applying a driving voltage at the same voltage as the scan electrode selection voltage to the detection electrode that intersects with the data electrode provided outside the display area, and adjust the corrected driving voltage according to this amount of fluctuation. 2. The method of driving a liquid crystal panel according to claim 1, further comprising determining the size of the liquid crystal panel. 3. The method of driving a liquid crystal panel according to claim 1, wherein the corrected driving voltage is determined based on a brightness/darkness ratio of data displayed on a selected scan electrode. 4. The liquid crystal panel according to claim 3, wherein the ratio of brightness and darkness of the data displayed on the selected scan electrode is calculated by weighting each data according to the distance from the scan driver output. Driving method. 5. The method of driving a liquid crystal panel according to claim 3, wherein the corrected driving voltage is added to a selection voltage and a non-selection voltage of the data electrode, and a non-selection voltage of the scan electrode. 6. Further, the corrected drive voltage is added to the selection voltage of the scan electrode with a polarity opposite to that when adding the selection voltage and non-selection voltage of the data electrode and the non-selection voltage of the scan electrode. The method for driving a liquid crystal panel according to claim 5. 7. From claim 3, wherein the amount of variation in the scan electrode selection voltage is detected from on one scan electrode after the addition of the corrected drive voltage, and the magnitude of the corrected drive voltage is corrected in accordance with this amount of variation. 6. The method for driving a liquid crystal panel according to any one of 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13018090A JP2955680B2 (en) | 1990-05-22 | 1990-05-22 | Driving method of liquid crystal panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13018090A JP2955680B2 (en) | 1990-05-22 | 1990-05-22 | Driving method of liquid crystal panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0425818A true JPH0425818A (en) | 1992-01-29 |
| JP2955680B2 JP2955680B2 (en) | 1999-10-04 |
Family
ID=15027971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13018090A Expired - Lifetime JP2955680B2 (en) | 1990-05-22 | 1990-05-22 | Driving method of liquid crystal panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2955680B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600345A (en) * | 1995-03-06 | 1997-02-04 | Thomson Consumer Electronics, S.A. | Amplifier with pixel voltage compensation for a display |
| US7091945B2 (en) | 2002-04-03 | 2006-08-15 | Seiko Epson Corporation | Drive circuit for electro-optical device, method of driving electro-optical device, electro-optical apparatus, and electronic appliance |
| US7402278B2 (en) | 1996-09-24 | 2008-07-22 | Samolyk Keith A | Method of recovering blood from an extracorporeal circuit |
-
1990
- 1990-05-22 JP JP13018090A patent/JP2955680B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600345A (en) * | 1995-03-06 | 1997-02-04 | Thomson Consumer Electronics, S.A. | Amplifier with pixel voltage compensation for a display |
| US7402278B2 (en) | 1996-09-24 | 2008-07-22 | Samolyk Keith A | Method of recovering blood from an extracorporeal circuit |
| US7091945B2 (en) | 2002-04-03 | 2006-08-15 | Seiko Epson Corporation | Drive circuit for electro-optical device, method of driving electro-optical device, electro-optical apparatus, and electronic appliance |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2955680B2 (en) | 1999-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222516B1 (en) | Active matrix liquid crystal display and method of driving the same | |
| WO2021000632A1 (en) | Liquid crystal display panel and method for improving dynamic picture tailing of liquid crystal display panel | |
| US9305511B2 (en) | Common electrode voltage compensating method, apparatus and timing controller | |
| JP5052475B2 (en) | Liquid crystal display device and driving method thereof | |
| JP3339696B2 (en) | Liquid crystal display | |
| JP4191136B2 (en) | Liquid crystal display device and driving method thereof | |
| US6320562B1 (en) | Liquid crystal display device | |
| US7193599B2 (en) | Liquid crystal display | |
| CN110782851B (en) | Display device and driving method thereof | |
| KR20180083470A (en) | Temperature Detection Circuit For Display Device | |
| JPH07253765A (en) | Liquid crystal active matrix display device | |
| WO2020147619A1 (en) | Grayscale driving table generation device and method, display panel, and driving method | |
| KR20120098139A (en) | Method of driving display panel and display apparatus for performing the same | |
| WO2019109686A1 (en) | Drive adjustment circuit and adjustment method, and display apparatus | |
| JP3110648B2 (en) | Driving method of display device | |
| JP2950335B2 (en) | LCD panel drive | |
| JPH0425818A (en) | Driving method for liquid crystal panel | |
| JP3473748B2 (en) | Liquid crystal display | |
| KR100297860B1 (en) | Liquid crystal display | |
| JP3419795B2 (en) | Electro-optical display | |
| JPH1114968A (en) | Common electrode driving circuit for display device | |
| JP2897779B2 (en) | Method and apparatus for driving liquid crystal panel | |
| JPH0336519A (en) | Driving device for liquid crystal display device | |
| JP2991213B2 (en) | Method and apparatus for driving liquid crystal panel | |
| JPH05265402A (en) | Method and device for driving liquid crystal display device |