JPH04257106A - 電流電圧変換回路 - Google Patents
電流電圧変換回路Info
- Publication number
- JPH04257106A JPH04257106A JP3017990A JP1799091A JPH04257106A JP H04257106 A JPH04257106 A JP H04257106A JP 3017990 A JP3017990 A JP 3017990A JP 1799091 A JP1799091 A JP 1799091A JP H04257106 A JPH04257106 A JP H04257106A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- terminal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は電流電圧変換回路に関し
、特に高速性を要求される電流電圧変換回路に関する。
、特に高速性を要求される電流電圧変換回路に関する。
【0002】
【従来の技術】従来の電流電圧変換回路は、図2に示す
ように、負側入力を入力端子23に接続し出力を出力端
子24に接続した演算増幅器21と、この演算増幅器2
1の出力及び負側入力の間に接続された帰還抵抗器22
とを有している。
ように、負側入力を入力端子23に接続し出力を出力端
子24に接続した演算増幅器21と、この演算増幅器2
1の出力及び負側入力の間に接続された帰還抵抗器22
とを有している。
【0003】この回路で、演算増幅器21の増幅度が極
めて大きい場合、出力電圧V0は、 V0=−i・Rf 但し、i=入力端子23に与えられる入力電流値。Rf
=帰還抵抗器22の抵抗値。
めて大きい場合、出力電圧V0は、 V0=−i・Rf 但し、i=入力端子23に与えられる入力電流値。Rf
=帰還抵抗器22の抵抗値。
【0004】というように表わせるから、電流電圧変換
回路として動作する。
回路として動作する。
【0005】
【発明が解決しようとする課題】この従来の電流電圧変
換回路では、使用される演算増幅器の増幅度が極めて大
きいことを仮定しているから、高周波領域など演算増幅
器の性能を維持できない領域では、電流電圧変換回路を
実現することは困難であった。
換回路では、使用される演算増幅器の増幅度が極めて大
きいことを仮定しているから、高周波領域など演算増幅
器の性能を維持できない領域では、電流電圧変換回路を
実現することは困難であった。
【0006】
【課題を解決するための手段】本発明の電流電圧変換回
路は、入力される電流値を電圧に変換して出力する電流
電圧変換回路であって、エミッタ端子を入力端子に接続
しベース端子をバイアス回路に接続しコレクタ端子を第
1の負荷抵抗器を介して正電源に接続したNPN型の第
1のトランジスタと、エミッタ端子を前記入力端子に接
続しベース端子をバイアス回路に接続しコレクタ端子を
第2の負荷抵抗器を介して負電源に接続したPNP型の
第2のトランジスタとを備え、前記入力端子に与えられ
る電流値に比例した電圧降下を前記第1及び第2の負荷
抵抗器に発生させる構成である。
路は、入力される電流値を電圧に変換して出力する電流
電圧変換回路であって、エミッタ端子を入力端子に接続
しベース端子をバイアス回路に接続しコレクタ端子を第
1の負荷抵抗器を介して正電源に接続したNPN型の第
1のトランジスタと、エミッタ端子を前記入力端子に接
続しベース端子をバイアス回路に接続しコレクタ端子を
第2の負荷抵抗器を介して負電源に接続したPNP型の
第2のトランジスタとを備え、前記入力端子に与えられ
る電流値に比例した電圧降下を前記第1及び第2の負荷
抵抗器に発生させる構成である。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0008】図1は本発明の一実施例のブロック図であ
る。バイアス回路6は、入力端子1の対地間電圧が0V
となり、かつ、負荷抵抗器2を介して正電源(VCC)
に接続されたNPN型のトランジスタ4と、負荷抵抗器
4を介して負電源(VEE)に接続されたPNP型のト
ランジスタ5とにアイドル電流を流すようなバイアス電
圧をトランジスタ4及びトランジスタ5のベース端子に
与える。
る。バイアス回路6は、入力端子1の対地間電圧が0V
となり、かつ、負荷抵抗器2を介して正電源(VCC)
に接続されたNPN型のトランジスタ4と、負荷抵抗器
4を介して負電源(VEE)に接続されたPNP型のト
ランジスタ5とにアイドル電流を流すようなバイアス電
圧をトランジスタ4及びトランジスタ5のベース端子に
与える。
【0009】入力端子1から本回路に電流を流すと、そ
の流入電流と、トランジスタ4のエミッタ電流と、トラ
ンジスタ5のコレクタ電流との総和が0となるように、
トランジスタ4のコレクタ電流が入力電流に比例して減
少し、トランジスタ5のコレクタ電流は増加する。
の流入電流と、トランジスタ4のエミッタ電流と、トラ
ンジスタ5のコレクタ電流との総和が0となるように、
トランジスタ4のコレクタ電流が入力電流に比例して減
少し、トランジスタ5のコレクタ電流は増加する。
【0010】一方、本回路の入力端子1から電流が流出
する場合は、その電流値に比例して、トランジスタ4の
コレクタ電流は増加し、トランジスタ5のコレクタ電流
は減少する。
する場合は、その電流値に比例して、トランジスタ4の
コレクタ電流は増加し、トランジスタ5のコレクタ電流
は減少する。
【0011】トランジスタ4及びトランジスタ5のコレ
クタ電流の変化に伴って、それぞれの負荷抵抗器2及び
負荷抵抗器3の電圧降下も変化する。これらの電圧変化
を、トランジスタ7及びレベルシフト回路9で構成され
るエミッタ・フォロア回路と、トランジスタ8及びレベ
ルシフト回路9で構成されるエミッタ・フォロア回路と
を通して出力端子11に出力することにより、電流電圧
変換が行なわれる。
クタ電流の変化に伴って、それぞれの負荷抵抗器2及び
負荷抵抗器3の電圧降下も変化する。これらの電圧変化
を、トランジスタ7及びレベルシフト回路9で構成され
るエミッタ・フォロア回路と、トランジスタ8及びレベ
ルシフト回路9で構成されるエミッタ・フォロア回路と
を通して出力端子11に出力することにより、電流電圧
変換が行なわれる。
【0012】
【発明の効果】以上説明したように本発明は、電流電圧
変換回路を演算増幅器による帯域の制限を受けずに実現
でき、高周波領域においても使用できるという効果があ
る。
変換回路を演算増幅器による帯域の制限を受けずに実現
でき、高周波領域においても使用できるという効果があ
る。
【図1】本発明の一実施例のブロック図である。
【図2】従来の電流電圧変換回路の一例のブロック図で
ある。
ある。
1 入力端子
2,3 負荷抵抗器
4,5,7,8 トランジスタ
6 バイアス回路
9,10 レベルシフト回路
11 出力端子
Claims (1)
- 【請求項1】 入力される電流値を電圧に変換して出
力する電流電圧変換回路であって、エミッタ端子を入力
端子に接続しベース端子をバイアス回路に接続しコレク
タ端子を第1の負荷抵抗器を介して正電源に接続したN
PN型の第1のトランジスタと、エミッタ端子を前記入
力端子に接続しベース端子をバイアス回路に接続しコレ
クタ端子を第2の負荷抵抗器を介して負電源に接続した
PNP型の第2のトランジスタとを備え、前記入力端子
に与えられる電流値に比例した電圧降下を前記第1及び
第2の負荷抵抗器に発生させることを特徴とする電流電
圧変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3017990A JPH04257106A (ja) | 1991-02-08 | 1991-02-08 | 電流電圧変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3017990A JPH04257106A (ja) | 1991-02-08 | 1991-02-08 | 電流電圧変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04257106A true JPH04257106A (ja) | 1992-09-11 |
Family
ID=11959162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3017990A Pending JPH04257106A (ja) | 1991-02-08 | 1991-02-08 | 電流電圧変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04257106A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232651A (ja) * | 1993-01-29 | 1994-08-19 | Akai Electric Co Ltd | 電流ー電圧変換回路 |
-
1991
- 1991-02-08 JP JP3017990A patent/JPH04257106A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06232651A (ja) * | 1993-01-29 | 1994-08-19 | Akai Electric Co Ltd | 電流ー電圧変換回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3961280A (en) | Amplifier circuit having power supply voltage responsive to amplitude of input signal | |
JPS6245724B2 (ja) | ||
JPH08250941A (ja) | 低歪差動増幅回路 | |
US4254379A (en) | Push-pull amplifier circuit | |
KR920009548B1 (ko) | 전류원 장치 | |
JPH04227104A (ja) | 増幅回路 | |
JPS63214009A (ja) | 複合トランジスタ | |
JPH04257106A (ja) | 電流電圧変換回路 | |
JPH05218799A (ja) | インピーダンス乗算器 | |
US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
JPH0794971A (ja) | 差動増幅器 | |
JPS6315766B2 (ja) | ||
JP2759226B2 (ja) | 基準電圧発生回路 | |
JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
JPH03112214A (ja) | 電圧比較回路 | |
JP3349334B2 (ja) | 差動増幅器 | |
JP3381100B2 (ja) | 増幅器 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
KR840001334Y1 (ko) | 위상반전회로(位相反轉回路) | |
JP3074886B2 (ja) | 増幅器 | |
JPH03286608A (ja) | カレントミラー回路 | |
JPH08172324A (ja) | ゲイン可変差動増幅器 | |
JPH0730344A (ja) | 光半導体装置 | |
JPH06105858B2 (ja) | 広帯域増幅器 | |
JPH0786895A (ja) | 出力回路 |