JPH04255238A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04255238A JPH04255238A JP3016543A JP1654391A JPH04255238A JP H04255238 A JPH04255238 A JP H04255238A JP 3016543 A JP3016543 A JP 3016543A JP 1654391 A JP1654391 A JP 1654391A JP H04255238 A JPH04255238 A JP H04255238A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- external terminal
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 5
- 239000000956 alloy Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 abstract description 24
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 136
- 238000000034 method Methods 0.000 description 18
- 239000010410 layer Substances 0.000 description 15
- 238000007747 plating Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、基板の主面上に絶縁膜を介在して外部端子
を形成した半導体集積回路装置に適用して有効な技術に
関するものである。
関し、特に、基板の主面上に絶縁膜を介在して外部端子
を形成した半導体集積回路装置に適用して有効な技術に
関するものである。
【０００２】
【従来の技術】薄型で大量生産に好適な半導体装置とし
て、テープキャリア構造（又はＴａｐｅ Ａｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ）の半導体装置がある。この半
導体装置は可撓性フィルムに半導体集積回路装置（半導
体チップ）を搭載したものである。可撓性フィルムは例
えばテープ状（長尺状）のポリイミド樹脂を所定の長さ
に切断することで形成している。可撓性フィルムの表面
には複数本の配線が形成されている。配線は可撓性フィ
ルムの表面に張り付けられたＣｕ薄膜にエッチングを施
して、所定の形状に加工したものである。
て、テープキャリア構造（又はＴａｐｅ Ａｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ）の半導体装置がある。この半
導体装置は可撓性フィルムに半導体集積回路装置（半導
体チップ）を搭載したものである。可撓性フィルムは例
えばテープ状（長尺状）のポリイミド樹脂を所定の長さ
に切断することで形成している。可撓性フィルムの表面
には複数本の配線が形成されている。配線は可撓性フィ
ルムの表面に張り付けられたＣｕ薄膜にエッチングを施
して、所定の形状に加工したものである。
【０００３】前記可撓性フィルムの中央部には半導体チ
ップが配置されている。この半導体チップの主面上には
、可撓性フィルムの表面に形成された配線の一部を突出
させたリード配線（フィンガーリード又はフィンガー配
線）が複数本配列されている。各々のリード配線は半導
体チップの外部端子（ボンディングパッド）にバンプ電
極（突起電極）を介在させて電気的及び機械的に接続さ
れている。
ップが配置されている。この半導体チップの主面上には
、可撓性フィルムの表面に形成された配線の一部を突出
させたリード配線（フィンガーリード又はフィンガー配
線）が複数本配列されている。各々のリード配線は半導
体チップの外部端子（ボンディングパッド）にバンプ電
極（突起電極）を介在させて電気的及び機械的に接続さ
れている。
【０００４】前記半導体装置において、可撓性フィルム
に形成されたリード配線の表面はＳｕを被覆したメッキ
層を形成し、半導体チップの主面に形成されるバンプ電
極はＡｕで形成されている。この半導体装置は、ボンデ
ィング時の熱圧着によるバンプ電極とリード配線のメッ
キ層との合金接合を利用して、リード配線とバンプ電極
とを電気的に接続している。メッキ層は、リード配線と
バンプ電極とのボンダビリティを高めている。
に形成されたリード配線の表面はＳｕを被覆したメッキ
層を形成し、半導体チップの主面に形成されるバンプ電
極はＡｕで形成されている。この半導体装置は、ボンデ
ィング時の熱圧着によるバンプ電極とリード配線のメッ
キ層との合金接合を利用して、リード配線とバンプ電極
とを電気的に接続している。メッキ層は、リード配線と
バンプ電極とのボンダビリティを高めている。
【０００５】前記半導体チップは例えば単結晶珪素から
なる半導体基板で構成されている。この半導体基板の主
面の非活性領域上には素子分離領域として使用されるフ
ィールド絶縁膜が形成されている。フィールド絶縁膜は
、半導体基板の主面を熱酸化法で酸化して形成される酸
化珪素膜で形成されている。半導体基板の活性領域の主
面にはＭＯＳＦＥＴ等の半導体素子が構成されている。
なる半導体基板で構成されている。この半導体基板の主
面の非活性領域上には素子分離領域として使用されるフ
ィールド絶縁膜が形成されている。フィールド絶縁膜は
、半導体基板の主面を熱酸化法で酸化して形成される酸
化珪素膜で形成されている。半導体基板の活性領域の主
面にはＭＯＳＦＥＴ等の半導体素子が構成されている。
【０００６】前記半導体チップの外部端子は、半導体基
板の主面の非活性領域上に配置されるので、半導体基板
上にフィールド絶縁膜、層間絶縁膜の夫々を順次介在し
て配置される。前記層間絶縁膜は、例えば単層配線構造
を採用する場合、半導体素子と外部端子とを絶縁分離す
る目的で形成されている。外部端子は半導体素子間を電
気的に接続する配線と同一工程で形成されている。前記
層間絶縁膜は、例えばＣＶＤ法で堆積される窒化珪素膜
又はＰＳＧ膜で形成されている。前記外部端子は、例え
ばアルミニウム膜又はアルミニウム合金膜で形成されて
いる。
板の主面の非活性領域上に配置されるので、半導体基板
上にフィールド絶縁膜、層間絶縁膜の夫々を順次介在し
て配置される。前記層間絶縁膜は、例えば単層配線構造
を採用する場合、半導体素子と外部端子とを絶縁分離す
る目的で形成されている。外部端子は半導体素子間を電
気的に接続する配線と同一工程で形成されている。前記
層間絶縁膜は、例えばＣＶＤ法で堆積される窒化珪素膜
又はＰＳＧ膜で形成されている。前記外部端子は、例え
ばアルミニウム膜又はアルミニウム合金膜で形成されて
いる。
【０００７】前記外部端子上には、この外部端子を覆う
最終保護膜に形成されたボンディング開口を通してバン
プ電極が形成されている。バンプ電極と外部端子との間
にはＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）膜が
形成されている。ＵＢＭ膜は、この構造に限定されない
が、例えばＴｉ膜上にＰｄ膜を積層した複合膜で形成さ
れている。ＵＢＭ膜は、バンプ電極をメッキ法で形成す
る際の電極として使用され、また、バンプ電極と外部端
子との接着性を高める目的で形成される。
最終保護膜に形成されたボンディング開口を通してバン
プ電極が形成されている。バンプ電極と外部端子との間
にはＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）膜が
形成されている。ＵＢＭ膜は、この構造に限定されない
が、例えばＴｉ膜上にＰｄ膜を積層した複合膜で形成さ
れている。ＵＢＭ膜は、バンプ電極をメッキ法で形成す
る際の電極として使用され、また、バンプ電極と外部端
子との接着性を高める目的で形成される。
【０００８】
【発明が解決しようとする課題】前記テープキャリア構
造の半導体装置に搭載される半導体チップ（半導体集積
回路装置）は、ボンディング工程において、可撓性フィ
ルムに形成されたリード配線を熱圧着でボンディングし
ている。このため、熱圧着の圧着力で外部端子の外周に
沿って層間絶縁膜に亀裂が生じ、熱圧着の熱応力で層間
絶縁膜とフィールド絶縁膜との界面部に剥離が生じて、
この界面部から外部端子が剥がれるという問題があった
。
造の半導体装置に搭載される半導体チップ（半導体集積
回路装置）は、ボンディング工程において、可撓性フィ
ルムに形成されたリード配線を熱圧着でボンディングし
ている。このため、熱圧着の圧着力で外部端子の外周に
沿って層間絶縁膜に亀裂が生じ、熱圧着の熱応力で層間
絶縁膜とフィールド絶縁膜との界面部に剥離が生じて、
この界面部から外部端子が剥がれるという問題があった
。
【０００９】本発明の目的は、外部端子を有する半導体
集積回路装置（半導体チップ）において、基板の主面上
に形成される外部端子の剥がれを防止しすることが可能
な技術を提供することにある。
集積回路装置（半導体チップ）において、基板の主面上
に形成される外部端子の剥がれを防止しすることが可能
な技術を提供することにある。
【００１０】本発明の他の目的は、半導体集積回路装置
の外部端子にリードをボンディングする半導体装置にお
いて、ボンディング工程における歩留まりを高めること
が可能な技術を提供することにある。
の外部端子にリードをボンディングする半導体装置にお
いて、ボンディング工程における歩留まりを高めること
が可能な技術を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１３】（１）基板の主面上に熱酸化膜で形成され
る第１絶縁膜を形成し、この第１絶縁膜上に堆積される
第２絶縁膜を介在して金属膜又は合金膜で形成される外
部端子を形成した半導体集積回路装置において、前記外
部端子下の第２絶縁膜に開口を形成し、この開口を通し
て前記第１絶縁膜上に外部端子若しくはその一部を形成
する。
る第１絶縁膜を形成し、この第１絶縁膜上に堆積される
第２絶縁膜を介在して金属膜又は合金膜で形成される外
部端子を形成した半導体集積回路装置において、前記外
部端子下の第２絶縁膜に開口を形成し、この開口を通し
て前記第１絶縁膜上に外部端子若しくはその一部を形成
する。
【００１４】（２）前記外部端子は、熱圧着で突起電極
を介在してリード配線又は熱圧着でボンディングワイヤ
を介在してリードにボンディングされる。
を介在してリード配線又は熱圧着でボンディングワイヤ
を介在してリードにボンディングされる。
【００１５】
【作用】上述した手段（１）によれば、外部端子と第２
絶縁膜との接着部分の少くなくとも一部分を廃止し、こ
の第２絶縁膜と第１絶縁膜との接着性に比べて外部端子
と第１絶縁膜との接着性、第１絶縁膜と基板との接着性
のいずれもが高いので、基板に外部端子を固着でき、外
部端子の剥がれを防止できる。
絶縁膜との接着部分の少くなくとも一部分を廃止し、こ
の第２絶縁膜と第１絶縁膜との接着性に比べて外部端子
と第１絶縁膜との接着性、第１絶縁膜と基板との接着性
のいずれもが高いので、基板に外部端子を固着でき、外
部端子の剥がれを防止できる。
【００１６】上述した手段（２）によれば、ボンディン
グ時の熱圧着力で外部端子の外周に沿って第２絶縁膜に
亀裂が生じた場合においても、外部端子下の接着力が高
いので、基板から外部端子が剥がれるのを防止できる。 この結果、半導体装置のボンディング工程における信頼
性を高めることができる。
グ時の熱圧着力で外部端子の外周に沿って第２絶縁膜に
亀裂が生じた場合においても、外部端子下の接着力が高
いので、基板から外部端子が剥がれるのを防止できる。 この結果、半導体装置のボンディング工程における信頼
性を高めることができる。
【００１７】以下、本発明の構成について、テープキャ
リア構造（又はＴＡＢ構造）の半導体装置に搭載される
半導体集積回路装置に本発明を適用した一実施例ととも
に説明する。
リア構造（又はＴＡＢ構造）の半導体装置に搭載される
半導体集積回路装置に本発明を適用した一実施例ととも
に説明する。
【００１８】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１９】
【実施例】本発明の一実施例である半導体集積回路装置
を搭載するテープキャリア構造の半導体装置を図２（概
略構成図）に示す。
を搭載するテープキャリア構造の半導体装置を図２（概
略構成図）に示す。
【００２０】図２に示すように、テープキャリア構造の
半導体装置は可撓性フィルム１８に半導体集積回路装置
（以下、半導体チップという）１を搭載している。可撓
性フィルム１８は例えばテープ状（長尺）のものを所定
の長さに切断したものである。この可撓性フィルム１８
は絶縁性のポリイミド系樹脂で形成されている。
半導体装置は可撓性フィルム１８に半導体集積回路装置
（以下、半導体チップという）１を搭載している。可撓
性フィルム１８は例えばテープ状（長尺）のものを所定
の長さに切断したものである。この可撓性フィルム１８
は絶縁性のポリイミド系樹脂で形成されている。
【００２１】前記可撓性フィルム１８の表面には複数本
の配線１９が形成されている。この可撓性フィルム１８
の中央部分には半導体チップ搭載用開口（デバイス穴）
１８ａが設けられている。半導体チップ搭載用開口１８
ａ内には配線１９の一部が突出した複数本のリード配線
（フィンガーリード又はフィンガー配線）１９ａが設け
られている。
の配線１９が形成されている。この可撓性フィルム１８
の中央部分には半導体チップ搭載用開口（デバイス穴）
１８ａが設けられている。半導体チップ搭載用開口１８
ａ内には配線１９の一部が突出した複数本のリード配線
（フィンガーリード又はフィンガー配線）１９ａが設け
られている。
【００２２】前記半導体チップ１は可撓性フィルム１８
の半導体チップ搭載用開口１８ａ内に配置されている。 この半導体チップ１の主面上には、リード配線１９ａの
配列に対応した複数個のバンプ電極（突起電極）１７が
設けられている。バンプ電極１７はリード配線１９ａに
電気的かつ機械的に接続されている。前記半導体チップ
１の特にバンプ電極１７が配列された側の表面（素子形
成面）及びリード配線１９ａを含む部分は、樹脂（封止
用樹脂又は保護用樹脂）２１で封止されている。この樹
脂２１は例えばエポキシ系樹脂を使用している。
の半導体チップ搭載用開口１８ａ内に配置されている。 この半導体チップ１の主面上には、リード配線１９ａの
配列に対応した複数個のバンプ電極（突起電極）１７が
設けられている。バンプ電極１７はリード配線１９ａに
電気的かつ機械的に接続されている。前記半導体チップ
１の特にバンプ電極１７が配列された側の表面（素子形
成面）及びリード配線１９ａを含む部分は、樹脂（封止
用樹脂又は保護用樹脂）２１で封止されている。この樹
脂２１は例えばエポキシ系樹脂を使用している。
【００２３】前記半導体チップ１は、図１（要部拡大断
面図）に示すように、単結晶珪素からなるｐ−型半導体
基板２で構成されている。このｐ−型半導体基板２の主
面にはｐ型ウエル領域３及びｎ型ウエル領域４が構成さ
れている。
面図）に示すように、単結晶珪素からなるｐ−型半導体
基板２で構成されている。このｐ−型半導体基板２の主
面にはｐ型ウエル領域３及びｎ型ウエル領域４が構成さ
れている。
【００２４】前記ｐ−型半導体基板２の素子形成領域に
は、回路システムを構成する例えばｎチャネルＭＩＳＦ
ＥＴＱｎが形成されている。ｎチャネルＭＩＳＦＥＴＱ
ｎは、フィールド絶縁膜（素子分離領域）５で周囲を囲
まれた領域内において、ｐ型ウエル領域３の主面に構成
されている。つまり、ｎチャネルＭＩＳＦＥＴＱｎは、
ｐ型ウエル領域（チャネル形成領域）３、ゲート絶縁膜
６、ゲート電極７、ソース領域及びドレイン領域である
一対のｎ＋型半導体領域８で構成されている。
は、回路システムを構成する例えばｎチャネルＭＩＳＦ
ＥＴＱｎが形成されている。ｎチャネルＭＩＳＦＥＴＱ
ｎは、フィールド絶縁膜（素子分離領域）５で周囲を囲
まれた領域内において、ｐ型ウエル領域３の主面に構成
されている。つまり、ｎチャネルＭＩＳＦＥＴＱｎは、
ｐ型ウエル領域（チャネル形成領域）３、ゲート絶縁膜
６、ゲート電極７、ソース領域及びドレイン領域である
一対のｎ＋型半導体領域８で構成されている。
【００２５】前記ゲート絶縁膜６は、熱酸化法でｐ−型
半導体基板２の素子形成領域の表面を酸化して形成され
る酸化珪素膜で形成されている。前記ゲート電極７は多
結晶珪素膜で形成され、この多結晶珪素膜には抵抗値を
低減する不純物が導入されている。前記ｎ＋型半導体領
域８は、フィールド絶縁膜５及びゲート電極７をマスク
として使用し、ｐ型ウエル領域３の主面にｎ型の不純物
をイオン打込み法で導入して形成される。
半導体基板２の素子形成領域の表面を酸化して形成され
る酸化珪素膜で形成されている。前記ゲート電極７は多
結晶珪素膜で形成され、この多結晶珪素膜には抵抗値を
低減する不純物が導入されている。前記ｎ＋型半導体領
域８は、フィールド絶縁膜５及びゲート電極７をマスク
として使用し、ｐ型ウエル領域３の主面にｎ型の不純物
をイオン打込み法で導入して形成される。
【００２６】前記ｎチャネルＭＩＳＦＥＴＱｎのソース
領域及びドレイン領域である一対のｎ＋型半導体領域８
には、層間絶縁膜９に形成された接続孔１０を通して配
線１２が電気的に接続されている。層間絶縁膜９は、フ
ィールド絶縁膜９上及び素子形成領域上を含むｐ−型半
導体基板２の主面上に例えばＣＶＤ法で堆積した酸化珪
素膜、窒化珪素膜又はＰＳＧ膜で形成されている。この
層間絶縁膜９は、ｎチャネルＭＩＳＦＥＴＱｎ等の半導
体素子と配線１２とを絶縁膜分離することを主目的とし
ている。
領域及びドレイン領域である一対のｎ＋型半導体領域８
には、層間絶縁膜９に形成された接続孔１０を通して配
線１２が電気的に接続されている。層間絶縁膜９は、フ
ィールド絶縁膜９上及び素子形成領域上を含むｐ−型半
導体基板２の主面上に例えばＣＶＤ法で堆積した酸化珪
素膜、窒化珪素膜又はＰＳＧ膜で形成されている。この
層間絶縁膜９は、ｎチャネルＭＩＳＦＥＴＱｎ等の半導
体素子と配線１２とを絶縁膜分離することを主目的とし
ている。
【００２７】前記ｐ−型半導体基板２の非活性領域にお
いて、フィールド絶縁膜５上には層間絶縁膜９を介在し
て外部端子１３が設けられている。外部端子１３は層間
絶縁膜９に形成された開口１１を通してフィールド絶縁
膜５上に形成されている。開口１１は、外部端子１３の
外周に沿った全域において、この外部端子１３下の層間
絶縁膜９に形成されている。また、開口１１は、外部端
子１３の一部の領域下の層間絶縁膜９に１個若しくは複
数個形成してもよい。つまり、外部端子１３は開口１１
を通してフィールド絶縁膜５に直接接触する構造で構成
されている。フィールド絶縁膜５は、ｐ−型半導体基板
２の素子形成領域外の表面を熱酸化法で酸化して形成し
た酸化珪素膜である。この熱酸化膜で形成されるフィー
ルド絶縁膜５とｐ−型半導体基板２との接着性は、堆積
される層間絶縁膜９とフィールド絶縁膜５との接続性に
比べて高い。
いて、フィールド絶縁膜５上には層間絶縁膜９を介在し
て外部端子１３が設けられている。外部端子１３は層間
絶縁膜９に形成された開口１１を通してフィールド絶縁
膜５上に形成されている。開口１１は、外部端子１３の
外周に沿った全域において、この外部端子１３下の層間
絶縁膜９に形成されている。また、開口１１は、外部端
子１３の一部の領域下の層間絶縁膜９に１個若しくは複
数個形成してもよい。つまり、外部端子１３は開口１１
を通してフィールド絶縁膜５に直接接触する構造で構成
されている。フィールド絶縁膜５は、ｐ−型半導体基板
２の素子形成領域外の表面を熱酸化法で酸化して形成し
た酸化珪素膜である。この熱酸化膜で形成されるフィー
ルド絶縁膜５とｐ−型半導体基板２との接着性は、堆積
される層間絶縁膜９とフィールド絶縁膜５との接続性に
比べて高い。
【００２８】前記外部端子１３及び配線１２は例えばア
ルミニウム膜又はアルミニウム合金膜で形成されている
。外部端子１３は、配線１２と一体に形成され（同一工
程で形成され）、この配線１２を介在してｎチャネルＭ
ＩＳＦＥＴＱｎのｎ＋型半導体領域８に電気的に接続さ
れている。この外部端子１３とフィールド絶縁膜５との
接着性は、前述の層間絶縁膜９とフィールド絶縁膜５と
の接続性に比べて高い。つまり、外部端子１３はフィー
ルド絶縁膜５との接着性が高く、フィールド絶縁膜５は
ｐ−型半導体基板２との接着性が高いので、外部端子１
３はｐ−型半導体基板２に固着される。
ルミニウム膜又はアルミニウム合金膜で形成されている
。外部端子１３は、配線１２と一体に形成され（同一工
程で形成され）、この配線１２を介在してｎチャネルＭ
ＩＳＦＥＴＱｎのｎ＋型半導体領域８に電気的に接続さ
れている。この外部端子１３とフィールド絶縁膜５との
接着性は、前述の層間絶縁膜９とフィールド絶縁膜５と
の接続性に比べて高い。つまり、外部端子１３はフィー
ルド絶縁膜５との接着性が高く、フィールド絶縁膜５は
ｐ−型半導体基板２との接着性が高いので、外部端子１
３はｐ−型半導体基板２に固着される。
【００２９】前記外部端子１３及び配線１２は絶縁膜（
最終保護膜）１４で覆われている。この絶縁膜１４の外
部端子１３が配置された領域にはボンディング開口１５
が形成されており、ボンディング開口１５を通して外部
端子１３にバンプ電極１７が電気的に接続されている。 絶縁膜１４は例えばＣＶＤ法で堆積した窒化珪素膜を主
体に形成されている。このように、本実施例の半導体チ
ップ１は、この構造に限定されないが、例えば配線１２
の層が１層だけ設けられた単層配線構造で構成されてい
る。
最終保護膜）１４で覆われている。この絶縁膜１４の外
部端子１３が配置された領域にはボンディング開口１５
が形成されており、ボンディング開口１５を通して外部
端子１３にバンプ電極１７が電気的に接続されている。 絶縁膜１４は例えばＣＶＤ法で堆積した窒化珪素膜を主
体に形成されている。このように、本実施例の半導体チ
ップ１は、この構造に限定されないが、例えば配線１２
の層が１層だけ設けられた単層配線構造で構成されてい
る。
【００３０】前記外部端子１３とバンプ電極１７との間
にはＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）膜１
６が形成されている。このＵＢＭ膜１６は、この構造に
限定されないが、例えばＴｉ膜上にＰｄ膜を積層した複
合膜で形成されている。ＵＢＭ膜１６は、バンプ電極１
７をメッキ法で形成する際の電極として使用され、また
、バンプ電極１７と外部端子１３との接着性を高める目
的で形成されている。
にはＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）膜１
６が形成されている。このＵＢＭ膜１６は、この構造に
限定されないが、例えばＴｉ膜上にＰｄ膜を積層した複
合膜で形成されている。ＵＢＭ膜１６は、バンプ電極１
７をメッキ法で形成する際の電極として使用され、また
、バンプ電極１７と外部端子１３との接着性を高める目
的で形成されている。
【００３１】前記バンプ電極１７は例えばＡｕ膜で形成
されている。前記配線１９（図１に示す）、リード配線
１９ａの夫々は例えばＣｕ膜で形成されている。Ｃｕ膜
は圧延薄膜をエッチング加工で所定の形状にパターンニ
ングすることにより形成されている。配線１９、リード
配線１９ａの夫々の表面には、接着用の金属メッキ層２
０が形成されている。この金属メッキ層２０は、例えば
Ｓｎ膜で形成され、前記バンプ電極１７とのボンダビリ
ティを高めている。なお、前記配線１９、リード配線１
９ａの夫々は、Ｃｕ以外の金属膜で形成してもよいし、
Ｃｕの表面に他の金属膜（例えば、Ｓｕ−Ｐｂ、Ａｕ等
）を積層してもよい。また、前記バンプ電極１７は、Ｃ
ｕ、Ｎｉ、半田等で形成してもよい。
されている。前記配線１９（図１に示す）、リード配線
１９ａの夫々は例えばＣｕ膜で形成されている。Ｃｕ膜
は圧延薄膜をエッチング加工で所定の形状にパターンニ
ングすることにより形成されている。配線１９、リード
配線１９ａの夫々の表面には、接着用の金属メッキ層２
０が形成されている。この金属メッキ層２０は、例えば
Ｓｎ膜で形成され、前記バンプ電極１７とのボンダビリ
ティを高めている。なお、前記配線１９、リード配線１
９ａの夫々は、Ｃｕ以外の金属膜で形成してもよいし、
Ｃｕの表面に他の金属膜（例えば、Ｓｕ−Ｐｂ、Ａｕ等
）を積層してもよい。また、前記バンプ電極１７は、Ｃ
ｕ、Ｎｉ、半田等で形成してもよい。
【００３２】このように構成される半導体チップ１の外
部端子１３は、ボンディング工程において、バンプ電極
１７、ＵＢＭ膜１６の夫々を介在して可撓性フィルム１
８に形成されたリード配線１９ａに熱圧着でボンディン
グされている。
部端子１３は、ボンディング工程において、バンプ電極
１７、ＵＢＭ膜１６の夫々を介在して可撓性フィルム１
８に形成されたリード配線１９ａに熱圧着でボンディン
グされている。
【００３３】このように、ｐ−型半導体基板２の主面上
に熱酸化膜で形成されるフィールド絶縁膜（第１絶縁膜
）５を形成し、このフィールド絶縁膜５上に堆積される
層間絶縁膜（第２絶縁膜）９を介在してアルミニウム膜
（金属膜）又はアルミニウム合金膜（合金膜）で形成さ
れる外部端子１３を形成した半導体チップ（半導体集積
回路装置）１において、前記外部端子１３下の層間絶縁
膜９に開口１１を形成し、この開口１１を通してフィー
ルド絶縁膜５上に外部端子１３若しくはその一部を形成
する。 この構成により、外部端子１３と層間絶縁膜９との接着
部分の少なくとも一部分を廃止し、層間絶縁膜９とフィ
ールド絶縁膜５との接着性に比ベて外部端子１３とフィ
ールド絶縁膜５との接着性、フィールド絶縁膜５とｐ−
型半導体基板２との接着性のいずれもが高いので、ｐ−
型半導体基板２に外部端子１３を固着でき、外部端子１
３の剥がれを防止できる。
に熱酸化膜で形成されるフィールド絶縁膜（第１絶縁膜
）５を形成し、このフィールド絶縁膜５上に堆積される
層間絶縁膜（第２絶縁膜）９を介在してアルミニウム膜
（金属膜）又はアルミニウム合金膜（合金膜）で形成さ
れる外部端子１３を形成した半導体チップ（半導体集積
回路装置）１において、前記外部端子１３下の層間絶縁
膜９に開口１１を形成し、この開口１１を通してフィー
ルド絶縁膜５上に外部端子１３若しくはその一部を形成
する。 この構成により、外部端子１３と層間絶縁膜９との接着
部分の少なくとも一部分を廃止し、層間絶縁膜９とフィ
ールド絶縁膜５との接着性に比ベて外部端子１３とフィ
ールド絶縁膜５との接着性、フィールド絶縁膜５とｐ−
型半導体基板２との接着性のいずれもが高いので、ｐ−
型半導体基板２に外部端子１３を固着でき、外部端子１
３の剥がれを防止できる。
【００３４】また、前記外部端子１３は、バンプ電極１
７を介在してリード配線１９ａに熱圧着でボンディング
される。この構成により、ボンディング時の熱圧着で外
部端子１３の外周に沿って層間絶縁膜９に亀裂が生じた
場合においても、外部端子１３下の接着力が高いので、
ｐ−型半導体基板２から外部端子１３が剥がれるのを防
止できる。この結果、テープキャリア構造の半導体装置
のボンディング工程における信頼性を高めることができ
る。
７を介在してリード配線１９ａに熱圧着でボンディング
される。この構成により、ボンディング時の熱圧着で外
部端子１３の外周に沿って層間絶縁膜９に亀裂が生じた
場合においても、外部端子１３下の接着力が高いので、
ｐ−型半導体基板２から外部端子１３が剥がれるのを防
止できる。この結果、テープキャリア構造の半導体装置
のボンディング工程における信頼性を高めることができ
る。
【００３５】また、図３（要部拡大断面図）に示すよう
に、絶縁膜１４に形成されたボンディング開口１５を通
して外部端子１３にボンディングワイヤ２２を電気的に
接続する半導体チップ１、若しくはそれを搭載するＤＩ
Ｐ、ＳＯＪ等のプラスチック型半導体装置、若しくはセ
ラミック封止型半導体装置に適用できる。ボンディング
ワイヤ２２は、ボンディング工程において、熱圧着若し
くは熱圧着に超音波振動を併用したボンディング法を使
用し、バリアメタル膜１６ａを介在して外部端子１３に
接続される。
に、絶縁膜１４に形成されたボンディング開口１５を通
して外部端子１３にボンディングワイヤ２２を電気的に
接続する半導体チップ１、若しくはそれを搭載するＤＩ
Ｐ、ＳＯＪ等のプラスチック型半導体装置、若しくはセ
ラミック封止型半導体装置に適用できる。ボンディング
ワイヤ２２は、ボンディング工程において、熱圧着若し
くは熱圧着に超音波振動を併用したボンディング法を使
用し、バリアメタル膜１６ａを介在して外部端子１３に
接続される。
【００３６】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論である
。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論である
。
【００３７】例えば、本発明は、半導体チップに２層配
線構造若しくはそれ以上の多層配線構造を採用した場合
にも適用できる。例えば２層配線構造の場合、外部端子
は２層目の配線で形成され、この外部端子と半導体基板
との間に、半導体基板の表面からフィールド絶縁膜、半
導体素子と１層目の配線との間の下側の層間絶縁膜、１
層目の配線と２層目の配線との間の上側の層間絶縁膜の
夫々が順次積層される。この場合、本発明は、外部端子
下の上側、下側の夫々の層間絶縁膜に開口を形成し、こ
の開口を通して外部端子をフィール絶縁膜に接触させる
。あるいは、本発明は、外部端子下に１層目の配線を設
けてこれに接触させ、この１層目の配線をフィールド絶
縁膜に接触させてもよい。
線構造若しくはそれ以上の多層配線構造を採用した場合
にも適用できる。例えば２層配線構造の場合、外部端子
は２層目の配線で形成され、この外部端子と半導体基板
との間に、半導体基板の表面からフィールド絶縁膜、半
導体素子と１層目の配線との間の下側の層間絶縁膜、１
層目の配線と２層目の配線との間の上側の層間絶縁膜の
夫々が順次積層される。この場合、本発明は、外部端子
下の上側、下側の夫々の層間絶縁膜に開口を形成し、こ
の開口を通して外部端子をフィール絶縁膜に接触させる
。あるいは、本発明は、外部端子下に１層目の配線を設
けてこれに接触させ、この１層目の配線をフィールド絶
縁膜に接触させてもよい。
【００３８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００３９】基板の主面上に絶縁膜を介在して外部端子
を形成する半導体集積回路装置において、基板から外部
端子が剥がれるのを防止できる。
を形成する半導体集積回路装置において、基板から外部
端子が剥がれるのを防止できる。
【００４０】また、前記半導体集積回路装置を搭載する
半導体装置のボンディング工程における信頼性を高める
ことができる。
半導体装置のボンディング工程における信頼性を高める
ことができる。
【図１】本発明の一実施例である半導体集積回路装置を
搭載したテープキャリア構造の半導体装置を示す要部拡
大断面図。
搭載したテープキャリア構造の半導体装置を示す要部拡
大断面図。
【図２】前記テープキャリア構造の半導体装置を示す概
略構成図。
略構成図。
【図３】本発明の他の実施例である半導体集積回路装置
の要部拡大断面図。
の要部拡大断面図。
１ 半導体集積回路装置（半導体チップ）２ ｐ−
型半導体基板 ５ フィールド絶縁膜 ９ 層間絶縁膜 １１ 開口 １２ 配線 １３ 外部端子 １５ ボンディング開口 １６ ＵＢＭ膜 １７ バンプ電極 １９ａ リード配線 ２２ ボンディングワイヤ Ｑｎ ｎチャネルＭＩＳＦＥＴ
型半導体基板 ５ フィールド絶縁膜 ９ 層間絶縁膜 １１ 開口 １２ 配線 １３ 外部端子 １５ ボンディング開口 １６ ＵＢＭ膜 １７ バンプ電極 １９ａ リード配線 ２２ ボンディングワイヤ Ｑｎ ｎチャネルＭＩＳＦＥＴ
Claims (3)
- 【請求項１】 基板の主面上に熱酸化膜で形成される
第１絶縁膜を形成し、この第１絶縁膜上に堆積される第
２絶縁膜を介在して金属膜又は合金膜で形成される外部
端子を形成した半導体集積回路装置において、前記外部
端子下の第２絶縁膜に開口を形成し、この開口を通して
前記第１絶縁膜上に外部端子若しくはその一部を形成し
たことを特徴とする半導体集積回路装置。 - 【請求項２】 前記第２絶縁膜は堆積された絶縁膜が
複数層積層され、この複数層積層された夫々の絶縁膜間
は配線層として使用されることを特徴とする請求項２に
記載の半導体集積回路装置。 - 【請求項３】 前記外部端子は、熱圧着でボンディン
グされる突起電極を介在してリード配線又は熱圧着でボ
ンディングされるボンディングワイヤを介在してリード
に接続されることを特徴とする請求項１に記載の半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3016543A JPH04255238A (ja) | 1991-02-07 | 1991-02-07 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3016543A JPH04255238A (ja) | 1991-02-07 | 1991-02-07 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04255238A true JPH04255238A (ja) | 1992-09-10 |
Family
ID=11919182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3016543A Pending JPH04255238A (ja) | 1991-02-07 | 1991-02-07 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04255238A (ja) |
-
1991
- 1991-02-07 JP JP3016543A patent/JPH04255238A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1051750B1 (en) | An integrated circuit device | |
| US5061985A (en) | Semiconductor integrated circuit device and process for producing the same | |
| US7772704B2 (en) | Semiconductor device | |
| JP7234432B2 (ja) | 半導体装置 | |
| WO2007007445A1 (ja) | 半導体装置及びその製法 | |
| CN111755404A (zh) | 半导体装置及半导体封装体 | |
| JP2018061018A (ja) | 半導体装置 | |
| US7368380B2 (en) | Method of manufacturing semiconductor device | |
| US6576988B2 (en) | Semiconductor package | |
| JP6579653B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH04255238A (ja) | 半導体集積回路装置 | |
| JP4305354B2 (ja) | 半導体装置およびその製造方法 | |
| KR970007178B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JP4148593B2 (ja) | 半導体装置の製造方法 | |
| JPH04368167A (ja) | 電子装置 | |
| JP2954297B2 (ja) | 樹脂封止型半導体装置 | |
| JP2009038140A (ja) | 半導体装置およびその製造方法 | |
| JPH11354710A (ja) | 半導体装置 | |
| JPH04306837A (ja) | 樹脂封止型半導体装置 | |
| JP2003332393A (ja) | 半導体装置 | |
| US20240112992A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPS6158248A (ja) | 薄型半導体装置 | |
| JPH08124929A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 | |
| JPS63142643A (ja) | 半導体装置 |