JPH04250764A - Picture processor - Google Patents
Picture processorInfo
- Publication number
- JPH04250764A JPH04250764A JP2539991A JP2539991A JPH04250764A JP H04250764 A JPH04250764 A JP H04250764A JP 2539991 A JP2539991 A JP 2539991A JP 2539991 A JP2539991 A JP 2539991A JP H04250764 A JPH04250764 A JP H04250764A
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- signal
- image data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 188
- 238000012546 transfer Methods 0.000 claims abstract description 62
- 238000012545 processing Methods 0.000 claims abstract description 39
- 238000012937 correction Methods 0.000 description 41
- 238000010586 diagram Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000003705 background correction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Landscapes
- Bus Control (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は、ハンディスキャナやイ
メージリーダなどで読み取った原稿画像の信号をディジ
タル化してパーソナルコンピュータ等の外部の画像利用
装置に転送する画像処理装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus that digitizes a signal of an original image read by a handy scanner, an image reader, etc., and transfers the digitized signal to an external image utilization apparatus such as a personal computer.
【０００２】0002
【従来の技術】ハンディスキャナやイメージリーダなど
で読み取った原稿画像の信号をパーソナルコンピュータ
等の外部の画像利用装置に転送する場合、ハンディスキ
ャナあるいはイメージリーダと画像利用装置との間に、
原稿画像の信号をディジタル化する一種のインタフェー
スとしての画像処理装置が配置される。2. Description of the Related Art When a signal of a document image read by a handy scanner or an image reader is transferred to an external image utilizing device such as a personal computer, there is a gap between the handy scanner or image reader and the image utilizing device.
An image processing device is arranged as a kind of interface that digitizes the signal of the original image.
【０００３】このような画像処理装置にあっては、２つ
のバッファメモリを設け、これらのバッファメモリに交
互にディジタル化した画像データを書き込み、一方が書
き込み状態の時は他方を読出し状態にすることにより、
画像データの高速転送を可能にしたものがある。In such an image processing device, two buffer memories are provided, and digitized image data is written into these buffer memories alternately, and when one is in a writing state, the other is in a reading state. According to
There are devices that enable high-speed transfer of image data.
【０００４】図１１はその従来例の構成を示すブロック
図であり、図示しないハンディスキャナによって原稿画
像を走査して得られた画像信号ＶＳを複数ビットからな
る画像データＳＤに変換するＡＤ変換器１００と、この
ＡＤ変換器１００から出力される画像データＳＤを主走
査方向の１ライン毎に交互に記憶するＡバッファメモリ
１０１およびＢバッファメモリ１０２と、ハンディスキ
ャナから出力される画像信号ＶＳの白レベルと黒レベル
を正規化するための補正値（シェーディング補正値）Ｈ
ＤＷ，ＨＤＢを記憶したＣバッファメモリおよびＤバッ
ファメモリ１０４と、ＡＤ変換器１００から出力される
画像データＳＤをＡバッファメモリ１０１およびＢバッ
ファメモリ１０２に書き込むためのアドレス信号ＷＡＤ
を出力するアドレスカウンタ１０５と、Ａバッファメモ
リ１０１およびＢバッファメモリ１０２に書き込まれた
画像データＳＤを読み出すための読出しアドレス信号Ｒ
ＡＤを出力するアドレスレジスタ１０６と、Ｃバッファ
メモリおよびＤバッファメモリ１０４における補正値Ｈ
ＤＷ，ＨＤＢの読み書きアドレス信号Ｒ／Ｗ・ＡＤＣ，
Ｒ／Ｗ・ＡＤＤを出力するアドレスカウンタ１０７，１
０８と、Ｃバッファメモリ１０３から読み出された白レ
ベルの補正値ＨＤＷをアナログの白レベル補正信号ＨＳ
Ｗに変換するＤＡ変換器１０９と、Ｄバッファメモリ１
０４から読み出された黒レベルの補正値ＨＤＢをアナロ
グの白レベル補正信号ＨＳＢに変換するＤＡ変換器１１
０とを備えている。FIG. 11 is a block diagram showing the configuration of a conventional example, in which an AD converter 100 converts an image signal VS obtained by scanning a document image with a handy scanner (not shown) into image data SD consisting of a plurality of bits. , an A buffer memory 101 and a B buffer memory 102 that alternately store the image data SD output from this AD converter 100 line by line in the main scanning direction, and the white level of the image signal VS output from the handy scanner. and a correction value (shading correction value) H for normalizing the black level.
An address signal WAD for writing the image data SD output from the C buffer memory and the D buffer memory 104 that have stored DW and HDB, and the AD converter 100 into the A buffer memory 101 and the B buffer memory 102.
and a read address signal R for reading out the image data SD written in the A buffer memory 101 and the B buffer memory 102.
Address register 106 that outputs AD and correction value H in C buffer memory and D buffer memory 104
DW, HDB read/write address signal R/W・ADC,
Address counter 107, 1 that outputs R/W・ADD
08 and the white level correction value HDW read from the C buffer memory 103 as an analog white level correction signal HS.
DA converter 109 for converting into W and D buffer memory 1
DA converter 11 that converts the black level correction value HDB read from 04 into an analog white level correction signal HSB.
0.
【０００５】さらに、ＡＤ変換器１００から出力される
画像データＳＤをＡバッファメモリ１０１とＢバッファ
メモリ１０２に主走査方向の１ライン毎に交互に選択供
給するセレクタ１１１と、Ａバッファメモリ１０１また
はＢバッファメモリ１０２から読み出される画像データ
を次段のセレクタ１１３を通じてパーソナルコンピュー
タＰＣのデータバス１１４に送出するセレクタ１１２と
、アドレスカウンタ１０５から出力される書き込みアド
レス信号ＷＡＤは書き込み状態に切り換えられているＡ
バッファメモリ１０１（またはＢバッファメモリ１０２
）に供給し、アドレスレジスタ１０６から出力される読
出しアドレス信号ＲＡＤは読出し状態に切り換えられて
いるＢバッファメモリ１０２（またはＡバッファメモリ
１０１）に選択供給するセレクタ１１５と、アドレスカ
ウンタ１０５，１０７，１０８へのインクリメント信号
ＩＮＣ１，ＩＮＣ２，ＩＮＣ３およびアドレスレジスタ
１０６へのアドレス信号セットパルスＳＰＰ、セレクタ
１１１，１１２，１１５へのセレクト制御信号ＳＬ１，
ＳＬ２，ＳＬ３を出力するコントローラ１１６とを備え
ている。Furthermore, a selector 111 selectively supplies the image data SD output from the AD converter 100 to the A buffer memory 101 and the B buffer memory 102 alternately for each line in the main scanning direction; The selector 112 that sends the image data read from the buffer memory 102 to the data bus 114 of the personal computer PC via the next stage selector 113 and the write address signal WAD output from the address counter 105 are switched to the write state.
Buffer memory 101 (or B buffer memory 102
), and the read address signal RAD output from the address register 106 is sent to the selector 115 and the address counters 105, 107, 108. Increment signals INC1, INC2, INC3 to address register 106, address signal set pulse SPP to address register 106, select control signal SL1 to selectors 111, 112, 115,
The controller 116 outputs SL2 and SL3.
【０００６】ここで、読出しアドレス信号ＲＡＤをアド
レスカウンタではなくアドレスレジスタ１０６から出力
させているのは、Ａ，Ｂバッファメモリ１０１，１０２
に書き込まれた画像データＳＤのうち必要な画素の画像
データＳＤのみをパーソナルコンピュータＰＣに転送す
るためである。Here, the read address signal RAD is output from the address register 106 instead of the address counter because of the A and B buffer memories 101 and 102.
This is to transfer only the image data SD of necessary pixels out of the image data SD written to the personal computer PC.
【０００７】このように構成された従来の画像処理装置
において、ハンディスキャナによる原稿画像の読出し待
機状態では、Ａバッファメモリ１０１は書き込み状態、
他方のＢバッファメモリ１０２は読出し状態にコントロ
ーラ１１６により切り換えられている。そして、これら
バッファメモリ１０１，１０２の入力側のセレクタ１１
１は書き込み状態のＡバッファメモリ１０１にＡＤ変換
器１００からの画像データＳＤを選択供給し、出力側の
セレクタ１１２は読出し状態のＢバッファメモリ１０２
から読み出されようとする画像データをセレクタ１１３
を通じてパーソナルコンピュータＰＣに選択供給するよ
うに、セレクト制御信号ＳＬ１，ＳＬ２によって制御さ
れている。In the conventional image processing apparatus configured as described above, when the handy scanner is in a standby state for reading an original image, the A buffer memory 101 is in a write state,
The other B buffer memory 102 has been switched to a read state by the controller 116. A selector 11 on the input side of these buffer memories 101 and 102
1 selectively supplies the image data SD from the AD converter 100 to the A buffer memory 101 in the write state, and the selector 112 on the output side supplies the B buffer memory 102 in the read state.
Selector 113 selects the image data to be read from
It is controlled by select control signals SL1 and SL2 so that it is selectively supplied to the personal computer PC through the input terminals.
【０００８】また、Ｃ，Ｄバッファメモリ１０３，１０
４には、主走査方向における読み取り画素の白レベルお
よび黒レベルを補正するための補正値ＨＤＷ，ＨＤＢが
予め記憶されている。この補正値ＨＤＷ，ＨＤＢはハン
ディスキャナにおいて予め白基準画像を読み取った時の
主走査方向の各画素の画像信号ＶＳのレベルと光源を点
灯しない時の各画素の画像信号ＶＳのレベルをパーソナ
ルコンピュータＰＣに転送し、これを各画素毎に正規化
する演算を行い、その演算結果をデータバス１１４を通
じてＣ，Ｄバッファメモリ１０３，１０４に転送するこ
とにより記憶されるものである。[0008] Furthermore, C and D buffer memories 103 and 10
4 stores in advance correction values HDW and HDB for correcting the white level and black level of the read pixels in the main scanning direction. These correction values HDW and HDB are the level of the image signal VS of each pixel in the main scanning direction when the white reference image is read in advance with the handy scanner, and the level of the image signal VS of each pixel when the light source is not turned on. The normalized calculation is performed for each pixel, and the calculation results are transferred to the C and D buffer memories 103 and 104 via the data bus 114 to be stored.
【０００９】このような状態でハンディスキャナにおい
て原稿画像の読み取り動作が開始され、主走査方向の各
画素の画像信号ＶＳが第１画素目から順に時系列でＡＤ
変換器１００に入力されて来ると、ＡＤ変換器１００は
この画像信号ＶＳを複数ビットからなる画像データＳＤ
に変換する。この時、アドレスカウンタ１０７と１０８
は主走査方向における１画素の読み取り速度に対応した
周期のインクリメント信号ＩＮＣ２，ＩＮＣ３によりイ
ンクリメントされ、主走査方向の第１画素から最終画素
までに対応する補正値ＨＤＷ，ＨＤＢの読出しアドレス
を指定し得るようになっている。[0009] In such a state, the handheld scanner starts reading the original image, and the image signal VS of each pixel in the main scanning direction is AD in chronological order starting from the first pixel.
When input to the converter 100, the AD converter 100 converts this image signal VS into image data SD consisting of a plurality of bits.
Convert to At this time, address counters 107 and 108
is incremented by increment signals INC2 and INC3 with a period corresponding to the reading speed of one pixel in the main scanning direction, and can specify the read address of the correction values HDW and HDB corresponding to the first pixel to the last pixel in the main scanning direction. It looks like this.
【００１０】これにより、Ｃ，Ｄバッファメモリ１０３
，１０４からは主走査方向の第１画素から最終画素に対
応した白レベルの補正値ＨＤＷと黒レベルの補正値ＨＤ
Ｂが順次に読み出される。この補正値ＨＤＷ，ＨＤＢは
ＤＡ変換器１０９，１１０によりそれぞれアナログの補
正信号ＨＳＷ，ＨＳＢに変換され、ＡＤ変換器１００に
白レベルおよび黒レベルの変換基準電圧として入力され
る。[0010] As a result, the C and D buffer memories 103
, 104, the white level correction value HDW and the black level correction value HD corresponding to the first pixel to the last pixel in the main scanning direction.
B are read out sequentially. The correction values HDW and HDB are converted into analog correction signals HSW and HSB by DA converters 109 and 110, respectively, and inputted to the AD converter 100 as white level and black level conversion reference voltages.
【００１１】これにより、ＡＤ変換器１００は、各画素
の画像信号ＶＳを対応する画素の白レベルおよび黒レベ
ルの変換基準電圧を基準にして複数ビットからなる画像
データＳＤに変換する。[0011] Thereby, the AD converter 100 converts the image signal VS of each pixel into image data SD consisting of a plurality of bits based on the white level and black level conversion reference voltages of the corresponding pixel.
【００１２】この画像データＳＤはセレクタ１１１がＡ
バッファメモリ１０１側を選択しているので、Ａバッフ
ァメモリ１０１に供給される。This image data SD is selected by the selector 111 as A.
Since the buffer memory 101 side is selected, the signal is supplied to the A buffer memory 101.
【００１３】一方、アドレスカウンタ１０５は前記アド
レスカウンタ１０７，１０８と同様に、主走査方向にお
ける１画素の読み取り速度に対応した周期のインクリメ
ント信号ＩＮＣ１によりインクリメントされ、主走査方
向の第１画素から最終画素までに至る画像データＳＤの
書き込みアドレスを指定し得るようになっている。また
、アドレスレジスタ１０６にはデータバス１１４および
セレクタ１１３を通じてパーソナルコンピュータＰＣか
ら所望の画素の画像データを指定する読出しアドレス信
号ＲＡＤが転送され、コントローラ１１６から出力され
るセットパルスＳＰによりセットされるようになってい
る。例えば、Ｂバッファメモリ１０２に記憶された画像
データＳＤを第１画素目から最終画素目まで順にパーソ
ナルコンピュータＰＣに１ライン分転送する場合には、
パーソナルコンピュータＰＣから第１画素から最終画素
にそれぞれ対応する読出しアドレス信号ＲＡＤが転送さ
れ、コントローラ１１６から出力されるセットパルスＳ
Ｐによりセットされるようになっている。On the other hand, like the address counters 107 and 108, the address counter 105 is incremented by an increment signal INC1 having a period corresponding to the reading speed of one pixel in the main scanning direction, and is incremented from the first pixel to the last pixel in the main scanning direction. It is now possible to specify the write address of the image data SD up to the point where the image data SD is to be written. Further, a read address signal RAD specifying image data of a desired pixel is transferred from the personal computer PC to the address register 106 via a data bus 114 and a selector 113, and is set by a set pulse SP output from the controller 116. It has become. For example, when transferring one line of image data SD stored in the B buffer memory 102 to the personal computer PC in order from the first pixel to the last pixel,
A read address signal RAD corresponding to the first pixel to the last pixel is transferred from the personal computer PC, and a set pulse S is output from the controller 116.
It is set by P.
【００１４】ここで、Ａバッファメモリ１０１が書き込
み状態、Ｂバッファメモリ１０２が読出し状態になって
いるので、アドレスカウンタ１０５から出力される書き
込みアドレス信号ＷＡＤはセレクタ１１５を通じてＡバ
ッファメモリ１０１に入力され、アドレスレジスタ１０
６から出力される読出しアドレス信号ＲＡＤはセレクタ
１１５を通じてＢバッファメモリ１０２に入力される。Here, since the A buffer memory 101 is in the write state and the B buffer memory 102 is in the read state, the write address signal WAD output from the address counter 105 is input to the A buffer memory 101 through the selector 115. address register 10
The read address signal RAD output from 6 is input to the B buffer memory 102 through the selector 115.
【００１５】このようにしてＡバッファメモリ１０１に
は、セレクタ１１１を通じて画像データＳＤが入力され
、かつセレクタ１１５を通じて書き込みアドレスＷＡＤ
が入力されることにより、主走査方向の第１画素から最
終画素までの画像データＳＤが順に書き込まれる。In this way, the image data SD is input to the A buffer memory 101 through the selector 111, and the write address WAD is input through the selector 115.
By inputting , the image data SD from the first pixel to the last pixel in the main scanning direction is sequentially written.
【００１６】一方、Ｂバッファメモリ１０２にあっては
、セレクタ１１５を通じて読出しアドレス信号ＲＡＤが
入力されることにより、前ラインで書き込まれた第１画
素から最終画素までの画像データＳＤが順に読み出され
、セレクタ１１２，１１３，データバス１１４を通じて
パーソナルコンピュータＰＣに転送される。なお、第１
ライン目では画像データＳＤが記憶されていないので、
この第１ライン目の画像データＳＤは使用しない。On the other hand, in the B buffer memory 102, by inputting the read address signal RAD through the selector 115, the image data SD written in the previous line from the first pixel to the last pixel is sequentially read out. , selectors 112, 113, and data bus 114 to the personal computer PC. In addition, the first
Since the image data SD is not stored in the line,
This first line of image data SD is not used.
【００１７】このようにして主走査方向１ライン分の画
像データＳＤの読み書きが終了する。そして、次の１ラ
イン分の読出しが開始したことを示すラインスタートパ
ルス（図示せず）がハンディスキャナから出力されると
、コントローラ１１６は書き込み状態となっていたＡバ
ッファメモリ１０１を読出し状態に、書き込み状態にな
っていたＢバッファメモリ１０２を書き込み状態にコン
トローラ１１６を通じて切り換える。さらに、セレクト
制御信号ＳＬ１，ＳＬ２により、セレクタ１１１がＡＤ
変換器１００の出力画像データＳＤをＢバッファメモリ
１０２に選択供給し、セレクタ１１２がＡバッファメモ
リ１０１から読み出される画像データＳＤをセレクタ１
１３を通じてパーソナルコンピュータＰＣに選択供給す
るように切り換える。さらにセレクト制御信号ＳＬ３に
より、セレクタ１１５がアドレスカウンタ１０５から出
力される書き込みアドレス信号ＷＡＤをＢバッファメモ
リ１０２に選択供給し、アドレスレジスタ１０６から出
力される読出しアドレス信号ＲＡＤをＡバッファメモリ
１０１に選択供給するように切り換える。In this way, reading and writing of one line of image data SD in the main scanning direction is completed. Then, when a line start pulse (not shown) indicating that reading for the next line has started is output from the handy scanner, the controller 116 changes the A buffer memory 101, which had been in the writing state, to the reading state. The B buffer memory 102, which was in the write state, is switched to the write state through the controller 116. Furthermore, the selector 111 is set to AD by the select control signals SL1 and SL2.
The output image data SD of the converter 100 is selectively supplied to the B buffer memory 102, and the selector 112 supplies the image data SD read from the A buffer memory 101 to the selector 1.
13 to selectively supply the personal computer PC. Furthermore, in response to the select control signal SL3, the selector 115 selectively supplies the write address signal WAD output from the address counter 105 to the B buffer memory 102, and selectively supplies the read address signal RAD output from the address register 106 to the A buffer memory 101. Switch to
【００１８】この状態で、ハンディスキャナから１画素
周期のタイミングパルスが出力されるようになると、コ
ントローラ１１６はインクリメント信号ＩＮＣ１〜ＩＮ
Ｃ３を発生し、アドレスカウンタ１０５，１０７，１０
８から出力される書き込みアドレス信号ＷＡＤ，Ｒ／Ｗ
・ＡＤＣ，Ｒ／Ｗ・ＡＤＤを１アドレスずつ更新する。
これにより、前ラインとは逆に、ＡＤ変換器１００から
出力される画像データＳＤはＢバッファメモリ１０２に
第１画素目から順に書き込まれるようになる。In this state, when the handy scanner starts outputting a timing pulse of one pixel period, the controller 116 outputs the increment signals INC1 to IN.
C3 is generated and address counters 105, 107, 10
Write address signal WAD, R/W output from 8
- Update ADC, R/W, and ADD one address at a time. Thereby, contrary to the previous line, the image data SD output from the AD converter 100 is written into the B buffer memory 102 in order from the first pixel.
【００１９】一方、このような画像データの書き込み動
作に並行してパーソナルコンピュータＰＣは、データバ
ス１１４，セレクタ１１３を通じてアドレスレジスタ１
０６に前ラインでＡバッファメモリ１０１に書き込まれ
た画像データを転送させるべく、第１画素目からの読出
しを指示する読出しアドレス信号ＲＡＤをセットする。
これにより、前ラインでＡバッファメモリ１０１に書き
込まれた画像データＳＤが順番に読み出され、セレクタ
１１２，１１３、データバス１１４を通じてパーソナル
コンピュータＰＣに転送されるようになる。On the other hand, in parallel with the image data writing operation, the personal computer PC writes the address register 1 through the data bus 114 and the selector 113.
In order to transfer the image data written in the A-buffer memory 101 in the previous line at 06, a read address signal RAD instructing to read from the first pixel is set. As a result, the image data SD written in the A-buffer memory 101 in the previous line is sequentially read out and transferred to the personal computer PC via the selectors 112, 113 and the data bus 114.
【００２０】このようにして２つのバッファメモリ１０
１，１０２を主走査方向の１ライン毎に交互に切り換え
てハンディスキャナからの画像データの読み書きを行う
ことにより、ハンディスキャナで読み取った原稿画像の
データが高速でパーソナルコンピュータＰＣに転送され
る。In this way, two buffer memories 10
1 and 102 are alternately switched for each line in the main scanning direction to read and write image data from the handy scanner, thereby transferring document image data read by the handy scanner to the personal computer PC at high speed.
【００２１】[0021]
【発明が解決しようとする課題】しかしながら、上記の
従来構成においては、画像データＳＤをパーソナルコン
ピュータＰＣに転送させるに際し、パーソナルコンピュ
ータＰＣから画像処理装置に予め割り当てられている端
末アドレス信号を送出し、次に、転送させるべき画像デ
ータが記憶されているバッファメモリ１０１，１０２の
記憶アドレス信号ＲＡＤを送出することにより、転送さ
せるべき１つの画素の画像データを指定し得るので、転
送させる画像データＳＤのアドレスを１画素単位で管理
しなければならず、画像データ量が多い原稿にあっては
アドレス管理に費やすソフトウェアの負担が大きいとい
う問題がある。However, in the conventional configuration described above, when transferring the image data SD to the personal computer PC, the personal computer PC sends out a terminal address signal assigned in advance to the image processing apparatus. Next, by sending the storage address signal RAD of the buffer memory 101, 102 in which the image data to be transferred is stored, it is possible to specify the image data of one pixel to be transferred. Addresses must be managed on a pixel-by-pixel basis, and for manuscripts with a large amount of image data, there is a problem in that the burden on software required for address management is large.
【００２２】本発明の目的は、外部のパーソナルコンピ
ュータ等におけるアドレス管理の負担を軽減することが
できる画像処理装置を提供することにある。An object of the present invention is to provide an image processing apparatus that can reduce the burden of address management on an external personal computer or the like.
【００２３】[0023]
【課題を解決するための手段】本発明は上記目的を達成
するために、原稿画像を走査して得られた画像信号を画
像データとして記憶手段に記憶させ、この記憶手段に記
憶させた画像データを外部装置に転送する画像処理装置
において、前記記憶手段に記憶した画像データを外部装
置から指定された複数の画素数単位で外部装置に転送す
るダイレクトメモリアクセスモードと、前記記憶手段に
記憶した画像データを１画素単位で外部装置に転送する
通常転送モードとを具備させた。[Means for Solving the Problems] In order to achieve the above object, the present invention stores an image signal obtained by scanning an original image in a storage means as image data, and stores the image data stored in the storage means. In an image processing apparatus that transfers image data stored in the storage means to an external device, a direct memory access mode that transfers image data stored in the storage means to the external device in units of a plurality of pixels specified from the external device; It is equipped with a normal transfer mode in which data is transferred pixel by pixel to an external device.
【００２４】ここで、前記記憶手段は、原稿画像を走査
して得られた画像信号をＡＤ変換器によりディジタル値
に変換した結果を画像データとして一時記憶する第１、
第２の記憶手段からなり、これら第１、第２の記憶手段
は所定画素数の画像データの読み書き動作が終了する度
に、一方は読出し状態、他方は書き込み状態に切り換え
らる構成が好ましい。[0024] Here, the storage means includes a first storage unit for temporarily storing the result of converting an image signal obtained by scanning the original image into a digital value by an AD converter as image data;
Preferably, the first and second storage means are configured such that one of them is switched to a read state and the other is switched to a write state each time a read/write operation of image data of a predetermined number of pixels is completed.
【００２５】[0025]
【作用】上記構成によれば、記憶手段に記憶した画像デ
ータをパーソナルコンピュータなどの外部装置から指定
された複数の画素数単位で外部装置に転送するダイレク
トメモリアクセスモードを設けているので、ダイレクト
メモリアクセス動作が可能な外部装置にあっては、１回
だけ読出し命令を送出するだけで複数画素に亘る画像デ
ータを転送させることができる。この結果、アドレス管
理の負担が大幅に軽減し、かつ転送時間も大幅に短縮さ
れ、高速転送が可能になる。[Function] According to the above configuration, a direct memory access mode is provided in which image data stored in the storage means is transferred from an external device such as a personal computer to an external device in units of a plurality of pixels specified. In the case of an external device capable of access operation, image data covering a plurality of pixels can be transferred by sending a read command only once. As a result, the burden of address management is significantly reduced, the transfer time is also significantly shortened, and high-speed transfer becomes possible.
【００２６】[0026]
【実施例】以下、この発明の一実施例を図を参照して説
明する。
＜構成＞図１はこの発明に係る画像処理装置の入出力関
係を示す全体ブロック図であり、画像処理装置１の入力
側にはハンディスキャナ２が接続され、出力側には画像
利用装置であるパーソナルコンピュータＰＣが接続され
ている。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. <Configuration> FIG. 1 is an overall block diagram showing the input/output relationship of the image processing device according to the present invention. A handy scanner 2 is connected to the input side of the image processing device 1, and an image utilization device is connected to the output side. A personal computer PC is connected.
【００２７】ハンディスキャナ２は原稿画像の形成面へ
の照明光源となる発光素子４、原稿画像形成面を摺動し
た際のローラの回転量を検出するフォトインタラプタ５
、このフォトインタラプタ５の出力パルス信号に基づき
副走査方向に１ライン進んだことを示すラインパルスＬ
Ｐを出力するラインパルス回路６、原稿画像の入力を開
始する時に操作する読み取り開始ボタン７、原稿画像の
主操作方向に並んだ複数画素からなるＣＣＤセンサ（イ
メージセンサ）９を１画素ずつ順に能動状態に駆動する
ＣＣＤドライバ８、ＣＣＤセンサ９の各画素の出力信号
を増幅して画像信号ＶＳとして画像処理装置に供給する
増幅器１０、ラインパルス回路６から出力されるライン
パルスＬＰおよび読み取り開始ボタン７から出力される
読み取り開始信号ＳＴに基づき、前記ラインパルスＬＰ
、読み取り開始スイッチ信号ＳＳＷ、主走査方向の読み
取り開始信号ＳＰ、各画素読み取りタイミングを表すタ
イミング信号ＷＲをそれぞれ出力するバッファ回路１１
とからなっている。The handy scanner 2 includes a light emitting element 4 that serves as a light source for illuminating the image forming surface of the document, and a photo interrupter 5 that detects the amount of rotation of the roller when sliding on the image forming surface of the document.
, a line pulse L indicating that one line has advanced in the sub-scanning direction based on the output pulse signal of this photointerrupter 5.
A line pulse circuit 6 that outputs P, a reading start button 7 that is operated when starting inputting the original image, and a CCD sensor (image sensor) 9 consisting of a plurality of pixels lined up in the main operation direction of the original image are activated one pixel at a time. a CCD driver 8 that drives the CCD sensor 9, an amplifier 10 that amplifies the output signal of each pixel of the CCD sensor 9 and supplies it to the image processing device as an image signal VS, a line pulse LP output from the line pulse circuit 6, and a reading start button 7. Based on the reading start signal ST output from the line pulse LP
, a reading start switch signal SSW, a reading start signal SP in the main scanning direction, and a timing signal WR representing each pixel reading timing.
It consists of
【００２８】一方、画像処理装置１とパーソナルコンピ
ュータＰＣとは、データバス１２およびアドレスバス１
３とその他の制御信号ラインで接続され、制御信号とし
ては、リセット信号ＲＥＳ，データバス上に現れるデー
タの読み込みまたは書き込みを指示する信号ＩＯＲＤ，
ＩＯＷＲ、パーソナルコンピュータＰＣの内部メモリに
画像データをダイレクトメモリアクセス形式で転送する
ための信号ＤＭＡＲＱ（ＤＭＡリクエスト信号），ＤＭ
ＡＡＣＫ（ＤＭＡ可信号），ＩＲＥＱ（割り込み要求信
号）がある。On the other hand, the image processing device 1 and the personal computer PC have a data bus 12 and an address bus 1.
3 and other control signal lines, and the control signals include a reset signal RES, a signal IORD that instructs reading or writing of data appearing on the data bus,
IOWR, signal for transferring image data to the internal memory of personal computer PC in direct memory access format DMARQ (DMA request signal), DM
There are AACK (DMA enable signal) and IREQ (interrupt request signal).
【００２９】図２乃至図４はハンディスキャナ２の詳細
構成を示す図であり、図５は画像処理装置１の詳細構成
を示すブロック図であり、図６は図５中のコントロール
回路５６の詳細構成を示すブロック図である。2 to 4 are diagrams showing the detailed configuration of the handy scanner 2, FIG. 5 is a block diagram showing the detailed configuration of the image processing device 1, and FIG. 6 is a detailed diagram of the control circuit 56 in FIG. FIG. 2 is a block diagram showing the configuration.
【００３０】まず、図２乃至図４に示すハンディスキャ
ナ２は、図示のように、外装が下カバー１４と上カバー
１５とで形成されており、できる限り幅広く画像を入力
できると共に、握り易くかつ操作し易いように、グリッ
プ１６Ａの幅を狭くし、頭部１７Ｂの幅を広くしてある
。First, as shown in the figures, the handy scanner 2 shown in FIGS. 2 to 4 has an exterior formed of a lower cover 14 and an upper cover 15, so that it can input images as widely as possible, and is easy to grip. For ease of operation, the width of the grip 16A is narrow and the width of the head 17B is wide.
【００３１】下カバー１４には、図３のように読み取り
対象画像、例えば原稿Ｐに接触するリブ１８と、読み取
り口１９（画像読み取り開口窓）と、この読み取り口１
９を覆う透明のカバー２０と、ローラ２１を収納する円
弧状の遮蔽カバー２２と、複数のリブ２３とが設けられ
ている。As shown in FIG. 3, the lower cover 14 includes a rib 18 that contacts an image to be read, for example, a document P, a reading opening 19 (image reading opening window), and a reading opening 19 (image reading opening window).
A transparent cover 20 that covers the roller 9, an arc-shaped shielding cover 22 that houses the roller 21, and a plurality of ribs 23 are provided.
【００３２】上カバー１５には、読み取り口１９を通し
て原稿Ｐの状態を見る覗き窓２４と、この覗き窓２４の
後方周縁に形成された斜行突起２５とが設けられている
。The upper cover 15 is provided with a viewing window 24 through which the state of the document P can be seen through the reading port 19, and a diagonal protrusion 25 formed on the rear periphery of the viewing window 24.
【００３３】覗き窓２４は着色（スモーク）された透光
性のガラスやアクリルなどの合成樹脂２６で覆われてい
る。そして、覗き窓２４から覗いた時、例えばローラ２
１を収納する円弧状の遮蔽カバー２２の接線前方Ａに見
える位置を読み取り基準位置にしてある。The viewing window 24 is covered with colored (smoked) translucent glass or synthetic resin 26 such as acrylic. When looking through the viewing window 24, for example, the roller 2
The reading reference position is set at a position that can be seen tangentially forward A of the arc-shaped shielding cover 22 that houses the sensor 1.
【００３４】このような形状のハンディスキャナ２は、
原稿Ｐに接触し、回転軸２７を中心に回転するゴムなど
により形成されたローラ２１と、原稿Ｐに光を照射する
光源、例えば緑色光（赤色光などでもよい）を発する発
光素子（ＬＥＤアレイ）４と、原稿Ｐからの光を反射す
る鏡などの反射板２９と、この反射板２９からの光を入
力して光を電気信号に変換する画像入力部３０と、読み
取り開始ボタン７と、制御基板３１とを備えている。[0034] The handy scanner 2 having such a shape is
A roller 21 made of rubber or the like that contacts the original P and rotates around a rotation shaft 27, and a light source that irradiates light onto the original P, such as a light emitting element (LED array) that emits green light (or red light, etc.). ) 4, a reflection plate 29 such as a mirror that reflects light from the original P, an image input unit 30 that inputs the light from the reflection plate 29 and converts the light into an electrical signal, and a reading start button 7. A control board 31 is provided.
【００３５】ローラ２１は、ＬＥＤアレイ４と画像入力
部３０との間に設けられ、反射板２９と画像入力部３０
との間の光路Ｌより低いと共に、ＬＥＤアレイ４と画像
入力部３０の入口とを結ぶ直線より高く突出し、原稿面
上にピントを結ばせると共に、原稿面に接して原稿面上
の移動に伴って回転するようになっている。The roller 21 is provided between the LED array 4 and the image input section 30, and the roller 21 is provided between the reflector 29 and the image input section 30.
It is lower than the optical path L between the LED array 4 and the entrance of the image input section 30, and projects higher than the straight line connecting the LED array 4 and the entrance of the image input section 30, and focuses on the document surface. It is designed to rotate.
【００３６】ローラ２１の回転軸２７には、第４図のよ
うに、ギア２８が取り付けられ、ギア３２，３３を介し
てクロック板３６をローラ２１の回転につれて駆動する
ようになっている。As shown in FIG. 4, a gear 28 is attached to the rotating shaft 27 of the roller 21, and a clock plate 36 is driven via gears 32 and 33 as the roller 21 rotates.
【００３７】なお、クロック板３６には、同心円周上に
等間隔に複数の穴が設けられ、フォトインタラプタによ
り回転量を検出し、手動操作によって原稿上を摺動する
ハンディスキャナ２の移動量を位置信号として検出する
ようになっている。The clock plate 36 is provided with a plurality of holes equally spaced on a concentric circumference, and the amount of rotation is detected by a photo interrupter, and the amount of movement of the handy scanner 2 sliding on the document is detected by manual operation. It is designed to be detected as a position signal.
【００３８】ＬＥＤアレイ４と反射板２９は、第４図の
ように原稿Ｐに対して、例えば４５度傾斜したフレーム
３７に取り付けられている。The LED array 4 and the reflection plate 29 are attached to a frame 37 that is inclined at, for example, 45 degrees with respect to the original P, as shown in FIG.
【００３９】画像入力部３０は、反射板２９からの光を
集光するレンズユニット３８と、このレンズユニット３
８により集光された光を受光し、電気信号に変換する光
電変換素子例えばＣＣＤセンサ９（イメージセンサ）と
を備えている。The image input unit 30 includes a lens unit 38 that collects light from the reflection plate 29, and a lens unit 38 that collects light from the reflection plate 29.
It is provided with a photoelectric conversion element, such as a CCD sensor 9 (image sensor), which receives the light focused by 8 and converts it into an electrical signal.
【００４０】読み取り開始ボタン７は、これを押すこと
により、クロック板３６による位置信号が検出されるよ
うになり、この位置信号に同期して読み取り口１９から
入力された原稿Ｐからの反射光が反射板２９を介して画
像入力部３０のＣＣＤセンサ９に入力され、原稿Ｐ上の
画像はＣＣＤセンサ９によって光電変換される。When the reading start button 7 is pressed, the position signal from the clock plate 36 is detected, and the reflected light from the document P input from the reading port 19 is synchronized with this position signal. The image is input to the CCD sensor 9 of the image input section 30 via the reflection plate 29, and the image on the document P is photoelectrically converted by the CCD sensor 9.
【００４１】次に図５の画像処理装置の構成について説
明する。Next, the configuration of the image processing apparatus shown in FIG. 5 will be explained.
【００４２】この実施例の画像処理装置１は、ハンディ
スキャナ２から出力される画像信号ＶＳを増幅する増幅
器５０と、この増幅器５０で増幅された画像信号ＶＳを
複数ビットからなる画像データＳＤに変換するＡＤ変換
器５１と、このＡＤ変換器５１から出力される画像デー
タＳＤを主走査方向の１ライン毎に交互に一時記憶する
Ａバッファメモリ５２，５３と、画像信号ＶＳの白レベ
ルと黒レベルを正規化するための補正値ＳＨＤをアナロ
グの補正信号ＨＳＷ，ＨＳＢに変換するＤＡ変換器５４
，５５と、前記ＡＤ変換器５０から出力される画像デー
タＳＤをＡ，Ｂバッファメモリ５２，５３に書き込んだ
り、読み出したりするためのアドレス信号ＢＦ・ＡＤＡ
やＢＦ・ＡＤＢを出力すると共に、主走査方向の１ライ
ン分の画像データ（所定画素数の画像データ）ＳＤの読
み書き動作が終了する度に、Ａ，Ｂバッファメモリ５２
，５３の一方は読出し状態、他方は書き込み状態に切り
換えるなどの制御を行うコントロール回路５６とを備え
ている。The image processing device 1 of this embodiment includes an amplifier 50 that amplifies the image signal VS output from the handy scanner 2, and converts the image signal VS amplified by the amplifier 50 into image data SD consisting of a plurality of bits. A-buffer memories 52 and 53 that temporarily store the image data SD output from the AD converter 51 alternately for each line in the main scanning direction, and the white level and black level of the image signal VS. A DA converter 54 converts the correction value SHD for normalizing into analog correction signals HSW and HSB.
, 55, and an address signal BF/ADA for writing and reading image data SD output from the AD converter 50 into and from the A and B buffer memories 52 and 53.
and BF/ADB, and each time a read/write operation of one line of image data (image data of a predetermined number of pixels) SD in the main scanning direction is completed, the A and B buffer memories 52
, 53 is provided with a control circuit 56 that performs control such as switching one of them to a read state and the other to a write state.
【００４３】さらに、コントロール回路５６からの制御
によりハンディスキャナ２の発光素子４を点滅駆動する
スキャナ用電源回路５７と、画像データＳＤなどをデー
タバス１２を通じてパーソナルコンピュータＰＣとの間
で送受するためのバスバッファ５８と、アドレスバス１
３を介してパーソナルコンピュータＰＣから入力される
１０ビットからなるアドレス信号（Ａ９〜Ａ０）をデコ
ードするアドレスデコーダ５９と、パーソナルコンピュ
ータＰＣとの間で画像データＳＤなどをダイレクトメモ
リクセス形式で（ＤＭＡ形式）で送受するＤＭＡコント
ロール回路６０とを備えている。Furthermore, there is a scanner power supply circuit 57 for driving the light emitting element 4 of the handy scanner 2 to blink under control from the control circuit 56, and a scanner power supply circuit 57 for transmitting and receiving image data SD and the like to and from the personal computer PC via the data bus 12. bus buffer 58 and address bus 1
An address decoder 59 that decodes a 10-bit address signal (A9 to A0) input from the personal computer PC via the PC 3 and the personal computer PC transfers image data SD, etc. in direct memory access format (DMA format ).
【００４４】ここで、Ａ，Ｂバッファメモリ５２，５３
は、図７に示すように、ＡＤ変換器５１から出力される
画像データＳＤを主走査方向の１ライン毎に交互に一時
記憶するメモリブロックＭＢ４と、画像信号ＶＳの白レ
ベルと黒レベルを正規化するための補正値ＨＤＷ，ＨＤ
Ｂを記憶したメモリブロックＭＢ１，ＭＢ２と、画像デ
ータＳＤを２値化するための２値化スライスレベルデー
タＳＬＤを記憶したメモリブロックＭＢ３とをそれぞれ
備えている。Here, the A and B buffer memories 52 and 53
As shown in FIG. 7, there is a memory block MB4 which temporarily stores the image data SD output from the AD converter 51 alternately for each line in the main scanning direction, and a memory block MB4 which normalizes the white level and black level of the image signal VS. Correction values HDW, HD to
The memory block MB1 and MB2 that store the image data SD and the memory block MB3 that stores the binarized slice level data SLD for binarizing the image data SD are provided.
【００４５】コントロール回路５６は、図６にその詳細
構成を示すように、アドレスカウンタ７０，７１と、ア
ドレスセレクタ７２、コンパレータ７３、シフトレジス
タ７４、データセレクタ７５、コントローラ７６、アド
レスデコーダ７７、タイミング発生部７８とからなって
いる。As shown in FIG. 6, the control circuit 56 includes address counters 70 and 71, an address selector 72, a comparator 73, a shift register 74, a data selector 75, a controller 76, an address decoder 77, and a timing generator. It consists of section 78.
【００４６】アドレスカウンタ７０は、Ａバッファメモ
リ５２およびＢバッファメモリ５３に画像データＳＤを
書き込むための書き込みアドレス信号ＷＡＤを出力する
ものであり、主走査方向の１ライン分の画素アドレスを
指定し得るアドレスカウンタ部７０Ａとメモリブロック
ＭＢ１〜ＭＢ４を指定する上位アドレス部７０Ｂとから
構成され、アドレスカウンタ部７０Ａはコントローラ７
６から出力される１画素周期に同期したインクリメント
信号ＩＣＷによりインクリメントされ、上位アドレス部
７０Ｂはコントローラ７６からメモリブロックＭＢ１〜
ＭＢ４を順次指定するメモリブロック指定データＭＢＳ
Ｗにより更新される。The address counter 70 outputs a write address signal WAD for writing image data SD into the A buffer memory 52 and the B buffer memory 53, and can specify a pixel address for one line in the main scanning direction. It is composed of an address counter section 70A and an upper address section 70B that specifies memory blocks MB1 to MB4.
The upper address section 70B is incremented by an increment signal ICW synchronized with one pixel period output from the controller 76, and the upper address section 70B is
Memory block specification data MBS that sequentially specifies MB4
Updated by W.
【００４７】アドレスカウンタ７１は、Ａバッファメモ
リ５２およびＢバッファメモリ５３に書き込まれた画像
データＳＤを読み出すための読出しアドレス信号ＲＡＤ
を出力するものであり、主走査方向の１ライン分の画素
アドレスを指定し得るアドレスカウンタ部７１Ａとメモ
リブロックＭＢ１〜ＭＢ４を指定する上位アドレス部７
１Ｂとから構成され、アドレスカウンタ部７１Ａはコン
トローラ７６から出力されるインクリメント信号ＩＣＲ
によりインクリメントされ、上位アドレス部７１Ｂはコ
ントローラ７６からメモリブロックＭＢ１〜ＭＢ４を順
次指定するメモリブロック指定データＭＢＳＲにより更
新される。The address counter 71 receives a read address signal RAD for reading out the image data SD written in the A buffer memory 52 and the B buffer memory 53.
An address counter section 71A that can specify pixel addresses for one line in the main scanning direction and an upper address section 7 that specifies memory blocks MB1 to MB4.
1B, and the address counter section 71A receives an increment signal ICR output from the controller 76.
The upper address part 71B is updated by memory block designation data MBSR that sequentially designates memory blocks MB1 to MB4 from the controller 76.
【００４８】アドレスセレクタ７２は、アドレスカウン
タ７０から出力される書き込みアドレス信号ＷＡＤ（上
位アドレスを含む）と、アドレスカウンタ７１から出力
される読出しアドレス信号ＲＡＤ（上位アドレスを含む
）とをコントローラ７６から出力されるセレクト制御信
号ＳＬＭにより選択し、書き込み状態のＡバッファメモ
リ５２（またはＢバッファメモリ５３）には書き込みア
ドレス信号ＷＡＤをメモリアドレス信号ＢＦ・ＡＤＡと
して供給し、読出し状態となっているＢバッファメモリ
５３（またはＡバッファメモリ５２）には読出しアドレ
ス信号ＲＡＤをメモリアドレス信号ＢＦ・ＡＤＢとして
供給するものである。The address selector 72 outputs the write address signal WAD (including the upper address) output from the address counter 70 and the read address signal RAD (including the upper address) output from the address counter 71 from the controller 76. A write address signal WAD is supplied as memory address signals BF and ADA to the A buffer memory 52 (or B buffer memory 53) in the write state, and the B buffer memory in the read state is selected by the select control signal SLM. 53 (or the A buffer memory 52), the read address signal RAD is supplied as the memory address signal BF/ADB.
【００４９】ここで、アドレスカウンタ７０のアドレス
カウンタ部７０Ａ，７０Ｂのアドレス値は、主走査方向
の原稿画像の読み取り開始に当たって、図示しないクリ
ア信号により１ラインの第１画素に対応した値「０」に
設定され、その後、インクリメント信号ＩＣＷにより１
画素周期で更新されることにより、最終画素に対応した
値「ｎ」まで変化するようにコントローラ７６により制
御される。Here, the address values of the address counter sections 70A and 70B of the address counter 70 are set to the value "0" corresponding to the first pixel of one line by a clear signal (not shown) at the start of reading the original image in the main scanning direction. is set to 1, and then set to 1 by the increment signal ICW.
It is controlled by the controller 76 so that it changes to the value "n" corresponding to the final pixel by updating at the pixel period.
【００５０】一方、アドレスカウンタ７１のアドレスカ
ウンタ部７１Ａは、８画素単位でアドレス値が更新され
る。この更新はインクリメント信号ＩＣＲによって行わ
れるが、該インクリメント信号ＩＣＲはパーソナルコン
ピュータＰＣが画像データの転送指令を送出するたびに
コントローラ７６から出力される。On the other hand, the address value of the address counter section 71A of the address counter 71 is updated in units of 8 pixels. This update is performed by an increment signal ICR, which is output from the controller 76 every time the personal computer PC sends an image data transfer command.
【００５１】また、アドレスカウンタ７０，７１の上位
アドレス部７０Ｂ，７１Ｂから出力される上位アドレス
値は、メモリブロック指定データＭＢＳＷ，ＭＢＳＢに
より、１画素周期の間で、図８のタイムチャートに示す
ようにコントローラ７６により一巡するように更新され
、Ａバッファメモリ５２およびＢバッファメモリ５３の
メモリブロックをＭＢ１，ＭＢ２，ＭＢ３，ＭＢ４の順
に指定するようになっている。この上位アドレス値はア
ドレスカウンタ部７０Ａ，７１Ａから出力されるアドレ
ス値の上位に付加されて書き込みアドレス信号ＷＡＤ、
読出しアドレス信号ＲＡＤとしてアドレスセレクタ７２
に入力される。これにより、メモリブロックＭＢ１〜Ｍ
Ｂ４が１画素周期の間で時分割に指定されるようになっ
ている。Furthermore, the upper address values output from the upper address sections 70B and 71B of the address counters 70 and 71 are changed during one pixel period as shown in the time chart of FIG. 8 by the memory block designation data MBSW and MBSB. The controller 76 updates the memory blocks MB1, MB2, MB3, and MB4 in the order of MB1, MB2, MB3, and MB4. This high-order address value is added to the high-order address value output from the address counter sections 70A and 71A, and the write address signal WAD,
Address selector 72 as read address signal RAD
is input. As a result, memory blocks MB1 to M
B4 is designated in a time-division manner during one pixel period.
【００５２】また、データセレクタ７２に入力されるセ
レクタ制御信号ＳＬＭは、コントローラ７６により図９
のタイムチャートに示すように１ライン毎に「０」また
は「１」に切り換えられ、Ａバッファメモリ５２とＢバ
ッファメモリ５３に１ライン毎に交互に書き込みアドレ
ス信号ＷＡＤおよび読出しアドレスＲＡＤを供給するよ
うになっている。Further, the selector control signal SLM input to the data selector 72 is controlled by the controller 76 as shown in FIG.
As shown in the time chart, the signal is switched to "0" or "1" for each line, and the write address signal WAD and read address RAD are alternately supplied to the A buffer memory 52 and the B buffer memory 53 for each line. It has become.
【００５３】次に、コンパレータ７３は、ＡＤ変換器５
１から出力される画像データＳＤを２値化するもので、
２値化用のスライスレベルデータＳＬＤは、書き込み状
態となっているバッファメモリ５２または５３の第３の
メモリブロックＭＢ３から与えられるようになっている
。このコンパレータ７３はパーソナルコンピュータＰＣ
から２値化した画像データをＳＤ２を転送する旨の２値
化モードが指定されている時のみ２値化を行い、２値化
モードが指定されていない時は、ＡＤ変換器５１から入
力される画像データＳＤをそのまま出力する。Next, the comparator 73
It binarizes the image data SD output from 1.
The slice level data SLD for binarization is provided from the third memory block MB3 of the buffer memory 52 or 53 which is in the writing state. This comparator 73 is a personal computer PC.
Binarization is performed only when the binarization mode is specified to transfer the binarized image data from SD2, and when the binarization mode is not specified, the image data input from the AD converter 51 is The image data SD is output as is.
【００５４】シフトレジスタ７４は、コンパレータ７３
により２値化された画像データＳＤ２を一時記憶するも
ので、２値化モードが指定されているときは１画素につ
き１ビットの２値化画像データＳＤ２を一時記憶し、８
画素分の２値化画像データＳＤ２が記憶された時点で、
これをまとめてバッファデータバスＢＦ・ＡＤＡまたは
ＢＦ・ＡＤＢを介して書き込み状態のＡバッファメモリ
５２またはＢバッファメモリ５３に転送するようになっ
ている。The shift register 74 has a comparator 73
When the binarization mode is specified, the binarized image data SD2 of 1 bit per pixel is temporarily stored.
At the time when the binarized image data SD2 for pixels is stored,
These are collectively transferred to the A buffer memory 52 or B buffer memory 53 in the writing state via the buffer data bus BF/ADA or BF/ADB.
【００５５】データセレクタ７５は、ＡＤ変換器５１と
Ａ，Ｂバッファメモリ５２，５３およびパーソナルコン
ピュータＰＣとの間でのデータの転送経路を選択するも
ので、書き込み状態となっているＡバッファメモリ５２
（またはＢバッファメモリ５３）に対する画像データＳ
Ｄは、ＡＤ変換器５１→データセレクタ７５→バッファ
データバスＢＦ・ＡＤＡ（またはＢＦ・ＡＤＢ）を介し
て転送される。逆に、読出し状態となっているＢバッフ
ァメモリ５３（またはＡバッファメモリ５２）から読み
出された画像データＳＤ（２値化モードの場合は、２値
化画像データＳＤ２）は、Ｂバッファメモリ５３（また
はＡバッファメモリ５２）→データセレクタ７５→バス
バッファ５８→パーソナルコンピュータＰＣの経路で転
送される。The data selector 75 selects a data transfer route between the AD converter 51, the A and B buffer memories 52 and 53, and the personal computer PC, and selects the data transfer path between the A and B buffer memories 52 and 53 and the personal computer PC.
Image data S for (or B buffer memory 53)
D is transferred via the AD converter 51 → data selector 75 → buffer data bus BF/ADA (or BF/ADB). Conversely, the image data SD (binarized image data SD2 in the case of binarization mode) read from the B buffer memory 53 (or A buffer memory 52) which is in the read state is transferred to the B buffer memory 53. (or A buffer memory 52)→data selector 75→bus buffer 58→personal computer PC.
【００５６】また、パーソナルコンピュータＰＣからの
各種の命令データはデータセレクタ７５を介してコント
ローラ７６に転送され、コントローラ７６が出力するス
テータス信号等はデータセレクタ７５とバスバッファ５
８を通じてパーソナルコンピュータＰＣに転送される。Various command data from the personal computer PC are transferred to the controller 76 via the data selector 75, and status signals etc. output from the controller 76 are transferred to the data selector 75 and the bus buffer 5.
8 to the personal computer PC.
【００５７】次にコントローラ７６は、ハンディスキャ
ナ２から入力されるタイミング信号ＷＲ、読み取り開始
信号ＳＰ、読み取り開始スイッチ信号ＳＴ、ラインパル
スＬＰを基にハンディスキャナ２の動作状態を判定し、
その動作状態に応じてＡバッファメモリ５２およびＢバ
ッファメモリ５３の読み書き状態を切り換えたり、アド
レスカウンタ７０，７１を更新したり、データセレクタ
７５のデータ転送経路の切り換え等を行うものであり、
Ａバッファメモリ５２を書き込み状態にするときには書
き込みイネーブル信号ＷＥＡを、読出し状態にする時に
は読出しイネーブル信号ＯＥＡをそれぞれ出力する。ま
た、Ｂバッファメモリ５３を書き込み状態にするときに
は書き込みイネーブル信号ＷＥＢを、読出し状態にする
時には読出しイネーブル信号ＯＥＢをそれぞれ出力する
。Next, the controller 76 determines the operating state of the handy scanner 2 based on the timing signal WR, reading start signal SP, reading start switch signal ST, and line pulse LP input from the handy scanner 2.
It switches the reading and writing states of the A buffer memory 52 and B buffer memory 53, updates the address counters 70 and 71, and switches the data transfer path of the data selector 75 depending on the operating state.
A write enable signal WEA is output when the A-buffer memory 52 is placed in a write state, and a read enable signal OEA is output when the A buffer memory 52 is placed in a read state. Furthermore, when the B buffer memory 53 is placed in a write state, a write enable signal WEB is output, and when placed in a read state, a read enable signal OEB is output.
【００５８】次に、アドレスデコーダ７７は、パーソナ
ルコンピュータＰＣのアドレスバス１３のアドレス信号
の下位側のアドレスビットＡ３〜Ａ１を解読し、パーソ
ナルコンピュータＰＣから出力される端末データ読み込
み信号ＩＯＲＤが画像処理装置１に対するものか否かを
調べ、自装置１に対するものであれば、信号ＩＯＲＤに
同期してデータバス１２に送出されているデータを取り
込んで調べ、該データが各種ステータス信号の転送を要
求するものなのか、画像データＳＤの転送を要求するも
のなのかを判定するもので、ハンディスキャナ２の各種
ステータス信号の転送を要求するものであれば、その旨
を示す信号をコントローラ７６に与え、コントローラ７
６に各種ステータス信号をデータセレクタ７５およびデ
ータバス１２を通じて転送させる。また、画像データＳ
Ｄの転送を要求するものであれば、その旨を示す信号を
コントローラ７６に与え、アドレスカウンタ７１をスタ
ートさせて読み出し状態となっているＡバッファメモリ
５２またはＢバッファメモリ５３の画像データＳＤの読
出しを開始させる。Next, the address decoder 77 decodes the lower address bits A3 to A1 of the address signal on the address bus 13 of the personal computer PC, and the terminal data read signal IORD outputted from the personal computer PC is transmitted to the image processing apparatus. 1, and if it is for the own device 1, the data sent to the data bus 12 in synchronization with the signal IORD is retrieved and examined, and the data requests the transfer of various status signals. If it is a request to transfer various status signals of the handy scanner 2, a signal indicating that is sent to the controller 76, and the controller 7
6 to transfer various status signals through the data selector 75 and the data bus 12. In addition, image data S
If the transfer of data D is requested, a signal indicating this is given to the controller 76, the address counter 71 is started, and the image data SD of the A buffer memory 52 or the B buffer memory 53 which is in the read state is read out. start.
【００５９】この場合、アドレスデコーダ７７は、ＤＭ
Ａコントロール回路６０のセレクタ７９からチップセレ
クト信号ＣＳとして選択出力される端末データ読み込み
信号ＩＯＲＤにより能動状態になり、アドレスビットＡ
３〜Ａ１を解読する。ここで、各種ステータス信号とは
、ハンディスキャナ２の読み取り動作が開始されたか、
１ライン分の読み取りが終了したか等を示すものである
。なお、セレクタ７９は、アドレスビットＡ９〜Ａ４お
よびＡ０をデコードするアドレスデコーダ５９の出力信
号により、端末データ読み込み信号ＩＯＲＤがセレクタ
７９に対するものである時に、該信号ＩＯＲＤをチップ
セレクト信号ＣＳとして選択出力する。In this case, the address decoder 77
It is activated by the terminal data read signal IORD selectively output as the chip select signal CS from the selector 79 of the A control circuit 60, and the address bit A
Decipher 3-A1. Here, the various status signals include whether the reading operation of the handy scanner 2 has started,
This indicates whether reading of one line has been completed. Note that, when the terminal data read signal IORD is for the selector 79, the selector 79 selectively outputs the signal IORD as a chip select signal CS based on the output signal of the address decoder 59 that decodes address bits A9 to A4 and A0. .
【００６０】一方、２値化モード等を指定する各種の命
令データは、パーソナルコンピュータＰＣからデータセ
レクタ７５を通じてコントローラ７６に入力され、端末
データ書き込み信号ＩＯＷＲによりコントローラ７６内
に読み込まれて処理される。この場合、各種の命令デー
タには、１ライン分の読み取りが終了し、次のラインの
読み取りが開始されるまでの間において、すなわち次の
ラインの読み取り開始信号ＳＰが発生されるまでの空き
時間において書き込み状態であったＡバッファメモリ５
２（またはＢバッファメモリ５３）を読出し状態に切り
換え、逆に読出し状態であったＢバッファメモリ５３（
またはＡバッファメモリ５２）を書き込み状態に切り換
えるメモリ状態切り換え命令も含まれる。On the other hand, various command data specifying the binarization mode, etc. are inputted from the personal computer PC to the controller 76 through the data selector 75, and are read into the controller 76 and processed by the terminal data write signal IOWR. In this case, various command data include the idle time between the end of reading one line and the start of reading the next line, that is, the idle time until the reading start signal SP of the next line is generated. A buffer memory 5 which was in the writing state at
2 (or B buffer memory 53) to the read state, and vice versa, the B buffer memory 53 (or B buffer memory 53) which was in the read state
Also included is a memory state switching command for switching the A-buffer memory 52) to a write state.
【００６１】なお、タイミング発生部７８は画像データ
の読み書き動作および転送動作に必要な各種のタイミン
グ信号を出力するものである。The timing generator 78 outputs various timing signals necessary for reading/writing and transferring image data.
【００６２】次に、図５のＤＭＡコントロール回路６０
は、ハンディスキャナ２で読み取った原稿画像のデータ
を高速でパーソナルコンピュータＰＣに転送するための
もので、アドレスバス１３の下位側のアドレスビットＡ
３〜Ａ１と端末データ読み込み信号ＩＯＲＤ、ＤＭＡ転
送によるデータの受付可能状態になったことを示すＤＭ
Ａアクノリッジ信号ＤＭＡＡＣＫがパーソナルコンピュ
ータＰＣから入力されている。また、コントロール回路
５６からは、ＤＭＡ転送によるデータ送出可能状態にな
ったことを示すＤＭＡ転送可信号ＤＭＡＯＫが入力され
ている。そして、パーソナルコンピュータＰＣ側には、
ＤＭＡ要求信号ＤＭＡＲＱ，割り込み要求信号ＩＲＥＱ
を出力し、コントロール回路５６側には、Ａバッファメ
モリ５２またはＢバッファメモリ５３のダイレクトアク
セスを行うことを伝えるダイレクトアクセス信号ＤＡＣ
Ｓ、アドレスカウンタ７１をクリアするカウンタクリア
信号ＤＣＬＲ、端末データ読み込み信号ＩＯＲ、セレク
ト信号ＣＳを出力している。Next, the DMA control circuit 60 of FIG.
is for transferring the data of the original image read by the handy scanner 2 to the personal computer PC at high speed, and the address bit A on the lower side of the address bus 13
3-A1, terminal data read signal IORD, and DM indicating that data can be accepted by DMA transfer.
A acknowledge signal DMAACK is input from the personal computer PC. Further, from the control circuit 56, a DMA transfer enable signal DMAOK indicating that data transmission by DMA transfer is possible is input. And on the personal computer PC side,
DMA request signal DMARQ, interrupt request signal IREQ
A direct access signal DAC is output to the control circuit 56 side to inform that the A buffer memory 52 or the B buffer memory 53 will be directly accessed.
S, a counter clear signal DCLR for clearing the address counter 71, a terminal data read signal IOR, and a select signal CS are output.
【００６３】なお、２値化のためのスライスレベルデー
タＳＬＤおよびシェーデイング補正のための補正データ
ＨＤＷ，ＨＤＢは予めパーソナルコンピュータＰＣから
書き込まれる。Note that slice level data SLD for binarization and correction data HDW and HDB for shading correction are written in advance from the personal computer PC.
【００６４】＜動作＞次に上記構成に係る動作について
説明する。<Operation> Next, the operation related to the above configuration will be explained.
【００６５】（１）パーソナルコンピュータＰＣからの
各種データの読み込み動作
前述のように、この実施例の画像処理装置１では、原稿
画像の読み取りに先立って、画像信号ＶＳの白レベルと
黒レベルを正規化するための補正値ＨＤＷ，ＨＤＢをＡ
，Ｂバッファメモリ５２，５３のメモリブロックＭＢ１
．ＭＢ２に書き込んでおく必要がある。また、画像デー
タＳＤを２値化するための２値化スライスレベルデータ
ＳＬＤを両バッファメモリ５２，５３のメモリブロック
ＭＢ３に書き込んでおく必要がある。さらに、２値化し
た画像データＳＤ２をパーソナルコンピュータＰＣ側に
転送する場合は、２値化モードを指令する命令データを
コントローラ７６に指示しておく必要がある。また、１
ラインの画像読み取りが終了したならば、２つのバッフ
ァメモリ５２，５３を書き込み状態から読出し状態に、
または読出し状態から書き込み状態に切り換えるように
指示する必要がある。(1) Operation of reading various data from personal computer PC As described above, in the image processing apparatus 1 of this embodiment, before reading the original image, the white level and black level of the image signal VS are normalized. The correction values HDW and HDB to
, B buffer memory 52, 53 memory block MB1
．． It is necessary to write it to MB2. Furthermore, it is necessary to write binarized slice level data SLD for binarizing the image data SD into the memory block MB3 of both buffer memories 52 and 53. Further, when transferring the binarized image data SD2 to the personal computer PC side, it is necessary to instruct the controller 76 with command data instructing the binarization mode. Also, 1
When the line image reading is completed, the two buffer memories 52 and 53 are changed from the writing state to the reading state.
Alternatively, it is necessary to instruct the device to switch from the read state to the write state.
【００６６】そこで、これらのデータは次のようにして
パーソナルコンピュータＰＣから送られて記憶または指
示される。Therefore, these data are sent from the personal computer PC and stored or instructed in the following manner.
【００６７】すなわち、補正値ＨＤＷ，ＨＤＢをＡ，Ｂ
バッファメモリ５２，５３のメモリブロックＭＢ１，Ｍ
Ｂ２に書き込む場合、パーソナルコンピュータＰＣは、
アドレスカウンタ７１の出力がＡ，Ｂバッファメモリ５
２，５３に接続されるように、このことを指示する命令
データをデータバス１２に送出し、これに同期して端末
データ書き込み信号ＩＯＷＲを出力する。すると、この
命令データはデータセレクタ７５を介してコントローラ
７６内に読み込まれる。すると、コントローラ７６は読
み込んだ命令データに従い、アドレスカウンタ７１の出
力がＡ，Ｂバッファメモリ５２，５３に接続されるよう
になるセレクト制御信号ＳＬＭをアドレスセレクタ７２
に入力する。これにより、アドレスカウンタ７１の出力
がＡ，Ｂバッファメモリ５２，５３に接続される。That is, the correction values HDW and HDB are
Memory blocks MB1 and M of buffer memories 52 and 53
When writing to B2, the personal computer PC:
The output of address counter 71 is A, B buffer memory 5
2 and 53, command data instructing this is sent to the data bus 12, and in synchronization with this, a terminal data write signal IOWR is output. Then, this command data is read into the controller 76 via the data selector 75. Then, the controller 76 sends a select control signal SLM to the address selector 72 so that the output of the address counter 71 is connected to the A and B buffer memories 52 and 53 according to the read command data.
Enter. As a result, the output of the address counter 71 is connected to the A and B buffer memories 52 and 53.
【００６８】次に、パーソナルコンピュータＰＣはメモ
リブロックＭＢ１を指定するための命令データを前記と
同様にして送出し、コントローラ７６に読み込ませる。
すると、コントローラ７６は読み込んだ命令データに従
い、メモリブロックＭＢ１が選択されるようになるメモ
リブロック指定データＭＢＳＲを出力する。これにより
、アドレスカウンタ７１の上位アドレス部７１Ｂにはメ
モリブロックＭＢ１を指す上位アドレス値「０」がセッ
トされる。この段階で、メモリブロックＭＢ１の第１画
素に対応したアドレスが指定される。Next, personal computer PC sends command data for specifying memory block MB1 in the same manner as described above, and causes controller 76 to read it. Then, the controller 76 outputs memory block designation data MBSR that selects the memory block MB1 according to the read instruction data. As a result, the upper address portion 71B of the address counter 71 is set with the upper address value "0" indicating the memory block MB1. At this stage, the address corresponding to the first pixel of memory block MB1 is specified.
【００６９】次に、パーソナルコンピュータＰＣは、Ａ
，Ｂバッファメモリ５２，５３を書き込み状態にするた
めの命令データを前記と同様にして送出し、コントロー
ラ７６に読み込ませる。すると、コントローラ７６はこ
の命令データに従い、Ａ，Ｂバッファメモリ５２，５３
が書き込み状態となるように書き込みイネーブル信号Ｗ
ＥＡ，ＷＥＢを出力する。これにより、Ａ，Ｂバッファ
メモリ５２，５３は書き込み状態になる。次に、パーソ
ナルコンピュータＰＣは、第１画素の補正値ＨＤＷをデ
ータバス１２に送出し、同時に端末データ書き込み信号
ＩＯＷＲを送出する。この補正値ＨＤＷはデータセレク
タ７５によりバッファデータバスＢＦ・ＤＡおよびＢＦ
・ＤＢに送出される。これにより、Ａ，Ｂバッファメモ
リ５２，５３のメモリブロックＭＢ１の第１画素に対応
したアドレスに、この第１画素用の補正値ＨＤＷが書き
込まれる。Next, the personal computer PC
, B buffer memories 52 and 53 are sent in the same manner as described above, and read by the controller 76. Then, the controller 76 reads the A and B buffer memories 52 and 53 according to this command data.
The write enable signal W is set to write state.
Output EA and WEB. As a result, the A and B buffer memories 52 and 53 enter the write state. Next, the personal computer PC sends the correction value HDW of the first pixel to the data bus 12, and at the same time sends the terminal data write signal IOWR. This correction value HDW is applied to the buffer data buses BF, DA and BF by the data selector 75.
・Sent to DB. As a result, the correction value HDW for the first pixel is written to the address corresponding to the first pixel of the memory block MB1 of the A and B buffer memories 52 and 53.
【００７０】このようにして第１画素の補正値ＨＤＷの
書き込みが終了したならば、次に第２画素の補正値ＨＤ
Ｗを書き込むべく、パーソナルコンピュータＰＣは書き
込みアドレスの更新を指示するデータをデータバス１２
に送出し、コントローラ７６に読み込ませる。すると、
コントローラ７６はこのデータに従い、アドレスカウン
タ７１のアドレスカウンタ部７１Ａにインクリメント信
号ＩＣＲを送出する。これにより、アドレスカウンタ部
７１Ａのアドレス値が「１」アドレスだけ更新され、Ａ
，Ｂバッファメモリ５２，５３におけるメモリブロック
ＭＢ１の第２画素に対応するアドレスが指定されるよう
になる。そこで、パーソナルコンピュータＰＣは、第２
画素用の補正値をデータバス１２に送出し、第１画素の
補正値ＨＤＷと同様にしてメモリブロックＭＢ１に記憶
させる。以後、最終画素に至るまでの補正値ＨＤＷが同
様にして書き込まれる。After writing the correction value HDW for the first pixel in this way, the correction value HDW for the second pixel is then written.
In order to write W, the personal computer PC transmits data instructing update of the write address to the data bus 12.
and causes the controller 76 to read it. Then,
The controller 76 sends an increment signal ICR to the address counter section 71A of the address counter 71 in accordance with this data. As a result, the address value of the address counter section 71A is updated by "1" address, and A
, the address corresponding to the second pixel of the memory block MB1 in the B buffer memories 52 and 53 is specified. Therefore, the personal computer PC
The correction value for the pixel is sent to the data bus 12 and stored in the memory block MB1 in the same manner as the correction value HDW for the first pixel. Thereafter, correction values HDW up to the final pixel are written in the same manner.
【００７１】黒レベル補正用の補正値ＨＤＢについては
、メモリブロックの指定が異なるのみで、前記と同様で
ある。The correction value HDB for black level correction is the same as above, except that the designation of the memory block is different.
【００７２】なお、アドレスカウンタ７１は、通常は画
像データＳＤの読出しに使用するが、補正値ＨＤＷ，Ｈ
ＤＢや２値化スライスレベルデータＳＬＤの書き込み時
には、これを利用している。もちろん、アドレスカウン
タ７０を利用するようにしてもよい。Note that the address counter 71 is normally used for reading out the image data SD, but the address counter 71 is used for reading out the image data SD.
This is used when writing DB or binary slice level data SLD. Of course, the address counter 70 may also be used.
【００７３】次に、２値化スライスレベルデータＳＬＤ
の書き込みにおいては、メモリブロックの指定とデータ
の内容が異なるのみで、前記と同様にして行われる。Next, the binarized slice level data SLD
Writing is performed in the same manner as described above, with the only difference being the designation of the memory block and the content of the data.
【００７４】次に、２値化モードを指定する場合につい
て説明すると、この場合は、パーソナルコンピュータＰ
Ｃは２値化モードを指定する命令データを送出し、同時
に端末データ書き込み信号ＩＯＷＲを出力する。この命
令データを読み込んだコントローラ７６は、コンパレー
タ７３を能動状態に切り換える。これにより、画像デー
タＳＤを２値化して出力し得る状態になる。Next, the case of specifying the binarization mode will be explained. In this case, the personal computer P
C sends out command data specifying the binarization mode, and at the same time outputs a terminal data write signal IOWR. The controller 76 that has read this command data switches the comparator 73 to an active state. This makes it possible to binarize and output the image data SD.
【００７５】次に、Ａバッファメモリ５２，Ｂバッファ
メモリ５３の読み書き状態を切り換える場合について説
明すると、この場合は、パーソナルコンピュータＰＣは
主走査方向の読み取り終了が確認されから次のラインの
読み取り開始信号ＳＰが発生されるまでの空き時間にお
いて、読み書き状態の切り換えを指示する命令データを
データバス１２に送出し、同時に端末データ書き込み信
号ＩＯＷＲを出力する。この命令データを読み込んだコ
ントローラ７６はセレクと制御信号ＳＬＭを切り換える
。また、読出しイネーブル信号ＯＥＡ，ＯＥＢおよび書
き込みイネーブル信号ＷＥＡ，ＷＥＢをそれぞれ逆側に
切り換える。これによってＡバッファメモリ５２，Ｂバ
ッファメモリ５３の読み書き状態が切り替わる。Next, the case of switching the reading and writing states of the A buffer memory 52 and the B buffer memory 53 will be explained. In this case, the personal computer PC confirms that the reading in the main scanning direction has been completed, and then issues a reading start signal for the next line. During the idle time until SP is generated, command data instructing the switching of the read/write state is sent to the data bus 12, and at the same time, the terminal data write signal IOWR is output. The controller 76 that has read this command data switches between select and control signal SLM. Also, read enable signals OEA, OEB and write enable signals WEA, WEB are switched to opposite sides, respectively. This switches the read/write status of the A buffer memory 52 and the B buffer memory 53.
【００７６】（２）画像読み取り動作
以上のようにして画像読み取りに必要な前処理が終了し
、ハンディスキャナ２の電源が投入され、読み取り開始
ボタン７がオンされると、ハンディスキャナ２のバッフ
ァ回路１１から読み取り開始スイッチ信号ＳＴが出力さ
れる。なお、画像処理装置１のコントローラ５６は自装
置の電源が投入されたことにより、電源ＯＮ／ＯＦＦ信
号をＯＮに切り換え、スキャナ用電源回路５７を動作状
態にし、発光素子４を発光させるための駆動信号ＬＤを
出力する。これにより、発光素子４が発光し、原稿面を
照明する。(2) Image reading operation When the pre-processing necessary for image reading is completed as described above, the power of the handy scanner 2 is turned on, and the reading start button 7 is turned on, the buffer circuit of the handy scanner 2 is turned on. A reading start switch signal ST is output from 11. Note that when the power of the image processing device 1 is turned on, the controller 56 of the image processing device 1 switches the power ON/OFF signal to ON, puts the scanner power circuit 57 into an operating state, and drives the light emitting element 4 to emit light. Outputs signal LD. As a result, the light emitting element 4 emits light, illuminating the surface of the document.
【００７７】この状態で、ハンディスキャナ２全体を読
み取ろうとする原稿画像の形成面に沿って移動すると、
ローラ２１が移動速度に対応した速度で回転し始める。
これに伴い、クロック板３６が回転するようになる。こ
のクロック板３６の回転に伴ってラインパルスＬＰがラ
インパルス回路６から出力されるようになる。また、バ
ッファ回路１１は読み取り開始ボタン７がオンされたこ
とにより、ＣＣＤドライバ８を駆動し、ＣＣＤセンサ９
を第１画素から順に能動状態にする。そして、このＣＣ
Ｄセンサ９の駆動に同期して１画素周期のタイミング信
号ＷＲを出力し始める。これにより、主走査方向の光電
変換が開始され、第１画素から順に読み取り画像の信号
ＶＳが出力されるようになる。In this state, when the handy scanner 2 is moved along the surface on which the image of the original to be read is formed,
The roller 21 starts rotating at a speed corresponding to the moving speed. Along with this, the clock plate 36 begins to rotate. As the clock plate 36 rotates, the line pulse LP is outputted from the line pulse circuit 6. Further, when the reading start button 7 is turned on, the buffer circuit 11 drives the CCD driver 8 and the CCD sensor 9
are made active in order from the first pixel. And this CC
In synchronization with the driving of the D sensor 9, the timing signal WR of one pixel period starts to be output. As a result, photoelectric conversion in the main scanning direction is started, and the signal VS of the read image is output in order from the first pixel.
【００７８】一方、パーソナルコンピュータＰＣは、最
初の読み取り開始信号ＳＰが発生するまでの空き時間に
おいてＡバッファメモリ５２を書き込み状態、Ｂバッフ
ァメモリ５３を読出し状態にする。さらに、２つのアド
レスカウンタ７０，７１をリセットし、下位アドレス値
が第１画素を指定するように設定し、さらに書き込みア
ドレス信号ＷＡＤを出力するアドレスカウンタ７０につ
いては、上位アドレス値がメモリブロックＭＢ１を指定
する。On the other hand, the personal computer PC puts the A buffer memory 52 in the write state and the B buffer memory 53 in the read state during the idle time until the first read start signal SP is generated. Furthermore, the two address counters 70 and 71 are reset, and the lower address value is set to specify the first pixel. Furthermore, regarding the address counter 70 that outputs the write address signal WAD, the upper address value is set to specify the first pixel. specify.
【００７９】この状態で、最初の画像信号ＶＳが増幅器
５０を介してＡＤ変換器５１に入力され、さらにこれに
同期したタイミング信号ＷＲがコントローラ７６に入力
されると、コントローラ７６は、この第１画素の周期に
おいて、書き込み状態となっているＡバッファメモリ５
２に対する読出しイネーブル信号ＯＥＡおよび書き込み
イネーブル信号ＷＥＡを図１０に示すように時分割で切
り換える。さらに、アドレスカウンタ７０の上位アドレ
ス値を図１０に示すように、「０」，「１」，「２」，
「３」の順に時分割で切り換える。In this state, when the first image signal VS is input to the AD converter 51 via the amplifier 50 and the timing signal WR synchronized with this is input to the controller 76, the controller 76 The A buffer memory 5 which is in the writing state in the pixel period
The read enable signal OEA and write enable signal WEA for No. 2 are switched in a time-division manner as shown in FIG. Further, as shown in FIG. 10, the upper address values of the address counter 70 are set to "0", "1", "2",
Switch in time division in the order of "3".
【００８０】これにより、１画素周期の第１のタイムス
ロットＴ１では白レベルの補正値ＨＤＷが、第２のタイ
ムスロットＴ２では黒レベルの補正値ＨＤＢが、第３の
タイムスロットＴ３では２値化スライスレベルデータＳ
ＬＤが読み出される。そして、第４のタイムスロットＴ
４では、このタイムスロットＴ４でのみ書き込みイネー
ブル信号ＷＥＡがアクティブになることにより、画像デ
ータＳＤの書き込みが指示される。As a result, the white level correction value HDW is used in the first time slot T1 of one pixel period, the black level correction value HDB is used in the second time slot T2, and the binarization value is used in the third time slot T3. Slice level data S
LD is read. and the fourth time slot T
4, writing of the image data SD is instructed by the write enable signal WEA becoming active only in this time slot T4.
【００８１】そこで、第１のタイムスロットＴ１でメモ
リブロックＭＢ１から第１画素の補正値ＨＤＷが読み出
され、第２のタイムスロットＴ２でメモリブロックＭＢ
２から補正値ＨＤＢが読み出されると、コントローラ７
６はこれらの補正値をバスバッファデータバスＢＦ・Ｄ
Ａ、データセレクタ７５を通じてＤＡ変換器５４，５５
に転送する。すると、ＤＡ変換器５４，５５はこれらの
補正値ＨＤＷ，ＨＤＢを対応するアナログレベルの補正
信号ＨＳＷ，ＨＳＢに変換し、ＡＤ変換器５１に変換基
準電圧として供給する。これにより、ＡＤ変換器５１は
これらの補正信号ＨＳＷ，ＨＳＢを基にハンディスキャ
ナ２から入力された画像信号ＶＳをディジタルの画像デ
ータＳＤに変換する。すなわち、画像信号ＶＳは第１、
第２のタイムスロットＴ１，Ｔ２でシェ−ディングで補
正され、画像データＳＤとして出力される。Therefore, in the first time slot T1, the correction value HDW of the first pixel is read out from the memory block MB1, and in the second time slot T2, the correction value HDW of the first pixel is read out from the memory block MB1.
When the correction value HDB is read from 2, the controller 7
6 transfers these correction values to the bus buffer data buses BF and D.
A, DA converters 54, 55 through data selector 75
Transfer to. Then, the DA converters 54 and 55 convert these correction values HDW and HDB into corresponding analog level correction signals HSW and HSB, and supply them to the AD converter 51 as conversion reference voltages. Thereby, the AD converter 51 converts the image signal VS input from the handy scanner 2 into digital image data SD based on these correction signals HSW and HSB. That is, the image signal VS is the first,
The data is corrected by shading in the second time slots T1 and T2 and output as image data SD.
【００８２】この画像データＳＤはデータセレクタ７５
，バッファデータバスＢＦ・ＤＡを介してＡバッファメ
モリ５２に入力される。この画像データＳＤは第４のタ
イムスロットＴ４で書き込みイネーブル信号ＷＥＡによ
ってＡバッファメモリ５２のメモリブロックＭＢ４の第
１画素に対応したアドレスに書き込まれる。This image data SD is sent to the data selector 75.
, and are input to the A buffer memory 52 via buffer data buses BF and DA. This image data SD is written to the address corresponding to the first pixel of the memory block MB4 of the A buffer memory 52 by the write enable signal WEA in the fourth time slot T4.
【００８３】このようにして第１画素の画像データＳＤ
の書き込みが終了すると、コントローラ７６はインクリ
メント信号ＩＣＷを出力し、アドレスカウンタ７０の下
位アドレス値を「１」だけ更新し、次にＡバッファメモ
リ５２のメモリブロックＭＢ１〜ＭＢ４の第２画素に対
応したアドレスが指定されるように制御する。これによ
り、第２画素の画像データＳＤの書き込み態勢に切り替
わる。そして、以後は同様にして最終画素ｎまでの画像
データＳＤがＡバッファメモリ５２のメモリブロックＭ
Ｂ４に書き込まれる。In this way, the image data SD of the first pixel
When writing is completed, the controller 76 outputs the increment signal ICW, updates the lower address value of the address counter 70 by "1", and then writes the increment signal ICW corresponding to the second pixel of the memory blocks MB1 to MB4 of the A buffer memory 52. Controls the address specified. This switches to the writing state of the image data SD of the second pixel. Then, in the same manner, the image data SD up to the final pixel n is transferred to the memory block M of the A buffer memory 52.
Written to B4.
【００８４】そして、最初の１ラインの画像データＳＤ
の書き込みが終了すると、パーソナルコンピュータＰＣ
は次の第２ラインの読み取り開始信号ＳＰが発生される
までの間において、２つのバッファメモリ５２，５３の
読み書き状態を切り換えるための命令データをコントロ
ーラ７６に送り、現在まで書き込み状態となっていたＡ
バッファメモリ５２は読出し状態に、書き込み状態であ
ったＢバッファメモリ５３を書き込み状態に切り換える
。さらに、新たに書き込み状態となったＢバッファメモ
リ５３にはアドレスカウンタ７０の出力が接続されるよ
うに、また読出し状態になったＡバッファメモリ５２に
はアドレスカウンタ７１の出力が接続されるように、ア
ドレスセレクタ７２を切り換える。[0084] Then, the first line of image data SD
When the writing is completed, the personal computer PC
sends command data for switching the reading and writing states of the two buffer memories 52 and 53 to the controller 76 until the next read start signal SP for the second line is generated, and until now they have been in the writing state. A
The buffer memory 52 is switched to the read state, and the B buffer memory 53, which was in the write state, is switched to the write state. Further, the output of the address counter 70 is connected to the B buffer memory 53 which has newly entered the write state, and the output of the address counter 71 is connected to the A buffer memory 52 which has entered the read state. , switches the address selector 72.
【００８５】そして、前記と同様に、２つのアドレスカ
ウンタ７０，７１をリセットし、下位アドレス値が第１
画素を指定するように設定し、さらに書き込みアドレス
信号ＷＡＤを出力するアドレスカウンタ７０については
、上位アドレス値がメモリブロックＭＢ１を指定し、読
出しアドレス信号ＲＡＤを出力するアドレスカウンタ７
１についてはメモリブロックＭＢ４を指定するように設
定する。Then, in the same manner as above, the two address counters 70 and 71 are reset so that the lower address value becomes the first one.
Regarding the address counter 70 which is set to specify a pixel and further outputs the write address signal WAD, the address counter 70 whose upper address value specifies the memory block MB1 and outputs the read address signal RAD.
1 is set to specify memory block MB4.
【００８６】この状態で、第２ラインの最初の画像信号
ＶＳがＡＤ変換器５１に入力され、さらにこれに同期し
たタイミング信号ＷＲがコントローラ７６に入力される
と、コントローラ７６はこの第１画素の周期において書
き込み状態となっているＢバッファメモリ５３に対する
読出しイネーブル信号ＯＥＢおよび書き込みイネーブル
信号ＷＥＢを図１０に示すように時分割で切り換える。
さらに、アドレスカウンタ７０の上位アドレス値を図１
０に示すように、「０」，「１」，「２」，「３」の順
に時分割で切り換える。In this state, when the first image signal VS of the second line is input to the AD converter 51 and the timing signal WR synchronized with this is input to the controller 76, the controller 76 The read enable signal OEB and write enable signal WEB for the B buffer memory 53 which is in the write state in the period are switched in a time division manner as shown in FIG. Furthermore, the upper address value of the address counter 70 is shown in FIG.
As shown in 0, the time division switching is performed in the order of "0", "1", "2", and "3".
【００８７】これにより、前記と同様にして第２ライン
の第１画素の画像データがＢバッファメモリ５３のメモ
リブロックＭＢ４の第１画素に対応したアドレスに書き
込まれる。As a result, the image data of the first pixel of the second line is written to the address corresponding to the first pixel of the memory block MB4 of the B buffer memory 53 in the same manner as described above.
【００８８】一方、読出し状態になったＡバッファメモ
リ５２には、第１ラインの画像データＳＤが既に書き込
まれているので、パーソナルコンピュータＰＣはこのデ
ータＳＤをパーソナルコンピュータＰＣ側に転送させる
べく端末データ読み込み信号ＩＯＲＤを出力し、アドレ
スカウンタ７１の下位アドレス値をコントローラ７６を
通じて順次更新する。この更新は、１個の端末データ読
み込み信号ＩＯＲＤにより８アドレスずつ行われる。従
って、最終画素ｎまでの画像データＳＤを転送させるに
は、ｎ／８個の端末データ読み込み信号ＩＯＲＤを出力
することになる。この場合、該信号ＩＯＲＤの出力周期
は、ハンディスキャナ２のタイミング信号ＷＲに対し、
非同期である。すなわち、画像データＳＤの書き込みは
ハンディスキャナ２の画像読み取り速度に対応した速度
で実行され、パーソナルコンピュータＰＣへの転送はパ
ーソナルコンピュータＰＣが決めた独自の速度で実行さ
れる。On the other hand, since the first line of image data SD has already been written in the A buffer memory 52 which is in the read state, the personal computer PC transfers this data SD to the personal computer PC side by writing the terminal data. A read signal IORD is output, and the lower address value of the address counter 71 is sequentially updated through the controller 76. This update is performed in units of 8 addresses using one terminal data read signal IORD. Therefore, in order to transfer the image data SD up to the final pixel n, n/8 terminal data read signals IORD must be output. In this case, the output cycle of the signal IORD is relative to the timing signal WR of the handy scanner 2.
It is asynchronous. That is, writing of the image data SD is executed at a speed corresponding to the image reading speed of the handy scanner 2, and transfer to the personal computer PC is executed at an original speed determined by the personal computer PC.
【００８９】このようにして読出しアドレス信号ＲＡＤ
が更新されることにより、Ａバッファメモリ５２に記憶
された画像データＳＤは読み出され、データセレクタ７
５、バスバッファ５８、データバス１２を通じてパーソ
ナルコンピュータＰＣに転送される。In this way, read address signal RAD
is updated, the image data SD stored in the A buffer memory 52 is read out, and the data selector 7
5, the data is transferred to the personal computer PC via the bus buffer 58 and the data bus 12.
【００９０】以後同様にして各主走査ラインでの画像デ
ータＳＤの書き込みとパーソナルコンピュータＰＣへの
転送が行われる。そして、ハンディスキャナ２の原稿面
での移動が停止すると、原稿画像の読み取り終了となる
。Thereafter, image data SD is written in each main scanning line and transferred to the personal computer PC in the same manner. Then, when the movement of the handy scanner 2 on the document surface stops, reading of the document image is completed.
【００９１】（３）２値化モード
２値化した画像データＳＤ２をパーソナルコンピュータ
ＰＣに転送させる場合、パーソナルコンピュータＰＣは
前述のように、２値化モードを指定する命令データをコ
ントローラ７６に与える。これにより、コントローラ７
６はメモリブロックＭＢ３から読み出された２値化スラ
イスレベルデータＳＬＤをコンパレータ７３に第３のタ
イムスロットＴ３で与え、画像データＳＤを２値化させ
る。この２値化された画像データＳＤ２はシフトレジス
タ７４で一時記憶され、８画素分まとまった時点で書き
込み状態のＡバッファメモリ５２またはＢバッファメモ
リ５３のメモリブロックＭＢ４に書き込まれる。(3) Binarization mode When the binarized image data SD2 is to be transferred to the personal computer PC, the personal computer PC provides command data specifying the binarization mode to the controller 76, as described above. As a result, controller 7
6 supplies the binarized slice level data SLD read from the memory block MB3 to the comparator 73 at the third time slot T3 to binarize the image data SD. This binarized image data SD2 is temporarily stored in the shift register 74, and when eight pixels are collected, it is written to the memory block MB4 of the A buffer memory 52 or B buffer memory 53 in the writing state.
【００９２】このようにして書き込まれた２値化画像デ
ータＳＤ２は次のラインで読み出されてパーソナルコン
ピュータＰＣに転送される。The binary image data SD2 thus written is read out on the next line and transferred to the personal computer PC.
【００９３】（４）ＤＭＡ転送モード
上記の画像データＳＤのパーソナルコンピュータＰＣへ
の転送は、一方のバッファメモリが書き込みを行ってい
る間に他方のバッファメモリに書き込まれた画像データ
ＳＤを端末データ読み込み信号ＩＯＲＤを８画素単位で
出力することによって読み出し、パーソナルコンピュー
タＰＣへ転送するものであったが、ＤＭＡ転送指令を１
回出力するのみで１ライン分の画像データを読み出すの
がＤＭＡ転送モードである。このＤＭＡ転送モードは、
ＤＭＡコントロール回路６０に指示される。(4) DMA transfer mode To transfer the above image data SD to the personal computer PC, while one buffer memory is writing, the image data SD written in the other buffer memory is read as terminal data. The signal IORD was read out by outputting it in units of 8 pixels and transferred to the personal computer PC, but the DMA transfer command was
In the DMA transfer mode, one line of image data is read by only outputting the data once. This DMA transfer mode is
The DMA control circuit 60 is instructed.
【００９４】ＤＭＡ転送モードが指示されると、ＤＭＡ
コントロール回路６０は、セレクト信号ＣＳとダイレク
トアクセス信号ＤＡＣＳを発生し、ダイレクトアクセス
を開始することをコントローラ７６に伝えた後、カウン
タクリア信号ＤＣＬＲを出力し、アドレスカウンタ７１
をリセットする。この後、端末データ読み込み信号ＩＯ
Ｒを高速周期でコントローラ７６に入力し、コントロー
ラ７６から高速周期のインクリメント信号ＩＣＲを出力
させ、アドレスカウンタ７１から１ラインの第１画素か
ら第ｎ画素まで高速周期で変化する読出しアドレス信号
ＲＡＤを出力させる。これにより、読出し状態となって
いるＡバッファメモリ５２またはＢバッファメモリ５３
から高速周期で画像データＳＤが読み出され、データセ
レクタ７５を介してパーソナルコンピュータＰＣに転送
される。この転送動作の後、２つのバッファメモリ５２
，５３の読み書き状態が切り換えられる。[0094] When the DMA transfer mode is specified, the DMA
The control circuit 60 generates a select signal CS and a direct access signal DACS, and after informing the controller 76 that direct access is to be started, outputs a counter clear signal DCLR, and the address counter 71
Reset. After this, the terminal data read signal IO
R is input to the controller 76 at a high-speed cycle, the controller 76 outputs an increment signal ICR at a high-speed cycle, and the address counter 71 outputs a read address signal RAD that changes at a high-speed cycle from the first pixel to the nth pixel of one line. let As a result, the A buffer memory 52 or B buffer memory 53 which is in the read state
The image data SD is read out at high-speed intervals from , and transferred to the personal computer PC via the data selector 75 . After this transfer operation, the two buffer memories 52
, 53 are switched.
【００９５】このようにＤＭＡ転送モードを設けたこと
により、ＤＭＡ転送動作を行うことが可能なパーソナル
コンピュータＰＣにあっては、次のラインとの間の空き
時間に１回のＤＭＡ転送指令を出力するのみで、高速で
１ライン分の画像データを転送することができる。これ
により、パーソナルコンピュータＰＣのアドレス管理の
負担が大幅に軽減し、かつ画像データ量が多い場合であ
っても、その画像データに対する加工処理を短時間で行
うことが可能になる。By providing a DMA transfer mode in this way, a personal computer PC capable of performing a DMA transfer operation can output one DMA transfer command during the idle time between the line and the next line. By simply doing this, one line of image data can be transferred at high speed. This greatly reduces the burden of address management on the personal computer PC, and even when the amount of image data is large, it becomes possible to process the image data in a short time.
【００９６】この場合、画像信号の白レベルおよび黒レ
ベルを補正するための補正値についてもＤＭＡ転送動作
によりパーソナルコンピュータＰＣから送出し、バッフ
ァメモリ５２，５３のメモリブロックＭＢ１，ＭＢ２に
記憶させるようにすれば、画像転送動作の前処理時間が
短縮され、画像処理をさらに効率よく進めることができ
る。In this case, correction values for correcting the white level and black level of the image signal are also sent from the personal computer PC by the DMA transfer operation and stored in the memory blocks MB1 and MB2 of the buffer memories 52 and 53. Then, the preprocessing time for the image transfer operation can be shortened, and the image processing can proceed more efficiently.
【００９７】＜実施例の効果＞
（１） 原稿画像を走査して得られた画像信号を白レ
ベルと黒レベルの補正値により補正し、その補正結果を
画像データとして記憶手段に記憶させ、この記憶手段に
記憶させた画像データをパーソナルコンピュータＰＣに
転送する画像処理装置１において、記憶手段に記憶した
画像データをパーソナルコンピュータＰＣから指定され
た複数の画素数単位でパーソナルコンピュータＰＣに転
送するダイレクトメモリアクセスモードと、記憶手段に
記憶した画像データを１画素単位でパーソナルコンピュ
ータＰＣに転送する通常転送モードとを備えた画像転送
手段を設けたので、パーソナルコンピュータＰＣにおい
ては画像データの転送数を管理するのみとなり、この結
果、パーソナルコンピュータＰＣの負担を大幅に軽減し
、かつ高速で画像処理を進めることができ、画像データ
量の多い原稿画像を処理する場合に極めて優れた効果を
発揮する。<Effects of the Example> (1) The image signal obtained by scanning the original image is corrected using white level and black level correction values, and the correction result is stored in the storage means as image data. In the image processing apparatus 1 that transfers image data stored in a storage means to a personal computer PC, a direct memory that transfers image data stored in the storage means from the personal computer PC to the personal computer PC in units of a plurality of specified number of pixels. Since the image transfer means is provided with an access mode and a normal transfer mode in which the image data stored in the storage means is transferred pixel by pixel to the personal computer PC, the number of transferred image data can be managed in the personal computer PC. As a result, the burden on the personal computer PC can be significantly reduced and image processing can proceed at high speed, which is extremely effective when processing original images with a large amount of image data.
【００９８】また、ダイレクトアクセスモードと通常転
送モードとを併用することになり、ダイレクトアクセス
モードが可能なパーソナルコンピュータＰＣにおいては
データの処理を高速化できながら、ダイレクトアクセス
モードが不可能なパーソナルコンピュータＰＣに対して
も通常転送モードにて対応でき、汎用性が大きい。具備
した画像転送装置。In addition, since the direct access mode and the normal transfer mode are used together, a personal computer PC capable of the direct access mode can speed up data processing, but a personal computer PC incapable of the direct access mode can speed up data processing. It can also be handled in normal transfer mode, and has great versatility. Equipped with an image transfer device.
【００９９】（２）さらに転送手段は、データを１デー
タ単位でパーソナルコンピュータＰＣから受信するモー
ドを備えているので、データ量の多い画像データの転送
をダイレクトアクセスモードにより高速化しながら、パ
ーソナルコンピュータＰＣからハンドスキャナ２へのデ
ータ転送のようにデータ量少ない転送は通常転送モード
で行なわれ、むやみにハードウエアを複雑にすることな
く、高速性と汎用性を高めることができる。(2) Furthermore, the transfer means has a mode in which data is received from the personal computer PC in units of data, so that the transfer of image data with a large amount of data can be speeded up by the direct access mode, and the data can be received from the personal computer PC. Transfer of a small amount of data, such as data transfer from the computer to the hand scanner 2, is performed in the normal transfer mode, and high speed and versatility can be improved without unnecessarily complicating the hardware.
【０１００】＜変形例＞この発明は前記実施例に限定さ
れるものではなく、例えば次のような変形も可能である
。
（１）この実施例では画像データＳＤを２値化して転送
する機能を設けているが、これは必要に応じて付加する
構成にしてもよい。
（２）２値化モードの代わりにディザモードを設け、デ
ィザ処理した画像データを転送するようにしてもよい。
（３）前記実施例では画像処理装置１とハンドスキャナ
２とを別々に現したが、画像処理装置１がハンドスキャ
ナ２などの画像入力装置を含む構成であっても良い。<Modifications> The present invention is not limited to the above-mentioned embodiments, and for example, the following modifications are also possible. (1) In this embodiment, a function to binarize and transfer the image data SD is provided, but this may be added as necessary. (2) A dither mode may be provided instead of the binarization mode, and dithered image data may be transferred. (3) In the embodiment described above, the image processing device 1 and the hand scanner 2 are shown separately, but the image processing device 1 may include an image input device such as the hand scanner 2.
【０１０１】[0101]
【発明の効果】以上説明したように本発明によれば、原
稿画像を走査して得られた画像データを記憶する記憶手
段に記憶した画像データを外部装置から指定された複数
の画素数単位で外部装置に転送するダイレクトメモリア
クセスモードと、前記記憶手段に記憶した画像データを
１画素単位で外部装置に転送する通常転送モードとを具
備させたので、外部のパーソナルコンピュータ等におい
ては画像データの転送数を管理するのみとなり、この結
果、パーソナルコンピュータ等の外部装置の負担を大幅
に軽減し、かつ高速で画像処理を進めることができ、画
像データ量の多い原稿画像を処理する場合に極めて優れ
た効果を発揮する。As explained above, according to the present invention, image data stored in a storage means for storing image data obtained by scanning an original image can be stored in units of a plurality of pixels specified by an external device. Equipped with a direct memory access mode for transferring image data to an external device and a normal transfer mode for transferring image data stored in the storage means to the external device pixel by pixel, image data can be easily transferred from an external personal computer, etc. As a result, the burden on external devices such as personal computers can be significantly reduced, and image processing can proceed at high speed, making it extremely excellent when processing original images with a large amount of image data. be effective.
【図１】この発明に係る画像処理装置の入出力関係を示
す全体ブロック図である。FIG. 1 is an overall block diagram showing the input/output relationship of an image processing apparatus according to the present invention.
【図２】ハンディスキャナを上面側から見た斜視図であ
る。FIG. 2 is a perspective view of the handy scanner seen from above.
【図３】ハンディスキャナを底面側から見た斜視図であ
る。FIG. 3 is a perspective view of the handy scanner seen from the bottom side.
【図４】ハンディスキャナの側面断面図である。FIG. 4 is a side sectional view of the handy scanner.
【図５】画像処理装置の全体構成図である。FIG. 5 is an overall configuration diagram of an image processing device.
【図６】画像処理装置のコントロール回路の詳細構成図
である。FIG. 6 is a detailed configuration diagram of a control circuit of the image processing device.
【図７】２つのバッファメモリの内部構成図である。FIG. 7 is an internal configuration diagram of two buffer memories.
【図８】バッファメモリのメモリブロックの指定方法を
説明するためのタイムチャートである。FIG. 8 is a time chart for explaining a method of specifying memory blocks of a buffer memory.
【図９】バッファメモリの読み書き状態に切り換え方法
を説明するためのタイムチャートである。FIG. 9 is a time chart for explaining a method of switching to a read/write state of a buffer memory.
【図１０】バッファメモリのメモリブロックの読み書き
動作を説明するためのタイムチャートである。FIG. 10 is a time chart for explaining read/write operations of memory blocks of a buffer memory.
【図１１】従来の画像処理装置の構成を示すブロック図
である。FIG. 11 is a block diagram showing the configuration of a conventional image processing device.
【符号の説明】 １…画像処理装置 ２…ハンディスキャナ ７…読み取り開始ボタン ９…ＣＣＤセンサ ＰＣ…パーソナルコンピュータ ３０…画像入力部 ３６…クロック板 ５１…ＡＤ変換器 ５２…Ａバッファメモリ ５３…Ｂバッファメモリ ５４…ＤＡ変換器 ５５…ＤＡ変換器 ５６…コントロール回路 ６０…ＤＭＡコントロール回路 ７０…アドレスカウンタ ７１…アドレスカウンタ ７２…アドレスセレクタ ７３…コンパレータ ７４…シフトレジスタ ７５…データセレクタ ７６…コントローラ ＭＢ１…メモリブロック ＭＢ２…メモリブロック ＭＢ３…メモリブロック ＭＢ４…メモリブロック ＷＡＤ…書き込みアドレス信号 ＲＡＤ…読出しアドレス信号[Explanation of symbols] 1...Image processing device 2...Handy scanner 7...Reading start button 9...CCD sensor PC...Personal computer 30...Image input section 36...Clock board 51...AD converter 52...A buffer memory 53...B buffer memory 54...DA converter 55...DA converter 56...Control circuit 60...DMA control circuit 70...Address counter 71...Address counter 72...Address selector 73...Comparator 74...Shift register 75...Data selector 76...Controller MB1...Memory block MB2...Memory block MB3…Memory block MB4…Memory block WAD...Write address signal RAD...Read address signal
Claims (4)
を画像データとして記憶手段に記憶させ、この記憶手段
に記憶させた画像データを外部装置に転送する画像処理
装置において、前記記憶手段に記憶した画像データを外
部装置から指定された複数の画素数単位で外部装置に転
送するダイレクトメモリアクセスモードと、前記記憶手
段に記憶した画像データを１画素単位で外部装置に転送
する通常転送モードとを備えた画像転送手段を具備した
画像転送装置。Claim 1. An image processing apparatus that stores an image signal obtained by scanning an original image in a storage means as image data, and transfers the image data stored in the storage means to an external device, wherein the storage means has a A direct memory access mode in which stored image data is transferred from an external device to an external device in units of a plurality of pixels specified, and a normal transfer mode in which image data stored in the storage means is transferred to an external device in units of one pixel. An image transfer device comprising an image transfer means.
得られた画像信号をＡＤ変換器によりディジタル値に変
換し、その結果を画像データとして一時記憶する第１、
第２の記憶手段からなり、これら第１、第２の記憶手段
は所定画素数の画像データの読み書き動作が終了する度
に、一方は読出し状態、他方は書き込み状態に切り換え
られるものである請求項１記載の画像処理装置。2. The storage means converts an image signal obtained by scanning a document image into a digital value using an AD converter, and temporarily stores the result as image data;
2. The image forming apparatus comprises a second storage means, and each time the read/write operation of image data of a predetermined number of pixels is completed, one of the first and second storage means is switched to a read state and the other to a write state. 1. The image processing device according to 1.
位で外部装置から受信するモードを具備した請求項１記
載の画像処理装置。3. The image processing apparatus according to claim 1, wherein the transfer means has a mode for receiving data from an external device in units of data.
を画像データとして記憶手段に記憶させ、この記憶手段
に記憶させた画像データを外部装置に転送する画像処理
装置において、前記記憶手段に記憶した画像データを外
部装置から指定された複数の画素数単位で外部装置に転
送すると共に、データを複数単位で外部装置から受信す
るダイレクトメモリアクセスモードと、前記記憶手段に
記憶した画像データを１画素単位で外部装置に転送する
と共に、データを１データ単位で外部装置から受信する
通常転送モードとを備えた画像転送手段を具備した画像
処理装置。4. An image processing apparatus that stores an image signal obtained by scanning a document image as image data in a storage means, and transfers the image data stored in the storage means to an external device, wherein the storage means A direct memory access mode in which stored image data is transferred from an external device to an external device in units of a plurality of specified pixels, and data is received from the external device in units of a plurality of pixels; An image processing device equipped with an image transfer means having a normal transfer mode in which data is transferred to an external device in units of pixels and data is received from the external device in units of data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2539991A JPH04250764A (en) | 1991-01-26 | 1991-01-26 | Picture processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2539991A JPH04250764A (en) | 1991-01-26 | 1991-01-26 | Picture processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04250764A true JPH04250764A (en) | 1992-09-07 |
Family
ID=12164827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2539991A Pending JPH04250764A (en) | 1991-01-26 | 1991-01-26 | Picture processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04250764A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059463A (en) * | 1983-09-12 | 1985-04-05 | Hitachi Ltd | Data transfer processing system of terminal controller |
| JPS61164377A (en) * | 1985-01-16 | 1986-07-25 | Sanyo Electric Co Ltd | Coding and decoding system |
| JPS63114369A (en) * | 1986-10-30 | 1988-05-19 | Matsushita Electric Ind Co Ltd | Picture signal processing device |
-
1991
- 1991-01-26 JP JP2539991A patent/JPH04250764A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059463A (en) * | 1983-09-12 | 1985-04-05 | Hitachi Ltd | Data transfer processing system of terminal controller |
| JPS61164377A (en) * | 1985-01-16 | 1986-07-25 | Sanyo Electric Co Ltd | Coding and decoding system |
| JPS63114369A (en) * | 1986-10-30 | 1988-05-19 | Matsushita Electric Ind Co Ltd | Picture signal processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5457547A (en) | Original image reading apparatus | |
| JP4250000B2 (en) | Image reading apparatus and image reading method | |
| US20090103146A1 (en) | Image reading apparatus and image reading method | |
| JPH03217976A (en) | Image processing system | |
| JPH04250764A (en) | Picture processor | |
| JPH04250576A (en) | Image processor | |
| US6228125B1 (en) | Image processing apparatus for parallel image processing and method therefor | |
| US5068747A (en) | Image reading apparatus | |
| JP3420500B2 (en) | Image reading device, image reading method, and storage medium | |
| JP3568564B2 (en) | Document reading system and method of determining size of read document | |
| JP2925558B2 (en) | Image reading device | |
| JPH04175064A (en) | Color image reader | |
| JP2535681B2 (en) | Signal processor | |
| JPH1013672A (en) | Method and device for inputting image | |
| JP3547206B2 (en) | Image reading device | |
| JP3053406B2 (en) | Image reading device | |
| JP2705944B2 (en) | Image processing device | |
| JP2726053B2 (en) | Image reading device | |
| JPH09238255A (en) | Image reader | |
| JPS59108173A (en) | Input device of optical character picture | |
| JPH0918684A (en) | Image reader | |
| JPH04352563A (en) | Color image reader | |
| JPS63233659A (en) | Reader | |
| JPS6213155A (en) | Original information reader | |
| JPH01212967A (en) | Handy scanner |