JPH04243147A - 半導体装置の故障解析方法 - Google Patents
半導体装置の故障解析方法Info
- Publication number
- JPH04243147A JPH04243147A JP3004169A JP416991A JPH04243147A JP H04243147 A JPH04243147 A JP H04243147A JP 3004169 A JP3004169 A JP 3004169A JP 416991 A JP416991 A JP 416991A JP H04243147 A JPH04243147 A JP H04243147A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- hole
- metal
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000000034 method Methods 0.000 title description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 238000002161 passivation Methods 0.000 claims abstract description 19
- 238000004458 analytical method Methods 0.000 claims abstract description 17
- 238000010894 electron beam technology Methods 0.000 claims abstract description 16
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000005259 measurement Methods 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 abstract description 9
- 239000010937 tungsten Substances 0.000 abstract description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005685 electric field effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の故障解析方
法、特に、電子ビームテスタを用いた半導体装置の故障
解析方法に関する。
法、特に、電子ビームテスタを用いた半導体装置の故障
解析方法に関する。
【０００２】
【従来の技術】従来、この種の半導体集積回路の故障解
析方法は、図４（ａ）の様に半導体基板１２上に絶縁膜
１３，下層導体配線１４，層間絶縁膜１５，上層導体配
線１４，上部の層間絶縁膜１５，パッシベーション用の
絶縁膜１６がそれぞれある場合を考えると、ＥＢテスタ
で解析する場合、図４（ｂ）に示す様に、上層導体配線
１４の間にパッシベーション膜１６及び、層間の絶縁膜
１４に穴を開け、その上に導体パッド１７を形成して電
子ビームテスタにより下層導体配線１４の電位の観察を
行っていた。
析方法は、図４（ａ）の様に半導体基板１２上に絶縁膜
１３，下層導体配線１４，層間絶縁膜１５，上層導体配
線１４，上部の層間絶縁膜１５，パッシベーション用の
絶縁膜１６がそれぞれある場合を考えると、ＥＢテスタ
で解析する場合、図４（ｂ）に示す様に、上層導体配線
１４の間にパッシベーション膜１６及び、層間の絶縁膜
１４に穴を開け、その上に導体パッド１７を形成して電
子ビームテスタにより下層導体配線１４の電位の観察を
行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
集積回路の故障解析方法は、上層導体配線の間に下層導
体配線の導体パッドを設けることの出来る場所が十分に
無い場合は、局所電解効果によって電子ビームテスタを
用いて故障解析することができないという欠点があった
。また、導体パッドの周囲のパッシベーション膜に電荷
が蓄積され易い場合には、電子ビームテスタを用いて故
障解析することができないという欠点があった。
集積回路の故障解析方法は、上層導体配線の間に下層導
体配線の導体パッドを設けることの出来る場所が十分に
無い場合は、局所電解効果によって電子ビームテスタを
用いて故障解析することができないという欠点があった
。また、導体パッドの周囲のパッシベーション膜に電荷
が蓄積され易い場合には、電子ビームテスタを用いて故
障解析することができないという欠点があった。
【０００４】
【課題を解決するための手段】第１の発明の半導体装置
の故障解析方法は、半導体基板上に半導体素子等の拡散
領域，パッシベーション用の絶縁膜，及び多層導体配線
を有する半導体集積回路の故障解析方法において、前記
半導体集積回路上の多層導体配線のうち下層導体配線の
解析を行う際にグランド配線の上部の絶縁膜を除去する
第１の工程と、前記第１の工程により開いた穴の中及び
表面の絶縁膜上に金属を形成しグランド配線と結線を行
いかつ前記金属を表面の絶縁膜上に前記下層導体配線の
上及びその周囲まで形成する第２の工程と、前記下層導
体配線の最上部の前記金属を除去する第３の工程と、前
記第３の工程により露出した部分のパッシベーション用
絶縁膜を除去する第４の工程と、前記第４の工程により
露出した部分の層間絶縁膜を除去し下層導体配線の一部
が表面に出る様に前記層間絶縁膜に部分的に穴を開ける
第５の工程と、前記第５の工程により開いた穴の部分の
周囲及び穴の側面にのみ絶縁膜を形成する第６の工程と
、前記第６の工程により側面が絶縁膜で覆われた穴の中
及び表面の絶縁膜上に金属を形成し前記下層導体配線と
結線を行う第７の工程と、前記金属部分の表面部に電子
ビームを当ててその電位をストロボ走査型電子顕微鏡（
ＳＥＭ）を用いた電子ビームテスタにより測定し解析を
行う第８の工程とを含んで構成される。
の故障解析方法は、半導体基板上に半導体素子等の拡散
領域，パッシベーション用の絶縁膜，及び多層導体配線
を有する半導体集積回路の故障解析方法において、前記
半導体集積回路上の多層導体配線のうち下層導体配線の
解析を行う際にグランド配線の上部の絶縁膜を除去する
第１の工程と、前記第１の工程により開いた穴の中及び
表面の絶縁膜上に金属を形成しグランド配線と結線を行
いかつ前記金属を表面の絶縁膜上に前記下層導体配線の
上及びその周囲まで形成する第２の工程と、前記下層導
体配線の最上部の前記金属を除去する第３の工程と、前
記第３の工程により露出した部分のパッシベーション用
絶縁膜を除去する第４の工程と、前記第４の工程により
露出した部分の層間絶縁膜を除去し下層導体配線の一部
が表面に出る様に前記層間絶縁膜に部分的に穴を開ける
第５の工程と、前記第５の工程により開いた穴の部分の
周囲及び穴の側面にのみ絶縁膜を形成する第６の工程と
、前記第６の工程により側面が絶縁膜で覆われた穴の中
及び表面の絶縁膜上に金属を形成し前記下層導体配線と
結線を行う第７の工程と、前記金属部分の表面部に電子
ビームを当ててその電位をストロボ走査型電子顕微鏡（
ＳＥＭ）を用いた電子ビームテスタにより測定し解析を
行う第８の工程とを含んで構成される。
【０００５】第２の発明の半導体装置の故障解析方法は
、グランド配線の上部の絶縁膜に部分的に穴を開ける手
段、この穴の中及び表面の絶縁膜上に金属を形成し、か
つこの金属を表面の絶縁膜上に上記下層導体配線の上及
びその周囲まで形成する手段、及びこの下層導体配線の
上の金属，絶縁膜，及び層間絶縁膜に部分的穴を開ける
手段、及び下層導体配線の上の穴の周囲及び穴の側面に
絶縁膜を形成する手段、及び側面が絶縁膜で覆われた穴
の中及び表面の絶縁膜上に金属を形成する手段としてＦ
ＩＢ（フォーカスド・イオン・ビーム）装置を用いるこ
とを含んで構成される。
、グランド配線の上部の絶縁膜に部分的に穴を開ける手
段、この穴の中及び表面の絶縁膜上に金属を形成し、か
つこの金属を表面の絶縁膜上に上記下層導体配線の上及
びその周囲まで形成する手段、及びこの下層導体配線の
上の金属，絶縁膜，及び層間絶縁膜に部分的穴を開ける
手段、及び下層導体配線の上の穴の周囲及び穴の側面に
絶縁膜を形成する手段、及び側面が絶縁膜で覆われた穴
の中及び表面の絶縁膜上に金属を形成する手段としてＦ
ＩＢ（フォーカスド・イオン・ビーム）装置を用いるこ
とを含んで構成される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１（ａ）〜（ｃ），図２（ａ）〜（ｃ），図３は
本発明の一実施例を工程順に示す断面図であり、２層配
線を有するシリコン半導体集積回路を電子ビームテスタ
により故障解析する方法に適用した実施例である。
る。図１（ａ）〜（ｃ），図２（ａ）〜（ｃ），図３は
本発明の一実施例を工程順に示す断面図であり、２層配
線を有するシリコン半導体集積回路を電子ビームテスタ
により故障解析する方法に適用した実施例である。
【０００７】先ず、図１（ａ）の様にｎ型シリコン半導
体集積回路基板１上にシリコン酸化膜２が形成されてお
り、アルミニウム３の２層配線が層間膜としてシリコン
窒化膜４を用いて形成されており、グランド配線５がパ
ッシベーション膜６を用いて形成されている半導体集積
回路において、アルミニウムの第２層配線３の間の第１
層配線部３を解析する場合、図１（ｂ）のように、ＦＩ
Ｂ（フォーカスド・イオン・ビーム）を用い、グランド
配線５が表面に出る様に、パッシベーション（用の絶縁
）膜６に穴７を開け、図１（ｃ）に示す様に、開いた穴
７の中及び表面の絶縁膜上に金属膜８を形成し、グラン
ド配線と結線を行い、かつ金属膜８を表面の絶縁膜上に
下層導体配線上及びその周囲まで形成する。
体集積回路基板１上にシリコン酸化膜２が形成されてお
り、アルミニウム３の２層配線が層間膜としてシリコン
窒化膜４を用いて形成されており、グランド配線５がパ
ッシベーション膜６を用いて形成されている半導体集積
回路において、アルミニウムの第２層配線３の間の第１
層配線部３を解析する場合、図１（ｂ）のように、ＦＩ
Ｂ（フォーカスド・イオン・ビーム）を用い、グランド
配線５が表面に出る様に、パッシベーション（用の絶縁
）膜６に穴７を開け、図１（ｃ）に示す様に、開いた穴
７の中及び表面の絶縁膜上に金属膜８を形成し、グラン
ド配線と結線を行い、かつ金属膜８を表面の絶縁膜上に
下層導体配線上及びその周囲まで形成する。
【０００８】次に、図２（ａ）に示す様に、故障解析を
行う第１層アルミニウム配線３が表面に出る様に、金属
膜８に穴９を開け、パッシベーション（用の絶縁）膜６
を除去し、層間のシリコン窒化膜４に穴９を開ける。次
に、図２（ｂ）に示す様に、ＦＩＢを用いて穴９の部分
と層間のシリコン窒化膜４との間、及び穴９の部分とパ
ッシベーション（用の絶縁）膜６との間、及び穴９の部
分とグランド配線と結線された金属８との間とその上面
部に酸化膜を形成する。その次に、図２（ｃ）に示す様
に、ＦＩＢを用いて酸化膜に覆われた前記開孔部分をタ
ングステンで埋め、タングステンパッド１１を形成する
。
行う第１層アルミニウム配線３が表面に出る様に、金属
膜８に穴９を開け、パッシベーション（用の絶縁）膜６
を除去し、層間のシリコン窒化膜４に穴９を開ける。次
に、図２（ｂ）に示す様に、ＦＩＢを用いて穴９の部分
と層間のシリコン窒化膜４との間、及び穴９の部分とパ
ッシベーション（用の絶縁）膜６との間、及び穴９の部
分とグランド配線と結線された金属８との間とその上面
部に酸化膜を形成する。その次に、図２（ｃ）に示す様
に、ＦＩＢを用いて酸化膜に覆われた前記開孔部分をタ
ングステンで埋め、タングステンパッド１１を形成する
。
【０００９】そして図３の様に、このタングステンパッ
ド１１にストロボ装置を用いた電子ビームテスタの電子
ビームを照射する。
ド１１にストロボ装置を用いた電子ビームテスタの電子
ビームを照射する。
【００１０】このようにして第２層アルミニウム配線３
が近接している第１層アルミニウム配線３の電位を局所
電界効果の影響を受ける事なく測定することが可能とな
り、かつ導体パッドの周囲に電荷が蓄積されずに、電子
ビームテスタを用いて故障解析をすることが出来る。
が近接している第１層アルミニウム配線３の電位を局所
電界効果の影響を受ける事なく測定することが可能とな
り、かつ導体パッドの周囲に電荷が蓄積されずに、電子
ビームテスタを用いて故障解析をすることが出来る。
【００１１】
【発明の効果】以上説明した様に本発明は、多層導体配
線を有する半導体集積回路において、グランド配線の上
部の絶縁膜に穴を開け、穴の中及び表面の絶縁膜上に金
属を形成し、この金属を表面の絶縁膜上に故障解析を行
いたい下層導体配線の上及びその周囲まで形成し、下層
導体配線の上部にある金属，パッシベーション膜及び層
間絶縁膜を除去し、下層導体配線の一部が表面に露出さ
せた後、開いた穴の部分の周囲及び穴の側面にのみ絶縁
膜で覆い、側面が絶縁膜で覆われた穴の中及び表面の絶
縁膜上にタングステンを埋め込んでタングステンパッド
を形成する。
線を有する半導体集積回路において、グランド配線の上
部の絶縁膜に穴を開け、穴の中及び表面の絶縁膜上に金
属を形成し、この金属を表面の絶縁膜上に故障解析を行
いたい下層導体配線の上及びその周囲まで形成し、下層
導体配線の上部にある金属，パッシベーション膜及び層
間絶縁膜を除去し、下層導体配線の一部が表面に露出さ
せた後、開いた穴の部分の周囲及び穴の側面にのみ絶縁
膜で覆い、側面が絶縁膜で覆われた穴の中及び表面の絶
縁膜上にタングステンを埋め込んでタングステンパッド
を形成する。
【００１２】次に電子ビームテスタの電子ビームをタン
グステンパッドに当てた際に、周囲のパッシベーション
膜の上が全面グランドになっているため、電子ビームに
よる電荷が蓄積されないのでパッシベーション膜による
チャージッアップの影響を受ける事がなく、また、１Ａ
Ｌの電界の影響がグランドで妨げられるので局所電界効
果の影響を受ける事なく、その電位を観測するので、素
子特性を変化させる事なく、故障解析を行うことが出来
るという効果がある。
グステンパッドに当てた際に、周囲のパッシベーション
膜の上が全面グランドになっているため、電子ビームに
よる電荷が蓄積されないのでパッシベーション膜による
チャージッアップの影響を受ける事がなく、また、１Ａ
Ｌの電界の影響がグランドで妨げられるので局所電界効
果の影響を受ける事なく、その電位を観測するので、素
子特性を変化させる事なく、故障解析を行うことが出来
るという効果がある。
【図１】（ａ）〜（ｃ）は本発明の一実施例を工程順に
示す断面図である。
示す断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施例を工程順に
示す断面図である。
示す断面図である。
【図３】本発明の一実施例を工程順に示す断面図である
。
。
【図４】（ａ），（ｂ）は従来の一例を示す断面図であ
る。
る。
１ ｎ型シリコン基板
２ シリコン酸化膜
３ アルミニウム配線
４ シリコン窒化膜
５ グランド配線
６ パッシベーション膜
７ ＦＩＢによる開口部
８ ＦＩＢによる金属膜
９ ＦＩＢによる開口部
１０ ＦＩＢによる酸化膜
１１ タングステンバッド
Claims (2)
- 【請求項１】 半導体基板上に半導体素子等の拡散領
域，パッシベーション用の絶縁膜，及び多層導体配線を
有する半導体集積回路の故障解析方法において、前記半
導体集積回路上の多層導体配線のうち下層導体配線の解
析を行う際にグランド配線の上部の絶縁膜を除去する第
１の工程と、前記第１の工程により開いた穴の中及び表
面の絶縁膜上に金属を形成しグランド配線と結線を行い
かつ前記金属を表面の絶縁膜上に前記下層導体配線の上
及びその周囲まで形成する第２の工程と、前記下層導体
配線の最上部の前記金属を除去する第３の工程と、前記
第３の工程により露出した部分のパッシベーション用絶
縁膜を除去する第４の工程と、前記第４の工程により露
出した部分の層間絶縁膜を除去し下層導体配線の一部が
表面に出る様に前記層間絶縁膜に部分的に穴を開ける第
５の工程と、前記第５の工程により開いた穴の部分の周
囲及び穴の側面にのみ絶縁膜を形成する第６の工程と、
前記第６の工程により側面が絶縁膜で覆われた穴の中及
び表面の絶縁膜上に金属を形成し前記下層導体配線と結
線を行う第７の工程と、前記金属部分の表面部に電子ビ
ームを当ててその電位をストロボ走査型電子顕微鏡（Ｓ
ＥＭ）を用いた電子ビームテスタにより測定し解析を行
う第８の工程とを含むことを特徴とする半導体装置の故
障解析方法。 - 【請求項２】 グランド配線の上部の絶縁膜を除去す
る手段、前記穴の中及び表面の絶縁膜上に金属を形成し
かつ前記金属を表面の絶縁膜上に上記下層導体配線の上
及びその周囲まで形成する手段、及び前記下層導体配線
の上の前記金属，絶縁膜，及び層間絶縁膜に部分的穴を
開ける手段、及び前記穴の周囲及び穴の側面に絶縁膜を
形成する手段、及び側面が絶縁膜で覆われた穴の中及び
表面の絶縁膜上に金属を形成する手段としてＦＩＢ（フ
ォーカスド・イオン・ビーム）装置を用いる請求項１記
載の半導体装置の故障解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004169A JP2699663B2 (ja) | 1991-01-18 | 1991-01-18 | 半導体装置の故障解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3004169A JP2699663B2 (ja) | 1991-01-18 | 1991-01-18 | 半導体装置の故障解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04243147A true JPH04243147A (ja) | 1992-08-31 |
| JP2699663B2 JP2699663B2 (ja) | 1998-01-19 |
Family
ID=11577237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3004169A Expired - Fee Related JP2699663B2 (ja) | 1991-01-18 | 1991-01-18 | 半導体装置の故障解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2699663B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100824A (ja) * | 2001-09-25 | 2003-04-04 | Sanyo Electric Co Ltd | 半導体装置とその測定パッド形成方法 |
| KR100622805B1 (ko) * | 2004-12-29 | 2006-09-18 | 동부일렉트로닉스 주식회사 | 집중 이온 빔 장치의 축적 전하 감소 방법 |
| CN105810606A (zh) * | 2016-04-19 | 2016-07-27 | 上海华虹宏力半导体制造有限公司 | 存储器电路接触孔层次失效点定位方法 |
| CN114236364A (zh) * | 2022-02-24 | 2022-03-25 | 上海聚跃检测技术有限公司 | 一种集成电路芯片的失效分析方法及*** |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100397609C (zh) * | 2006-08-04 | 2008-06-25 | 北京中星微电子有限公司 | 一种聚焦离子束修改集成电路的方法及集成电路 |
-
1991
- 1991-01-18 JP JP3004169A patent/JP2699663B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100824A (ja) * | 2001-09-25 | 2003-04-04 | Sanyo Electric Co Ltd | 半導体装置とその測定パッド形成方法 |
| KR100622805B1 (ko) * | 2004-12-29 | 2006-09-18 | 동부일렉트로닉스 주식회사 | 집중 이온 빔 장치의 축적 전하 감소 방법 |
| CN105810606A (zh) * | 2016-04-19 | 2016-07-27 | 上海华虹宏力半导体制造有限公司 | 存储器电路接触孔层次失效点定位方法 |
| CN114236364A (zh) * | 2022-02-24 | 2022-03-25 | 上海聚跃检测技术有限公司 | 一种集成电路芯片的失效分析方法及*** |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2699663B2 (ja) | 1998-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2956830B2 (ja) | 半導体装置の製造方法 | |
| JPH1092817A (ja) | 半導体装置及びその製造方法 | |
| US8093074B2 (en) | Analysis method for semiconductor device | |
| JP2002170784A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JPH04243147A (ja) | 半導体装置の故障解析方法 | |
| US6995074B2 (en) | Method for manufacturing a semiconductor wafer | |
| JP2949830B2 (ja) | 半導体装置の故障解析方法 | |
| JP3219147B2 (ja) | コンタクト不良箇所特定方法 | |
| JPH06101498B2 (ja) | 半導体装置の故障解析方法 | |
| US7232695B2 (en) | Method and apparatus for completely covering a wafer with a passivating material | |
| JP3064993B2 (ja) | 半導体集積回路の製造方法 | |
| JP3094945B2 (ja) | 半導体装置及びその製造方法 | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| JP2643583B2 (ja) | 半導体装置の故障解析方法 | |
| JPH04243146A (ja) | 半導体装置の故障解析方法 | |
| JPH0574890A (ja) | 半導体装置の故障解析方法 | |
| US6500685B2 (en) | Method for evaluating molding material with dams formed on a semiconductor substrate to define slits for capturing fillers contained in the molding material | |
| JP3560724B2 (ja) | 半導体集積回路装置 | |
| JP2745556B2 (ja) | 半導体装置の故障解析方法 | |
| JPH02100336A (ja) | 半導体装置の故障解析方法 | |
| JPS6057225B2 (ja) | 半導体装置の試験方法 | |
| JP3332022B2 (ja) | 半導体装置のダメージ評価方法 | |
| JP3856426B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01135048A (ja) | 半導体装置 | |
| JPH02226079A (ja) | 半導体装置の故障解析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970826 |
|
| LAPS | Cancellation because of no payment of annual fees |