JPH04238566A - マルチプロセッサ間バス通信方式 - Google Patents

マルチプロセッサ間バス通信方式

Info

Publication number
JPH04238566A
JPH04238566A JP609691A JP609691A JPH04238566A JP H04238566 A JPH04238566 A JP H04238566A JP 609691 A JP609691 A JP 609691A JP 609691 A JP609691 A JP 609691A JP H04238566 A JPH04238566 A JP H04238566A
Authority
JP
Japan
Prior art keywords
system bus
processor
common memory
receiving
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP609691A
Other languages
English (en)
Inventor
Hiroshi Nagakubo
長久保 博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP609691A priority Critical patent/JPH04238566A/ja
Publication of JPH04238566A publication Critical patent/JPH04238566A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数のプロセッサ間を
システムバスで接続し、さらに各プロセッサから共通に
アクセス可能な共通メモリを有するマルチプロセッサ間
バス通信方式に関する。
【0002】
【従来の技術】従来、この種のマルチプロセッサ間バス
通信方式は、送信側プロセッサから受信側プロセッサに
システムバスを介してデータを転送する際、データ転送
を実行する前に、受信側プロセッサが受信可能状態にあ
るかどうかを調べる。
【0003】この手順について、図3に図2を併せ参照
して説明する。図2は通常のマルチプロセッサ方式の一
例を示すブロック図、また図3は従来の一例を示すフロ
ーチャートである。
【0004】まず、図2に示すように、複数のプロセッ
サモジュール10は共通メモリ20に接続して共通デー
タの書き込みおよび読み出しをする一方、一つのシステ
ムバス30でデータの送受信を実行する。
【0005】プロセッサモジュール10はローカルメモ
リ11,中央処理装置12,共通メモリインタフェイス
13およびシステムバスプロセッサ14を有し、内部バ
ス15がそれぞれを連結して情報授受する。
【0006】ローカルメモリ11および中央処理装置1
2は通常の意味の装置であり、共通メモリインタフェイ
ス13は共通メモリ20を呼び出して情報の書き込み/
読み出しをする。
【0007】システムバスプロセッサ14は内部バッフ
ァをもち、システムバス30に接続する。
【0008】図3に示すように、中央処理装置12から
送信要求を受け付け(201)したシステムバスプロセ
ッサ14は、ローカルメモリ11から内部バッファ16
にデータを読み込み(202)システムバス30の使用
権を獲得(203)する。次いで、システムバスプロセ
ッサ14はシステムバス30に送信コマンドを送信(2
04)し、受信側からの信号を待つ。
【0009】手順204により、システムバス30を介
して受信側から承認信号を受信(205)したとき、シ
ステムバスプロセッサ14はシステムバス30を介して
データ転送(206)する。データ転送手順206の終
了でシステムバスの使用権は解放(207)される。
【0010】手順205で不承認信号を受信したとき、
システムバスプロセッサ14はシステムバスの使用権を
解放し、任意の時限を経てから再びシステムバスの使用
権獲得の手順203へ戻る。
【0011】一方、中央処理装置12から受信要求を受
け付け(211)したシステムバスプロセッサ14は、
受信の準備(212)をして、送信コマンドの到着を待
つ。
【0012】送信コマンドをシステムバス30を介して
受信(213)したとき、受信準備が完了(214)の
場合に、システムバスプロセッサ14は承認信号をシス
テムバス30を介して送信(215)する。
【0013】承認信号の送信により、システムバス30
を介してデータを受信するので、システムバスプロセッ
サ14はまず内部バッファ16に受信データを一時記憶
したのちローカルメモリ11に転送し格納(216)す
る。
【0014】手順214で受信準備が完了できない場合
、送信側へ不承認信号が送信(221)される。
【0015】
【発明が解決しようとする課題】上述した従来のマルチ
プロセッサ間バス通信方式は、送信側のプロセッサがシ
ステムバスを介してデータを転送する際に、いったんシ
ステムバスの使用権を獲得してからシステムバスを介し
て送信コマンドを送り、受信側より返送される信号が不
承認信号の場合は受信準備未完了と判断し、システムバ
スの使用権をいったん解放し、任意のタイミングを取っ
てから再びシステムバスの使用権を獲得し、送信コマド
を送る処理を繰り返すので、システムバスの使用率が受
信側のシステムバスプロセッサの状態に依存して高くな
るという欠点がある。
【0016】本発明の目的は、受信準備完了を確認した
のちシステムバスの使用権を獲得する手順とすることに
より、上記欠点を解消するマルチプロセッサ間バス通信
方式を提供することにある。
【0017】
【課題を解決するための手段】本発明によるマルチプロ
セッサ間バス通信方式は、複数のプロセッサが一つのシ
ステムバスを介してデータを相互に送受信するマルチプ
ロセッサ間バス通信方式において、複数の前記プロセッ
サが呼び出して情報の出し入れをする一つの共通メモリ
を有し、前記プロセッサが受信要求を受け付けたとき受
信準備を完了して受信準備完了情報を前記共通メモリの
所定領域に書き込む一方、送信要求があるとき前記共通
メモリの所定領域の受信準備完了情報を確認したのち前
記システムバスにデータを送信する。
【0018】
【実施例】次に本発明について図1および図2を併せ参
照して説明する。図1は本発明の一実施例を示すフロー
チャート、また図2は通常のマルチプロセッサ方式の一
例を示すブロック図である。
【0019】図2については、従来の技術の項で既に説
明したのでここでの説明は省略する。
【0020】図1に示すように、まず送信処理について
は、システムバスプロセッサ14が中央処理装置12か
らの送信要求を受けつける(101)と、ローカルメモ
リ11から内部バッファ16にデータを読み込み(10
2)、受信側の状態を見るために共通メモリ20上の受
信準備完了情報を検索し(103)、受信準備完了にな
るのを待ち合わせる(104)。システムバスプロセッ
サ14は、受信準備完了になると共通メモリ20上の該
当する情報を初期状態にクリア処理し(105)、シス
テムバス30の使用権を獲得し(106)たのち、シス
テムバス30経由で受信側のシステムバスプロセッサに
データ転送(107)を開始する。そして、転送終了時
にシステムバスプロセッサ14はシステムバス30の使
用権を解放して(108)送信処理は終了する。
【0021】次に受信処理については、送信処理と同様
に、まずシステムバスプロセッサ14が中央処理装置1
2からの受信要求を受けつける(111)。次に、シス
テムバスプロセッサ14は、受信要求に対するデータを
送信側のシステムバスプロセッサからシステムバス30
経由で受信できるか内部バッファ16などを調べて受信
準備し(112)、受信準備完了になるのを待ち合わせ
る(113)。
【0022】そして、システムバスプロセッサ16は受
信準備完了になったとき、共通メモリ20上に受信準備
完了情報を書き込み(114)、システムバス30経由
で送信側システムバスプロセッサから送られてくるデー
タを待ち、データを受信したとき内部バッファ16に一
時記憶したのち、受信側のローカルメモリ11に転送格
納し(115)て、受信処理を終了する。
【0023】本実施例ではマルチプロセッサを構成する
プロセッサとしてプロセッサモジュールという名称を使
用し、また機能ブロックを図示して説明したが、機能の
ブロック構成は分散併合の形式が多く、上記説明が本発
明を限定するものではない。
【0024】
【発明の効果】以上説明したように本発明は、送信側プ
ロセッサが受信側プロセッサの受信可能状態を認識する
ために、共通メモリの所定領域に受信準備完了情報を記
憶し、この完了情報を索引することにより、システムバ
スを使用せずに送信側プロセッサが受信側プロセッサの
状態を知ることができ、受信側プロセッサが受信可能で
ある時のみシステムバスの使用権を獲得して確実にデー
タ転送を行うことができるので、従来にくらべて、シス
テムバスの使用率を下げることで、システムバス自体の
転送容量を増大できる効果がある。
【図面の簡単な説明】
【図1】本発明のマルチプロセッサ間バス通信方式の一
実施例を示すフローチャートである。
【図2】通常のマルチプロセッサ方式の一例を示す機能
ブロック図である。
【図3】従来の一例を示すフローチャートである。
【符号の説明】
10    プロセッサモジュール(プロセッサ)11
    ローカルメモリ 12    中央処理装置 14    システムバスプロセッサ 20    共通メモリ 30    システムバス

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  複数のプロセッサが一つのシステムバ
    スを介してデータを相互に送受信するマルチプロセッサ
    間バス通信方式において、複数の前記プロセッサが呼び
    出して情報の出し入れをする一つの共通メモリを有し、
    前記プロセッサが受信要求を受け付けたとき受信準備を
    完了して受信準備完了情報を前記共通メモリの所定領域
    に書き込む一方、送信要求があるとき前記共通メモリの
    所定領域の受信準備完了情報を確認したのち前記システ
    ムバスにデータを送信することを特徴とするマルチプロ
    セッサ間バス通信方式。
JP609691A 1991-01-23 1991-01-23 マルチプロセッサ間バス通信方式 Pending JPH04238566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP609691A JPH04238566A (ja) 1991-01-23 1991-01-23 マルチプロセッサ間バス通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP609691A JPH04238566A (ja) 1991-01-23 1991-01-23 マルチプロセッサ間バス通信方式

Publications (1)

Publication Number Publication Date
JPH04238566A true JPH04238566A (ja) 1992-08-26

Family

ID=11628981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP609691A Pending JPH04238566A (ja) 1991-01-23 1991-01-23 マルチプロセッサ間バス通信方式

Country Status (1)

Country Link
JP (1) JPH04238566A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110471870A (zh) * 2019-08-14 2019-11-19 Oppo广东移动通信有限公司 多***运行的方法、装置、电子设备及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110471870A (zh) * 2019-08-14 2019-11-19 Oppo广东移动通信有限公司 多***运行的方法、装置、电子设备及存储介质

Similar Documents

Publication Publication Date Title
JPH0337221B2 (ja)
JPH04238566A (ja) マルチプロセッサ間バス通信方式
JPS5833970B2 (ja) プロセッサ間通信方式
JPH054040Y2 (ja)
KR950009763B1 (ko) 2개의 cpu로 구성된 시스팀에서의 cpu간 데이타 전송 및 동기화 방법
JP2825914B2 (ja) プロセッサ間通信方式
JPS6126706B2 (ja)
EP0055763B1 (en) Input/output processor and method of communication for data processing system
JPH02270432A (ja) Isdnのdチャネルプロトコル多重処理方式
JP2713204B2 (ja) 情報処理システム
JPS59119439A (ja) バツフア・ビジ−回避方式
JPH04353959A (ja) 分散型ファイル転送プログラムのデータ受信方式
JPS59132257A (ja) 共通バス情報転送方式
JPS60109351A (ja) デ−タ交換装置
JPH1115803A (ja) 並列計算機におけるデータ送受信方法
JPH04156030A (ja) データの連結によるデータ転送の高速化方式
JPH0478249A (ja) 通信制御方法
JPH04220847A (ja) コンピュータ間通信方法
JPH0243655A (ja) データ転送装置
JPS62262541A (ja) 共有メモリアクセス排他制御方式
JPS6029987B2 (ja) デ−タ転送制御方式
JPH02182062A (ja) 通信制御方式および通信アダプタ
JPH0734190B2 (ja) デ−タ伝送システムにおける通信制御装置
JPS6074836A (ja) デ−タ転送方式
JPS6348214B2 (ja)