JPH04237312A - Position of origin detecting circuit - Google Patents

Abstract

PURPOSE:To detect the same position of an optional origin even when detection heads are moved from any direction of a scale on which divisions are formed. CONSTITUTION:The 1st to 4th detection heads 2 to 5 are arranged. When the 1st to 4th heads 2 to 5 are relatively moved on the scale 1, a lambda pulse signal P1 corresponding to the division period of the scale 1 is obtained by the 1st and 2nd heads 2, 3 and the 1st and 2nd square wave signals ZN, ZP corresponding to a magnet 6 are obtained by the 3rd and 4th heads 4, 5. The number N of pulses of said lambda pulse signal P1 during the period of holding the AND output of the signals ZN, ZP at a prescribed level is counted and stored. Thereby when the 1st to 4th heads 2 to 5 are moved in one direction, the initial pulse is determined as an origin position, and when the heads 2 to 5 are moved in the reversed direction against said direction, the N-th pulse output is determined as the position of origin.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】0001

【産業上の利用分野】本発明は、例えば、工作機械の位
置決め用スケールに設定された原点位置を検出するのに
適用して好適な原点位置検出回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an origin position detection circuit suitable for detecting an origin position set on a positioning scale of a machine tool, for example.

【０００２】0002

【従来の技術】従来、例えば、工作機械における工具位
置を読み取る場合、一定周期の磁気目盛が記録された磁
気スケールをその工作機械の基準面に取り付け、その磁
気スケールを工具側に取り付けられた磁気ヘッドにより
読み取ることで工具の位置を検出するようにしていた。 この場合、一般には、磁気スケール側に原点位置が形成
され、この原点位置を基準に工具の位置が移動制御され
ていた。この原点位置を検出するための従来技術として
、例えば、本出願人の出願による特開昭第５９−１７８
３０９号公報に開示された技術がある。この技術は、先
ず、一定周期の目盛を有する磁気スケールの所定位置に
原点設定用部材としての磁石を配置する。次に、このス
ケールに対して、相互に（ｍ＋１／４）目盛周期（ｍは
整数）離れて配置された第１および第２の検出ヘッドを
スケールの長さ方向に相対的に移動して目盛周期に対応
するパルス信号を得るとともに、上記第１および第２の
検出ヘッドと一体的に移動する第３の検出ヘッドにより
上記原点設定用部材に対応した方形波信号を得る。そし
て、この方形波信号がローレベルからハイレベルに遷移
した後に到来する上記パルス信号のうちの最初のパルス
出力を原点位置とするように構成したものである。この
技術においては、また、上記第３の検出ヘッドにコンパ
レータが組み込まれており、このコンパレータの基準電
圧を可変することにより、上記方形波信号の信号遷移点
を上記スケールに形成されている目盛周期の中央位置、
言い換えれば、隣り合う目盛の中間位置に設定すること
で原点位置検出の際にジッタが発生しないようにしてい
る。[Prior Art] Conventionally, for example, when reading the position of a tool in a machine tool, a magnetic scale on which a magnetic scale of a certain period is recorded is attached to the reference surface of the machine tool, and the magnetic scale is attached to a magnetic field attached to the tool side. The position of the tool was detected by reading it with a head. In this case, generally, an origin position is formed on the magnetic scale side, and the movement of the tool is controlled based on this origin position. As a conventional technique for detecting this origin position, for example, Japanese Patent Application Laid-Open No. 59-178 filed by the present applicant
There is a technique disclosed in Publication No. 309. In this technique, first, a magnet as an origin setting member is placed at a predetermined position on a magnetic scale having graduations with a constant period. Next, the first and second detection heads, which are placed apart from each other by (m+1/4) graduation periods (m is an integer), are moved relative to this scale in the length direction of the scale to create a graduation. A pulse signal corresponding to the period is obtained, and a square wave signal corresponding to the origin setting member is obtained by a third detection head that moves integrally with the first and second detection heads. The configuration is such that the first pulse output of the pulse signals that arrives after the square wave signal transitions from low level to high level is set as the origin position. In this technology, a comparator is also built into the third detection head, and by varying the reference voltage of this comparator, the signal transition point of the square wave signal is set to the scale period formed on the scale. center position,
In other words, by setting the scale at an intermediate position between adjacent scale marks, jitter is prevented from occurring when detecting the origin position.

【０００３】0003

【発明が解決しようとする課題】しかしながら、上述し
た従来の原点位置検出回路では、スケール上、所定の一
方向から上記第１〜第３の検出ヘッドを移動させたとき
にのみ設定された原点位置を正しく検出することができ
るが、その反対方向から移動させたときには同一の原点
位置を検出することができないという問題があった。こ
の問題は、特に、原点位置を基準に長さを表示する表示
回路において、上述のように反対方向から移動させたと
きには長さ表示が偽の表示になるという不都合を発生す
る。[Problems to be Solved by the Invention] However, in the conventional origin position detection circuit described above, the origin position is set only when the first to third detection heads are moved from one predetermined direction on the scale. However, when moving from the opposite direction, the same origin position cannot be detected. This problem particularly causes an inconvenience in a display circuit that displays the length based on the origin position, in that when the length is moved from the opposite direction as described above, the length display becomes a false display.

【０００４】本発明はこのような課題に鑑みてなされた
ものであり、一定周期の目盛を有するスケールのどちら
の方向から検出ヘッドを移動しても同一の原点位置を検
出することのできる原点位置検出回路を提供することを
目的とする。[0004] The present invention has been made in view of these problems, and it is an origin position that can detect the same origin position no matter which direction the detection head is moved from on a scale having graduations with a constant period. The purpose is to provide a detection circuit.

【０００５】[0005]

【課題を解決するための手段】本発明原点位置検出回路
は、例えば、図１、図２および図５に示すように、一定
周期の目盛を有するスケール１と、スケール１の所定位
置に配置された原点設定用部材６と、第１および第２の
検出ヘッド２，３を有し、この第１および第２の検出ヘ
ッド２，３とスケール１との相対移動に応じてスケール
１の目盛周期に対応する周期を有するパルス信号Ｐ１を
出力するパルス信号発生回路１１と、第１および第２の
検出ヘッド２，３と一体的に移動するように配置されて
、原点設定用部材６に対応してそれぞれ第１および第２
の方形波信号ＺＮ，ＺＰを出力する第３および第４の検
出ヘッド４，５と、パルス信号Ｐ１と第１および第２の
方形波信号ＺＮ，ＺＰとが供給される信号処理回路２５
とを備え、信号処理回路２５は、第１〜第４の検出ヘッ
ド２〜５が一の方向に移動したとき、第１および第２の
方形波信号ＺＮ，ＺＰの論理積出力Ｓ１１が所定レベル
（ハイレベル）になった後の上記パルス信号Ｐ１におけ
る最初のパルス出力ＰＢを原点位置とするとともに論理
積出力Ｓ１１が所定レベル（ハイレベル）になっている
間の上記パルス信号Ｐ１のパルス数Ｎを記憶し、一方、
第１〜第４の検出ヘッド２〜５が上記一の方向と反対方
向に移動したとき、第１および第２の方形波信号ＺＮ，
ＺＰの論理積出力Ｓ１１が所定レベル（ハイレベル）に
なった後にパルス信号Ｐ１のパルス数がＮとなるパルス
出力ＰＢを原点位置とするようにしたものである。[Means for Solving the Problems] The origin position detection circuit of the present invention includes, for example, a scale 1 having graduations with a constant period, and a circuit arranged at a predetermined position of the scale 1, as shown in FIGS. 1, 2, and 5. It has an origin setting member 6 and first and second detection heads 2 and 3, and the scale period of the scale 1 is adjusted according to the relative movement between the first and second detection heads 2 and 3 and the scale 1. A pulse signal generating circuit 11 that outputs a pulse signal P1 having a period corresponding to the first and second
a signal processing circuit 25 to which the pulse signal P1 and the first and second square wave signals ZN, ZP are supplied;
The signal processing circuit 25 is configured such that when the first to fourth detection heads 2 to 5 move in one direction, the AND output S11 of the first and second square wave signals ZN and ZP is at a predetermined level. The first pulse output PB of the pulse signal P1 after reaching the (high level) is set as the origin position, and the number N of pulses of the pulse signal P1 while the AND output S11 is at a predetermined level (high level) On the other hand,
When the first to fourth detection heads 2 to 5 move in the opposite direction to the first direction, the first and second square wave signals ZN,
The origin position is the pulse output PB where the number of pulses of the pulse signal P1 becomes N after the AND output S11 of ZP reaches a predetermined level (high level).

【０００６】[0006]

【作用】本発明によれば、第１および第２の検出ヘッド
２，３を有するパルス信号発生回路１１によりスケール
１の目盛周期に対応する周期を有するパルス信号Ｐ１を
得、一方、第３および第４の検出ヘッド４，５により原
点設定用部材６に対応して第１および第２の方形波信号
ＺＮ，ＺＰを得る。そして、信号処理回路２５により上
記第１および第２の方形波信号ＺＮ，ＺＰの論理積をと
り、その論理積出力Ｓ１１が所定レベル（ハイレベル）
を維持している間における上記パルス信号Ｐ１のパルス
数Ｎを計数し記憶する。これにより、第１〜第４の検出
ヘッド２〜５が一の方向に移動したとき、上記論理積出
力Ｓ１１が所定レベル（ハイレベル）になった後の上記
パルス信号Ｐ１における最初のパルス出力ＰＢを原点位
置にするとともに、第１〜第４の検出ヘッド２〜５が上
記一の方向と反対方向に移動したとき、上記論理積出力
Ｓ１１が所定レベル（ハイレベル）になった後の第Ｎ個
めのパルス出力ＰＢを原点位置にすることにより、第１
〜第４の検出ヘッド２〜５をスケール１のどちらの方向
から移動しても同一の原点位置を検出することのできる
。[Operation] According to the present invention, the pulse signal generation circuit 11 having the first and second detection heads 2 and 3 generates the pulse signal P1 having a period corresponding to the graduation period of the scale 1, while the third and second detection heads The fourth detection heads 4 and 5 obtain first and second square wave signals ZN and ZP corresponding to the origin setting member 6. Then, the signal processing circuit 25 performs the logical product of the first and second square wave signals ZN and ZP, and the logical product output S11 is at a predetermined level (high level).
The number N of pulses of the pulse signal P1 while maintaining the pulse signal P1 is counted and stored. As a result, when the first to fourth detection heads 2 to 5 move in one direction, the first pulse output PB in the pulse signal P1 after the AND output S11 reaches a predetermined level (high level) is the origin position and the first to fourth detection heads 2 to 5 move in the opposite direction to the first direction, the Nth detection head after the AND output S11 reaches a predetermined level (high level). By setting the second pulse output PB to the origin position, the first
~No matter which direction of the scale 1 the fourth detection heads 2 to 5 are moved from, the same origin position can be detected.

【０００７】[0007]

【実施例】以下、本発明原点位置検出回路の一実施例に
ついて図面を参照して説明する。図２において、１は磁
気スケールであり、一定周期（例えば２００μｍ）の正
弦波波信号による磁気目盛が形成されている。この磁気
スケール１の長さ方向Ｌには、原点設定用部材としての
磁石６が配置されている。この磁石６をスケール１上、
任意の位置に配置することにより、以下に説明するよう
に、その磁石６を基準としてスケール１の任意の位置に
原点を設定することができる。磁気スケール１上を長さ
方向Ｌに相対移動する磁気ヘッドである第１および第２
の検出ヘッド２，３が設けられている。第１の検出ヘッ
ド２と第２の検出ヘッド３との間隔Ｐは、上記一定周期
をλとするときＰ＝（ｍ±１／４）・λ（ｍは整数）の
間隔に配置されている。さらに、これら第１および第２
の検出ヘッド２，３と一体的に移動して、上記磁石６の
磁気を検出する第３および第４の検出ヘッド４，５が配
置されている。これら第３および第４の検出ヘッド４，
５には波形整形回路７が接続されている。波形整形回路
７は、それぞれ、基準レベルを可変抵抗器８，９で変え
ることのできる二つのコンパレータ４１，４２を有して
いる。このコンパレータ４１，４２は、第３および第４
の検出ヘッド４，５の出力信号ＺＤＮ，ＺＤＰを波形整
形して立ち上がりおよび立ち上がりの急峻な第１および
第２の方形波信号ＺＮ，ＺＰにして出力するものである
。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the origin position detection circuit of the present invention will be described below with reference to the drawings. In FIG. 2, 1 is a magnetic scale, and a magnetic scale is formed by a sine wave signal with a constant period (for example, 200 μm). A magnet 6 as an origin setting member is arranged in the length direction L of the magnetic scale 1. Place this magnet 6 on scale 1,
By arranging it at an arbitrary position, the origin can be set at an arbitrary position on the scale 1 with the magnet 6 as a reference, as described below. A first and second magnetic head that relatively moves in the length direction L on the magnetic scale 1.
Detection heads 2 and 3 are provided. The interval P between the first detection head 2 and the second detection head 3 is arranged at an interval of P=(m±1/4)·λ (m is an integer), where λ is the above-mentioned constant period. . Furthermore, these first and second
Third and fourth detection heads 4 and 5 are arranged which move together with the detection heads 2 and 3 to detect the magnetism of the magnet 6. These third and fourth detection heads 4,
5 is connected to a waveform shaping circuit 7. The waveform shaping circuit 7 has two comparators 41 and 42 whose reference levels can be changed by variable resistors 8 and 9, respectively. The comparators 41 and 42 are connected to the third and fourth comparators.
The output signals ZDN, ZDP of the detection heads 4, 5 are waveform-shaped and output as first and second square wave signals ZN, ZP with steep rises.

【０００８】一方、第１および第２の検出ヘッド２，３
はパルス信号発生回路１１に接続されている。このパル
ス信号発生回路１１は、例えば、２０ＭＨＺの周波数を
有する信号Ｓ１を出力する発振器１２を有している。こ
の発振器１２の出力信号Ｓ１は分周器１３によって分周
され、この分周器１３は、１０ＭＨＺのクロックパルス
ＣＰと、方形波信号である５０ｋＨＺの基準信号Ｓ２と
、２５ｋＨＺの方形波信号Ｓ３とを出力する。この方形
波信号Ｓ３は励磁回路１４により正弦波状の励磁電流信
号に変換されて、可飽和コイルの構成にされている第１
および第２の検出ヘッド２，３に供給される。これら第
１および第２の検出ヘッド２，３が磁気スケール１上を
相対的に移動することでこれら第１および第２の検出ヘ
ッド２，３から磁気スケール１によって正弦波状に変調
された信号が得られる。ここで、第１の検出ヘッド２か
らの正弦波状に変調された信号はπ／２の移相器１５を
通じて加算器１７の一方の入力端子に供給され、第２の
検出ヘッド３からの正弦波状に変調された信号は直接加
算器１７の他方の入力端子に供給される。加算器１７に
よって加算された信号は帯域通過フィルタ１８を通じて
位相変調信号Ｓ５に変換される。この位相変調信号Ｓ５
は、周知のように（例えば、特開昭第５９−１７８３０
９号公報または実開昭第５８−５３４８４号公報に開示
されている）、つぎの式（１）に示すように表される信
号である。 Ｓ５＝ｓｉｎ（ωｔ＋（２π／λ）ｘ）　　　　　　　
　……　　（１）ここで、記号ｘは磁気スケール１の長
さ方向Ｌの移動距離を表し、ωはω＝２・π・（５０ｋ
ＨＺ）である。す。この位相変調信号Ｓ５がリミッタ回
路１９により波形整形されて方形波の出力信号である位
相変調信号Ｓ６が出力される。この位相変調信号Ｓ６と
分周器１３からの出力信号である基準信号Ｓ２とクロッ
クパルスＣＰとがフリップフロップ２１，２２および５
入力アンド回路２３に供給され、アンド回路２３から磁
気スケール１の目盛周期λに対応する周期を有するパル
ス信号（以下、λパルス信号という）Ｐ１が出力される
。なお、位相変調信号Ｓ６とクロックパルスＣＰとは移
動判定回路２０にも供給され、この移動判定回路２０か
ら２値信号である移動判定信号Ｓ７がアンド回路２３の
一の入力端子に供給される。移動判定回路２０の詳細に
ついては後述する。On the other hand, the first and second detection heads 2 and 3
is connected to the pulse signal generation circuit 11. This pulse signal generation circuit 11 includes an oscillator 12 that outputs a signal S1 having a frequency of 20 MHz, for example. The output signal S1 of this oscillator 12 is divided by a frequency divider 13, which divides the frequency into a 10 MHz clock pulse CP, a 50 kHz reference signal S2 which is a square wave signal, and a 25 kHz square wave signal S3. Output. This square wave signal S3 is converted into a sinusoidal exciting current signal by the exciting circuit 14, and the first coil is configured as a saturable coil.
and is supplied to the second detection heads 2 and 3. As these first and second detection heads 2 and 3 move relative to each other on the magnetic scale 1, signals modulated in a sinusoidal manner by the magnetic scale 1 are transmitted from these first and second detection heads 2 and 3. can get. Here, the sinusoidally modulated signal from the first detection head 2 is supplied to one input terminal of the adder 17 through the π/2 phase shifter 15, and the sinusoidally modulated signal from the second detection head 3 is supplied to one input terminal of the adder 17. The modulated signal is directly supplied to the other input terminal of the adder 17. The signal added by the adder 17 is converted into a phase modulation signal S5 through a bandpass filter 18. This phase modulation signal S5
As is well known (for example, Japanese Patent Application Laid-Open No. 59-17830
(disclosed in Japanese Patent No. 9 or Japanese Utility Model Application Publication No. 58-53484), and is a signal expressed as shown in the following equation (1). S5=sin(ωt+(2π/λ)x)
... (1) Here, the symbol x represents the moving distance in the length direction L of the magnetic scale 1, and ω is ω=2・π・(50k
HZ). vinegar. This phase modulation signal S5 is waveform-shaped by the limiter circuit 19, and a phase modulation signal S6, which is a square wave output signal, is output. This phase modulation signal S6, the reference signal S2 which is the output signal from the frequency divider 13, and the clock pulse CP are connected to the flip-flops 21, 22 and 5.
The signal is supplied to the input AND circuit 23, and the AND circuit 23 outputs a pulse signal (hereinafter referred to as a λ pulse signal) P1 having a period corresponding to the graduation period λ of the magnetic scale 1. Note that the phase modulation signal S6 and the clock pulse CP are also supplied to a movement determination circuit 20, and from this movement determination circuit 20, a movement determination signal S7, which is a binary signal, is supplied to one input terminal of an AND circuit 23. Details of the movement determination circuit 20 will be described later.

【０００９】このパルス信号発生回路１１の出力信号で
あるλパルス信号Ｐ１と波形整形回路７の出力信号であ
る第１および第２の方形波信号ＺＮ，ＺＰとが図１に示
す信号処理回路２５に供給される。信号処理回路２５は
、これらλパルス信号Ｐ１と第１および第２の方形波信
号ＺＮ，ＺＰとが供給されて論理積信号Ｓ１１を出力す
るアンド回路２６とこのアンド回路回路２６の出力であ
る論理積信号Ｓ１１を計数するカウンタ２７を有してい
る。このカウンタ２７のクリア入力端子ＣＬには抵抗器
２８とスイッチ２９とからなるクリア回路の出力信号が
インバータ３０を通じて供給されている。このカウンタ
２７による計数値Ｎは、数値設定器であるディップスイ
ッチ３１に設定され、ディップスイッチ３１の設定値Ｎ
はコンパレータ３２の基準入力端子Ｂに設定される。な
お、ディップスイッチ３１に代替して、カウンタ２７の
出力端子Ｑとコンパレータ３２の基準入力端子Ｂ間にマ
イクロコンピュータを挿入して自動的に設定値Ｎを設定
することもできる。コンパレータ３２の比較入力端子Ａ
にはカウンタ３３の計数値が供給される。このカウンタ
３３の計数入力端子Ａにはλパルス信号Ｐ１供給され、
そのクリア入力端子ＣＬには、第１および第２の方形波
信号ＺＮ，ＺＰが供給されているフリップフロップ３４
の反転出力（以下，反転出力／Ｑという）が供給されて
いる。また、コンパレータ３２の出力２値信号である判
定結果信号Ｚ１はフリップフロップ３６のクロック入力
端子ＣＫに供給され、このフリップフロップ３６のデー
タ入力端子Ｄおよびクリア入力端子ＣＫには第１の方形
波信号ＺＮが供給されている。このフリップフロップ３
６の出力信号Ｚ３はオア回路３７の一方の入力端子に供
給される。このオア回路３７の他方の入力端子には第１
の方形波信号ＺＮがフリップフロップ３８（信号Ｚ４）
およびフリップフロップ３９を通じて信号Ｚ５として供
給されている。このオア回路３７から原点信号Ｚ６が出
力される。この原点信号Ｚ６は端子４０を通じて図示し
ない表示回路等に供給される。The λ pulse signal P1, which is the output signal of the pulse signal generation circuit 11, and the first and second square wave signals ZN, ZP, which are the output signals of the waveform shaping circuit 7, are processed by the signal processing circuit 25 shown in FIG. supplied to The signal processing circuit 25 includes an AND circuit 26 that is supplied with the λ pulse signal P1 and the first and second square wave signals ZN, ZP and outputs an AND signal S11, and a logic circuit that is the output of the AND circuit 26. It has a counter 27 that counts the product signal S11. An output signal from a clear circuit including a resistor 28 and a switch 29 is supplied to the clear input terminal CL of the counter 27 through an inverter 30. The counted value N by this counter 27 is set in a dip switch 31 which is a numerical value setting device, and the set value N of the dip switch 31 is
is set to the reference input terminal B of the comparator 32. Note that instead of the dip switch 31, a microcomputer may be inserted between the output terminal Q of the counter 27 and the reference input terminal B of the comparator 32 to automatically set the set value N. Comparison input terminal A of comparator 32
is supplied with the count value of the counter 33. A λ pulse signal P1 is supplied to the counting input terminal A of the counter 33,
A flip-flop 34 has its clear input terminal CL supplied with first and second square wave signals ZN and ZP.
An inverted output (hereinafter referred to as inverted output/Q) is supplied. Further, the determination result signal Z1, which is a binary output signal of the comparator 32, is supplied to the clock input terminal CK of the flip-flop 36, and the data input terminal D and clear input terminal CK of this flip-flop 36 are supplied with the first square wave signal. ZN is supplied. This flip flop 3
The output signal Z3 of No. 6 is supplied to one input terminal of the OR circuit 37. The other input terminal of this OR circuit 37 has a first
The square wave signal ZN of the flip-flop 38 (signal Z4)
and is supplied through flip-flop 39 as signal Z5. The OR circuit 37 outputs the origin signal Z6. This origin signal Z6 is supplied to a display circuit (not shown) through a terminal 40.

【００１０】図２に示した移動判定回路２０は図３に示
すように構成されている。この移動判定回路２０はフリ
ップフロップ４５を有している。このフリップフロップ
４５には図２に示すパルス信号発生回路１１から位相変
調信号Ｓ６とクロックパルスＣＰとが供給されている。 フリップフロップ４５の出力信号Ｓ１３はオア回路４６
とフリップフロップ４７とアンド回路４９に供給されて
いる。オア回路４６にはクロックパルスＣＰも供給され
その出力はカウンタ５０の計数入力端子Ａに供給されて
いる。フリップフロップ４７にはクロックパルスＣＰも
供給されその出力信号Ｓ１４はフリップフロップ５１に
供給されるとともにアンド回路４９に供給される。アン
ド回路４９の出力信号はクリア信号Ｓ１６としてカウン
タ５０のクリア入力端子ＣＬに供給される。カウンタ５
０による計数値はコンパレータ５２の比較入力端子Ａに
供給される。このコンパレータ５２の基準入力端子Ｂに
はディップスイッチ５３に設定された判定値Ｂが設定さ
れている。なお、この実施例において、その判定値Ｂは
Ｂ＝１００に設定されている（その理由は後述する）。 コンパレータ５２の出力２値信号である比較結果信号Ｓ
１５はフリップフロップ５１のデータ入力端子Ｄに供給
されこのフリップフロップ５１の反転出力／Ｑが移動判
定信号Ｓ７として図２に示すアンド回路２３の一の入力
端子に供給される。The movement determination circuit 20 shown in FIG. 2 is constructed as shown in FIG. This movement determination circuit 20 has a flip-flop 45. This flip-flop 45 is supplied with a phase modulation signal S6 and a clock pulse CP from the pulse signal generation circuit 11 shown in FIG. The output signal S13 of the flip-flop 45 is sent to the OR circuit 46.
and is supplied to a flip-flop 47 and an AND circuit 49. A clock pulse CP is also supplied to the OR circuit 46, and its output is supplied to the counting input terminal A of the counter 50. A clock pulse CP is also supplied to the flip-flop 47, and its output signal S14 is supplied to the flip-flop 51 and also to the AND circuit 49. The output signal of the AND circuit 49 is supplied to the clear input terminal CL of the counter 50 as a clear signal S16. counter 5
The count value of 0 is supplied to the comparison input terminal A of the comparator 52. A reference input terminal B of this comparator 52 is set with a judgment value B set in a dip switch 53. Note that in this embodiment, the determination value B is set to B=100 (the reason will be described later). Comparison result signal S which is the output binary signal of comparator 52
15 is supplied to the data input terminal D of the flip-flop 51, and the inverted output /Q of this flip-flop 51 is supplied as the movement determination signal S7 to one input terminal of the AND circuit 23 shown in FIG.

【００１１】次に、上述の実施例の動作について図４，
図５の波形図を参照して説明する。磁気スケール１に対
して第１〜第４の検出ヘッド２〜５が相対的に長さ方向
Ｌに移動しているとき、図４Ｆに示すように、第１およ
び第２の検出ヘッド２，３に関連してアンド回路２３か
ら磁気スケール１の目盛周期λに対応して位相変調され
たλパルス信号Ｐ１（その周期λ１は、λ１＝１／５０
ｋＨＺ＝２０μＳである）が発生する。移動していない
ときにはλパルス信号Ｐ１は発生しない。なお、第１〜
第４の検出ヘッド２〜５が移動しているかどうかの判定
は移動判定回路２０によって行われる。Next, regarding the operation of the above-mentioned embodiment, FIG.
This will be explained with reference to the waveform diagram in FIG. When the first to fourth detection heads 2 to 5 are moving in the length direction L relative to the magnetic scale 1, as shown in FIG. 4F, the first and second detection heads 2 and 3 λ pulse signal P1 which is phase-modulated corresponding to the graduation period λ of the magnetic scale 1 from the AND circuit 23 (the period λ1 is λ1=1/50)
kHz = 20 μS) occurs. When the robot is not moving, the λ pulse signal P1 is not generated. In addition, the first
The movement determination circuit 20 determines whether the fourth detection heads 2 to 5 are moving.

【００１２】ここで、移動判定回路２０の動作を説明す
る。移動判定回路２０（図３参照）のフリップフロップ
４５のデータ入力端子Ｄには、リミッタ回路１９からの
位相変調信号Ｓ６（図５Ｂ参照）供給されている。静止
時における位相変調信号Ｓ６のデューティは１：１であ
り、そのローレベルとハイレベルの区間はそれぞれ１０
μＳ（周波数は５０ｋＨＺである）である。また、フリ
ップフロップ４５のクロック入力端子ＣＫにはクロック
パルスＣＰ（図５Ａ参照）が供給されている。このクロ
ックパルスＣＰは、上述したように１０ＭＨＺであるの
で、周期ＴＣＰはＴＣＰ＝０．１μＳになり、スケール
１の波長λ１が２００μｍであることを考慮すると測定
分解能は１μｍ（２００μｍ×０．１μＳ÷２０μＳ）
になる。図５Ｂに示すように、先ず、時刻ｔ１点で位相
変調信号Ｓ６がローレベルからハイレベルに移ったとす
る。そうすると、パルスＣＰ１（図５Ａ参照）によりフ
リップフロップ４５の出力信号Ｓ１３（図５Ｃ参照）は
ローレベルからハイレベルに移る。この出力信号Ｓ１３
はオア回路４６を通じてカウンタ５０の計数入力端子Ａ
に供給されるので、カウンタ５０は計数禁止状態になる
。また、このハイレベルの出力信号Ｓ１３はフリップフ
ロップ４７のデータ入力端子Ｄにも供給されている。し
たがって、パルスＣＰ２（図５Ａ参照）により、図５Ｄ
に示すように、信号Ｓ１４がローレベルからハイレベル
に移る。この時点で、フリップフロップ５１のデータ入
力端子Ｄには、比較結果信号Ｓ１５（図５Ｅ参照）のロ
ーレベルの信号が供給されているので、移動判定信号Ｓ
７はローレベルからハイレベルに移る。移動判定信号Ｓ
７（図５参照）がハイレベル状態の場合には、第１〜第
４の磁気ヘッド２〜５が磁気スケール１上を相対的に移
動していることに対応している（ローレベルの場合には
停止している）。この移動判定信号Ｓ７は図２に示すア
ンド回路２３の一の入力に供給されているので、第１〜
第４の検出ヘッド２〜５がスケール１に対して相対的に
移動しているときには、上記したように、アンド回路２
３から図４Ｆに示すλパルス信号Ｐ１が出力される。な
お、信号Ｓ１４がローレベルからハイレベルに移った時
点でアンド回路４９の出力クリア信号Ｓ１６（図５Ｇ参
照）はローレベルからハイレベルに移るのでその時点で
カウンタ５０の計数値はクリアされる。The operation of the movement determination circuit 20 will now be explained. A phase modulation signal S6 (see FIG. 5B) from the limiter circuit 19 is supplied to the data input terminal D of the flip-flop 45 of the movement determination circuit 20 (see FIG. 3). The duty of the phase modulation signal S6 when stationary is 1:1, and its low level and high level sections are each 10
μS (frequency is 50kHz). Further, a clock pulse CP (see FIG. 5A) is supplied to the clock input terminal CK of the flip-flop 45. Since this clock pulse CP is 10 MHZ as mentioned above, the period TCP is TCP = 0.1 μS, and considering that the wavelength λ1 of scale 1 is 200 μm, the measurement resolution is 1 μm (200 μm × 0.1 μS ÷ 20μS)
become. As shown in FIG. 5B, it is assumed that the phase modulation signal S6 shifts from low level to high level at time t1. Then, the output signal S13 (see FIG. 5C) of the flip-flop 45 changes from low level to high level due to pulse CP1 (see FIG. 5A). This output signal S13
is the counting input terminal A of the counter 50 through the OR circuit 46.
, the counter 50 becomes in a counting prohibited state. Further, this high level output signal S13 is also supplied to the data input terminal D of the flip-flop 47. Therefore, by pulse CP2 (see FIG. 5A), FIG.
As shown in FIG. 2, the signal S14 changes from low level to high level. At this point, the low level signal of the comparison result signal S15 (see FIG. 5E) is supplied to the data input terminal D of the flip-flop 51, so the movement determination signal S
7 moves from low level to high level. Movement determination signal S
7 (see FIG. 5) is at a high level, this corresponds to the fact that the first to fourth magnetic heads 2 to 5 are relatively moving on the magnetic scale 1 (when at a low level, ). Since this movement determination signal S7 is supplied to one input of the AND circuit 23 shown in FIG.
When the fourth detection heads 2 to 5 are moving relative to the scale 1, the AND circuit 2
A λ pulse signal P1 shown in FIG. 3 to FIG. 4F is output. Note that at the time the signal S14 changes from low level to high level, the output clear signal S16 (see FIG. 5G) of the AND circuit 49 changes from low level to high level, so the count value of the counter 50 is cleared at that point.

【００１３】つぎに、時刻ｔ２点において、位相変調信
号Ｓ６がハイレベルからローレベルに移るとそのつぎの
クロックＣＰｉにより信号Ｓ１３がハイレベルからロー
レベルに移るとともにクリア信号Ｓ１６がハイレベルか
らローレベルに移るのでカウンタ５０によるクロックパ
ルスＣＰの計数が開始される。したがって、信号Ｓ１３
がローレベル状態にあるときのクロックパルスＣＰの各
パルスがカウンタ５０により計数される。ついで、時刻
ｔ３点に示すように、位相変調信号Ｓ６がローレベルか
らハイレベルに移った後のつぎのパルスＣＰＪにより再
び計数禁止状態になる。ここで、上述したように、クロ
ックパルスＣＰの周期ＴＣＰはＴＣＰ＝０．１μＳであ
るので、第１〜第４の検出ヘッド２〜５が磁気スケール
１上を相対的に移動しているときには、Ｔ２／ＴＣＰ＞
１００パルスまたはＴ２／ＴＣＰ＜１００パルスになり
、静止しているときにはＴ２／ＴＣＰ＝１００パルスに
なる（符号Ｔ２，ＴＣＰについては図５Ａおよび図５Ｂ
参照）。ここで、パルスＣＰｊが１００個目のパルスで
あった場合には、コンパレータ５２の判定は成立し、比
較結果信号Ｓ１５（図５Ｅ参照）はローレベルからハイ
レベルに移り、この比較結果信号Ｓ１５がハイレベル間
のつぎのクロックＣＰｊ＋１により信号Ｓ１４がローレ
ベルからハイレベルに移る。このときフリップフロップ
５１の出力信号である移動判定信号Ｓ７はハイレベルか
らローレベルに反転して、アンド回路２３（図２参照）
の一の入力がローレベルになることからλパルス信号Ｐ
１は図１に示す信号処理回路２５には供給されなくなる
。この場合、オア回路３７（図１参照）の出力信号であ
る原点信号Ｚ６は発生しない。再び図３と図５において
、クロックＣＰｊ＋１により信号Ｓ１４がローレベルか
らハイレベルに移ったときに（図５Ｄ参照）、クリア信
号Ｓ１６がローレベルからハイレベルに移ってカウンタ
５０の計数値はクリアされるので比較結果信号Ｓ１５（
図５Ｅ参照）はハイレベルからローレベルに移る。この
ようにして、図３に示す移動判定回路２０は第１〜第４
の検出ヘッド２〜５が磁気スケール１上を相対的に移動
しているときには移動判定信号Ｓ７の値がＳ７＝１にな
り、停止しているときには値がＳ７＝０になるように動
作する。Next, at time t2, when the phase modulation signal S6 changes from high level to low level, the signal S13 changes from high level to low level by the next clock CPi, and the clear signal S16 changes from high level to low level. Then, the counter 50 starts counting the clock pulses CP. Therefore, signal S13
A counter 50 counts each pulse of the clock pulse CP when the clock pulse CP is in a low level state. Then, as shown at time t3, the counting is inhibited again by the next pulse CPJ after the phase modulation signal S6 changes from low level to high level. Here, as mentioned above, since the period TCP of the clock pulse CP is TCP=0.1 μS, when the first to fourth detection heads 2 to 5 are relatively moving on the magnetic scale 1, T2/TCP>
100 pulses or T2/TCP<100 pulses, and when stationary T2/TCP=100 pulses (for symbols T2, TCP, see Figures 5A and 5B)
reference). Here, if the pulse CPj is the 100th pulse, the judgment of the comparator 52 is established, the comparison result signal S15 (see FIG. 5E) shifts from low level to high level, and this comparison result signal S15 The signal S14 changes from low level to high level by the next clock CPj+1 between high levels. At this time, the movement determination signal S7, which is the output signal of the flip-flop 51, is inverted from high level to low level, and the AND circuit 23 (see FIG. 2)
Since the input of one of the input terminals becomes low level, the λ pulse signal P
1 is no longer supplied to the signal processing circuit 25 shown in FIG. In this case, the origin signal Z6, which is the output signal of the OR circuit 37 (see FIG. 1), is not generated. Again in FIGS. 3 and 5, when the signal S14 shifts from low level to high level due to clock CPj+1 (see FIG. 5D), the clear signal S16 shifts from low level to high level, and the count value of counter 50 is cleared. Therefore, the comparison result signal S15 (
(see FIG. 5E) moves from high level to low level. In this way, the movement determination circuit 20 shown in FIG.
When the detection heads 2 to 5 are relatively moving on the magnetic scale 1, the value of the movement determination signal S7 becomes S7=1, and when the detection heads 2 to 5 are stopped, the value becomes S7=0.

【００１４】つぎに、第１〜第４の検出ヘッド２〜５が
磁気スケール１上を相対的に移動しているとき（図２に
おいて、移動判定回路２０の出力信号である移動判定信
号Ｓ７の値がＳ７＝１になっているとき）の原点信号Ｚ
６の発生について詳細に説明する。なお、この原点信号
Ｚ６の発生について、図２中、第１〜第４の検出ヘッド
２〜５が相対的に左側から右側に移動した場合（記号「
→」で表す）と、右側から左側に移動した場合（記号「
←」で表す）に分けて説明する。（１）図２中、相対的
に左側から右側（→方向）に移動した場合の原点信号Ｚ
６の発生について説明する。なお、図１に示すカウンタ
２７はスイッチ２９を一回閉じることによりクリアして
おくものとする。「→」方向に移動したとき、第３およ
び第４の検出ヘッド４，５が磁石６による磁界を検出し
て、図４Ａ，Ｂに示す方形波信号ＺＤＮ，ＺＤＰを出力
する。 この方形波信号ＺＤＮ，ＺＤＰはそれぞれ、コンパレー
タ４１とコンパレータ４２により波形整形されて立ち上
がりと立ち下がりの急峻な第１および第２の方形波信号
ＺＮ，ＺＰ（図４Ｃ，Ｄ参照）に変換される。ここで、
第１の方形波信号ＺＮの立ち下がりエッヂＺＮＦと第２
の方形波信号ＺＰの立ち上がりエッヂＺＰＲとはそれぞ
れ、図４Ｆに示すλパルス信号Ｐ１を構成する各パルス
の略中央点になるように可変抵抗器８，９を調整する。 原点信号Ｚ６にジッタを発生させずに安定に動作させる
ためである。なお、この調整は、例えば、オシロスコー
プの管面で波形を観測しながら容易に行うことができる
。Next, when the first to fourth detection heads 2 to 5 are relatively moving on the magnetic scale 1 (in FIG. 2, the movement judgment signal S7 which is the output signal of the movement judgment circuit 20 When the value is S7=1), the origin signal Z
The occurrence of 6 will be explained in detail. Regarding the generation of this origin signal Z6, when the first to fourth detection heads 2 to 5 move relatively from the left side to the right side in FIG.
) and from the right to the left (represented by the symbol "
←)). (1) Origin signal Z when moving relatively from left to right (→ direction) in Figure 2
The occurrence of 6 will be explained. It is assumed that the counter 27 shown in FIG. 1 is cleared by closing the switch 29 once. When moving in the "→" direction, the third and fourth detection heads 4 and 5 detect the magnetic field produced by the magnet 6 and output square wave signals ZDN and ZDP shown in FIGS. 4A and 4B. These square wave signals ZDN and ZDP are waveform-shaped by a comparator 41 and a comparator 42, respectively, and are converted into first and second square wave signals ZN and ZP (see FIGS. 4C and 4D) having steep rises and falls. . here,
The falling edge ZNF of the first square wave signal ZN and the second
The variable resistors 8 and 9 are adjusted so that the rising edge ZPR of the square wave signal ZP is approximately the center point of each pulse forming the λ pulse signal P1 shown in FIG. 4F. This is to ensure stable operation without causing jitter in the origin signal Z6. Note that this adjustment can be easily performed, for example, while observing the waveform on the tube surface of an oscilloscope.

【００１５】ここで、フリップフロップ３８の出力信号
Ｚ４（図４Ｅ参照）ついて考察すると、時刻ｔ１１（図
４Ｃ参照）以前の状態においては、フリップフロップ３
８のクリア入力端子ＣＬがローレベルになっているので
、信号Ｚ４のレベルはローレベルになっている。時刻ｔ
１１でフリップフロップ３８のデータ入力端子Ｄがロー
レベルからハイレベルに遷移しても、フリップフロップ
３８のクロック入力端子には第２の方形波信号ＺＰのロ
ーレベルの信号しか供給されていないので、信号Ｚ４の
レベルはローレベルが保持される。時刻ｔ１２で第２の
方形波信号ＺＰが立ち上がると、その立ち上がりエッヂ
ＺＰＲにより、信号Ｚ４はローレベルからハイレベルに
遷移する。さらに、時刻ｔ１３において第１の方形波信
号ＺＮが立ち下がることで、その立ち下がりエッヂＺＮ
Ｆ以降において、信号Ｚ４はハイレベルからローレベル
に遷移する。このようにして、フリップフロップ３８の
出力には、図４Ｅに示すように、第１の方形波信号ＺＮ
と第２の方形波信号ＺＰとの論理積出力である信号Ｚ４
が得られる。ここで、この論理積信号Ｚ４がローレベル
からハイレベルになった後のλパルス信号Ｐ１（図４Ｆ
参照）における最初のパルスＰＢの発生する位置、原点
信号Ｚ６の立ち上がりエッヂＺ６Ｒを原点位置にする。 ここで、オア回路３７の一方の入力端子に供給される信
号Ｚ３について考察すると、時刻ｔ１以前の状態で、フ
リップフロップ３６のクリア入力端子にはローレベルの
信号が供給されているので、フリップフロップ３６の出
力信号Ｚ３はローレベルに保持されている。第１〜第４
の検出ヘッド２〜５が「→」方向に相対移動していると
きには、フリップフロップ３４により、第１の方形波信
号ＺＮがハイレベルになったとき、第２の方形波信号Ｚ
Ｐはローレベルなのでカウンタ３３はクリアされたまま
の状態であり動作しない。このため、コンパレータ３２
による比較結果が成立することがないので、フリップフ
ロップ３６の出力信号Ｚ３は、言い換えれば、オア回路
３７の一方の入力端子に供給される信号Ｚ３は、依然と
してローレベルを保持している。この場合、オア回路３
７の他方の入力端子には、出力信号Ｚ４が立ち上がって
から最初のパルスＰＢによりハイレベルになり出力信号
Ｚ４が立ち下がってから最初のパルスＰＤによりローレ
ベルとなる信号Ｚ５が供給されるので、オア回路３７の
出力にはこの信号Ｚ５に等しい原点信号Ｚ６（→）（図
４Ｇ参照）が得られる。このようにして、第１〜第４の
検出ヘッド２〜５が「→」方向に相対的に移動するとき
には、原点信号Ｚ６（→）の立ち上がりエッヂＺＲ（→
）を原点位置として表示器（図示せず）等の表示を調整
すればよい。この原点位置は、第１の方形波信号ＺＮと
第２の方形波信号ＺＰとの論理積出力である出力信号Ｚ
４がハイレベルになった後の最初のパルスＰＢに対応し
て発生する。上述のように第２の方形波信号ＺＰは必ず
パルスＰＡとパルスＰＢとの中央位置で発生するように
、コンパレータ４２を構成する抵抗器９で調整されてい
るので、周囲温度の変化等によりその立ち上がりエッヂ
ＺＰＲが矢印方向Ｕ（図４Ｄ参照）に示すようにずれた
としても、周期λ１以内であればジッタ等が生じること
がなく、一定の位置に原点を保持することができるとい
う利点が得られる。ここで、カウンタ２７はこの論理積
に対応する信号Ｚ４がハイレベルになっている間におけ
るλパルス信号Ｐ１のパルス数を計数する。このパルス
数はパルスＰＢからパルスＰＣ（図４Ｆ参照）までのＮ
個であるものとする。このパルス数Ｎをディップスイッ
チ３１に設定しておく。 この設定値Ｎはコンパレータ３２の基準端子Ｂに設定さ
れる。このディップスイッチ３１への設定は１度のみで
よい。Now, considering the output signal Z4 (see FIG. 4E) of the flip-flop 38, in the state before time t11 (see FIG. 4C), the output signal Z4 of the flip-flop 38 (see FIG. 4C) is
Since the clear input terminal CL of No. 8 is at a low level, the level of the signal Z4 is at a low level. Time t
Even if the data input terminal D of the flip-flop 38 changes from low level to high level in step 11, only the low level signal of the second square wave signal ZP is supplied to the clock input terminal of the flip-flop 38. The level of signal Z4 is maintained at low level. When the second square wave signal ZP rises at time t12, the signal Z4 transitions from low level to high level due to its rising edge ZPR. Furthermore, as the first square wave signal ZN falls at time t13, the falling edge ZN
After F, the signal Z4 transitions from high level to low level. In this way, the output of flip-flop 38 has a first square wave signal ZN, as shown in FIG. 4E.
and the second square wave signal ZP.
is obtained. Here, after this AND signal Z4 changes from low level to high level, the λ pulse signal P1 (FIG. 4F
The position where the first pulse PB is generated in (see), the rising edge Z6R of the origin signal Z6, is set as the origin position. Now, considering the signal Z3 supplied to one input terminal of the OR circuit 37, a low level signal is supplied to the clear input terminal of the flip-flop 36 in the state before time t1. The output signal Z3 of No. 36 is held at low level. 1st to 4th
When the detection heads 2 to 5 are relatively moving in the "→" direction, the flip-flop 34 causes the second square wave signal Z to change when the first square wave signal ZN becomes high level.
Since P is at a low level, the counter 33 remains cleared and does not operate. Therefore, the comparator 32
Since the comparison result does not hold, the output signal Z3 of the flip-flop 36, in other words, the signal Z3 supplied to one input terminal of the OR circuit 37 still maintains a low level. In this case, OR circuit 3
The other input terminal of 7 is supplied with a signal Z5 which becomes high level by the first pulse PB after the output signal Z4 rises and becomes low level by the first pulse PD after the output signal Z4 falls. An origin signal Z6 (→) (see FIG. 4G), which is equal to this signal Z5, is obtained at the output of the OR circuit 37. In this way, when the first to fourth detection heads 2 to 5 move relatively in the "→" direction, the rising edge ZR(→) of the origin signal Z6(→)
) as the origin position and adjust the display on a display (not shown) or the like. This origin position is determined by the output signal Z which is the AND output of the first square wave signal ZN and the second square wave signal ZP.
This occurs in response to the first pulse PB after 4 becomes high level. As mentioned above, the second square wave signal ZP is adjusted by the resistor 9 constituting the comparator 42 so that it always occurs at the center position between the pulses PA and the pulses PB. Even if the rising edge ZPR deviates as shown in the arrow direction U (see Fig. 4D), as long as the period is within λ1, no jitter will occur, and the advantage is that the origin can be maintained at a constant position. It will be done. Here, the counter 27 counts the number of pulses of the λ pulse signal P1 while the signal Z4 corresponding to this AND is at a high level. This number of pulses is N from pulse PB to pulse PC (see Figure 4F).
It is assumed that This number of pulses N is set in the dip switch 31 in advance. This set value N is set to the reference terminal B of the comparator 32. This dip switch 31 only needs to be set once.

【００１６】（２）つぎに、このようにコンパレータ３
２の基準端子Ｂに設定値Ｎを設定した状態で、図２中、
相対的に右側から左側（←方向）に移動した場合の原点
信号Ｚ６の発生について説明する。「←」方向に移動し
たとき、第３および第４の検出ヘッド４，５が磁石６に
よる磁界を検出して、図４Ａ，Ｂに示す方形波信号ＺＤ
Ｐ，ＺＤＮが発生する。この方形波信号ＺＤＰ，ＺＤＮ
はそれぞれ、コンパレータ４１とコンパレータ４２によ
り波形整形されて立ち上がりと立ち下がりの急峻な第１
および第２の方形波信号ＺＮ，ＺＰに変換される。この
場合、図４ＡからＦは時間軸が図中右側から左側に進む
と考えると波形の形状は同一になる。この場合には、フ
リップフロップ３８のクロック入力端子ＣＫに供給され
ている第２の方形波ＺＰが、ローレベルからハイレベル
になったとき、データ入力端子Ｄに供給されている第１
の方形波信号ＺＮはローレベルなので出力信号Ｚ４はロ
ーレベルのままである。したがって信号Ｚ５もローレベ
ルのままである。 次に、第１の方形波信号ＺＮがローレベルからハイレベ
ルになったとき、フリップフロップ３４の出力／Ｑによ
りカウンタ３３が動作状態になる。この状態で、論理積
信号Ｚ４がローレベルからハイレベルになった後の最初
のパルスＰＣからカウンタ３３による計数が開始され、
Ｎ個めのパルスＰＢを計数したときに、コンパレータ３
２による判定が成立して信号Ｚ３がローレベルからハイ
レベルに移る。この信号Ｚ３と信号Ｚ５のオア回路３７
の出力による原点信号Ｚ６の立ち上がりエッヂＺＲ（←
）を原点位置に設定する。なお、図４Ｈ，Ｉは図中、右
側から左側に時間が進む軸にされている。(2) Next, comparator 3
In Fig. 2, when the setting value N is set to the reference terminal B of No. 2,
The generation of the origin signal Z6 when moving relatively from the right side to the left side (← direction) will be explained. When moving in the "←" direction, the third and fourth detection heads 4 and 5 detect the magnetic field generated by the magnet 6, and the square wave signal ZD shown in FIGS. 4A and 4B is generated.
P, ZDN occurs. This square wave signal ZDP, ZDN
are waveform-shaped by the comparators 41 and 42, respectively, and the first waveforms have steep rising and falling edges.
and converted into second square wave signals ZN and ZP. In this case, if we consider that the time axis in FIGS. 4A to 4F advances from the right side to the left side in the figure, the waveform shapes will be the same. In this case, when the second square wave ZP supplied to the clock input terminal CK of the flip-flop 38 goes from low level to high level, the first square wave ZP supplied to the data input terminal D
Since the square wave signal ZN is at a low level, the output signal Z4 remains at a low level. Therefore, signal Z5 also remains at low level. Next, when the first square wave signal ZN changes from a low level to a high level, the counter 33 is activated by the output /Q of the flip-flop 34. In this state, the counter 33 starts counting from the first pulse PC after the AND signal Z4 changes from low level to high level.
When counting the Nth pulse PB, comparator 3
2 is established, and the signal Z3 changes from low level to high level. OR circuit 37 of this signal Z3 and signal Z5
The rising edge ZR (←
) as the origin position. Note that in FIGS. 4H and 4I, time advances from the right side to the left side.

【００１７】このように、上述の実施例によれば、第１
〜第４の検出ヘッド２〜５が図２中、「→」方向に移動
するときにも、「←」方向に移動するときにも、図４Ｇ
および図４Ｉに示すように、原点信号Ｚ６の立ち上がり
エッヂＺＲ（→），ＺＲ（←）を原点位置にしているの
で、いずれの方向から移動した場合にも同一位置を原点
位置にすることができるという効果が得られる。[0017] Thus, according to the above embodiment, the first
〜When the fourth detection heads 2 to 5 move in the “→” direction in FIG. 2, and when they move in the “←” direction, FIG. 4G
As shown in FIG. 4I, since the rising edges ZR (→) and ZR (←) of the origin signal Z6 are set as the origin position, the same position can be set as the origin position when moving from either direction. This effect can be obtained.

【００１８】図６は第３および第４の検出ヘッド４，５
からの出力信号ＺＤＮ，ＺＤＰが図７Ａ，Ｂに示すよう
に、オーバーラップしない場合（磁石６の長さよりも第
３および第４検出ヘッド間の長さが長い場合）における
図１に示す信号処理回路２５に供給される第１および第
２の方形波信号ＺＰ，ＺＮの発生処理を行うための回路
図である。この場合、まず、図２に示す波形整形回路７
の出力信号である方形波信号ＺＮ，ＺＰの立ち下がりエ
ッヂＺＮＦ’および立ち上がりエッヂＺＰＲ’をλパル
ス信号Ｐ１を構成する隣合うパルスの略中点になるよう
に可変抵抗器８，９を調整する（図７Ａ，Ｂ，Ｃ参照）
。つぎに、図６に示すオア回路６１〜６３、インバータ
６４，６５、およびフリップフロップ６７，６８により
、ゲート信号Ｓ１０を発生する（図７Ｄ参照）。そして
、このゲート信号Ｓ１０と方形波信号ＺＰ，ＺＮ（図７
Ａ，Ｂ参照）との論理積をアンド回路６９，７０でとる
ことにより第１および第２の方形波信号ＺＮ’，ＺＰ’
を得ることができる。この第１および第２の方形波信号
ＺＮ’，ＺＰ’を図１に示すフリップフロップ３８，３
４等に供給することにより図４の波形図で説明した処理
により「→」方向に移動するときにも、「←」方向に移
動するときにも、同一位置を原点位置にすることができ
るという効果が得られる。なお、本発明は上述の実施例
に限らず本発明の要旨を逸脱することなく種々の構成を
採り得ることはもちろんである。FIG. 6 shows the third and fourth detection heads 4 and 5.
As shown in FIGS. 7A and 7B, the signal processing shown in FIG. 1 is performed when the output signals ZDN and ZDP from 3 is a circuit diagram for performing generation processing of first and second square wave signals ZP and ZN supplied to a circuit 25. FIG. In this case, first, the waveform shaping circuit 7 shown in FIG.
The variable resistors 8 and 9 are adjusted so that the falling edge ZNF' and the rising edge ZPR' of the square wave signals ZN and ZP, which are the output signals of (See Figures 7A, B, C)
. Next, gate signal S10 is generated by OR circuits 61 to 63, inverters 64 and 65, and flip-flops 67 and 68 shown in FIG. 6 (see FIG. 7D). Then, this gate signal S10 and square wave signals ZP, ZN (Fig. 7
(see A, B) in the AND circuits 69 and 70, the first and second square wave signals ZN', ZP'
can be obtained. These first and second square wave signals ZN' and ZP' are input to flip-flops 38 and 3 shown in FIG.
4 etc., the same position can be set as the origin position both when moving in the "→" direction and when moving in the "←" direction by the processing explained in the waveform diagram of FIG. Effects can be obtained. Note that the present invention is not limited to the above-described embodiments, and it goes without saying that various configurations can be adopted without departing from the gist of the present invention.

【００１９】[0019]

【発明の効果】以上説明したように、本発明原点位置検
出回路によれば、第１および第２の検出ヘッドを有する
パルス信号発生回路によりスケールの目盛周期に対応す
る周期を有するパルス信号を得、一方、第３および第４
の検出ヘッドにより原点設定用部材に対応して第１およ
び第２の方形波信号を得る。そして、信号処理回路によ
り上記第１および第２の方形波信号の論理積をとり、そ
の論理積出力が所定レベルを維持している間における上
記パルス信号のパルス数Ｎを計数し記憶する。これによ
り、第１〜第４の検出ヘッドが一の方向に移動したとき
、上記論理積出力が所定レベルになった後の上記パルス
信号における最初のパルス出力を原点位置にするととも
に、第１〜第４の検出ヘッドが上記一の方向と反対方向
に移動したとき、上記論理積出力が所定レベルになった
後の第Ｎ個めのパルス出力を原点位置にすることにより
、第１〜第４の検出ヘッドをスケールのどちらの方向か
ら移動しても同一の原点位置を検出することのできると
いう効果が得られる。As explained above, according to the origin position detection circuit of the present invention, a pulse signal having a period corresponding to the graduation period of the scale can be obtained by the pulse signal generation circuit having the first and second detection heads. , while the third and fourth
The detection head obtains first and second square wave signals corresponding to the origin setting member. Then, the signal processing circuit calculates the logical product of the first and second square wave signals, and counts and stores the number N of pulses of the pulse signal while the logical product output maintains a predetermined level. As a result, when the first to fourth detection heads move in one direction, the first pulse output of the pulse signal after the AND output reaches a predetermined level is set to the origin position, and the first to fourth detection heads When the fourth detection head moves in the opposite direction to the first direction, the Nth pulse output after the AND output reaches a predetermined level is set to the origin position, so that the first to fourth detection heads The effect is that the same origin position can be detected no matter which direction of the scale the detection head is moved from.

【図面の簡単な説明】[Brief explanation of the drawing]

【図１】本発明による原点位置検出回路の一実施例の構
成のうち、信号処理回路を示す回路図である。FIG. 1 is a circuit diagram showing a signal processing circuit in the configuration of an embodiment of an origin position detection circuit according to the present invention.

【図２】図１に示す信号処理回路にスケール上の位置に
関連した位相変調信号等を供給するための回路図である
。FIG. 2 is a circuit diagram for supplying a phase modulation signal related to a position on a scale to the signal processing circuit shown in FIG. 1;

【図３】図２に示す回路のうち、移動判定回路の詳細な
構成を示す回路図である。FIG. 3 is a circuit diagram showing a detailed configuration of a movement determination circuit among the circuits shown in FIG. 2;

【図４】図１〜図３に示す本発明の一実施例による原点
位置検出回路の動作説明に供される波形図である。FIG. 4 is a waveform diagram used to explain the operation of the origin position detection circuit according to the embodiment of the present invention shown in FIGS. 1 to 3;

【図５】図３に示す移動判定回路の動作説明に供される
波形図である。FIG. 5 is a waveform diagram used to explain the operation of the movement determination circuit shown in FIG. 3;

【図６】本発明原点位置検出回路の変形例に関連する回
路図である。FIG. 6 is a circuit diagram related to a modification of the origin position detection circuit of the present invention.

【図７】図６に示す回路の動作説明に供される波形図で
ある。7 is a waveform diagram used to explain the operation of the circuit shown in FIG. 6. FIG.

【符号の説明】[Explanation of symbols]

１　　スケール ２〜５　　検出ヘッド ６　　磁石 １１　　パルス信号発生回路 ２５　　信号処理回路 1 Scale 2-5 Detection head 6 Magnet 11 Pulse signal generation circuit 25 Signal processing circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】　　一定周期の目盛を有するスケールと、
このスケールの所定位置に配置された原点設定用部材と
、第１および第２の検出ヘッドを有し、この第１および
第２の検出ヘッドと上記スケールとの相対移動に応じて
上記スケールの目盛周期に対応する周期を有するパルス
信号を出力するパルス信号発生回路と、上記第１および
第２の検出ヘッドと一体的に移動するように配置されて
、上記原点設定用部材に対応してそれぞれ第１および第
２の方形波信号を出力する第３および第４の検出ヘッド
と、上記パルス信号と上記第１および第２の方形波信号
とが供給される信号処理回路とを備え、上記信号処理回
路は、上記第１〜第４の検出ヘッドが一の方向に移動し
たとき、上記第１および第２の方形波信号の論理積出力
が所定レベルになった後の上記パルス信号における最初
のパルス出力を原点位置とするとともに上記論理積出力
が所定レベルになっている間の上記パルス信号のパルス
数Ｎを記憶し、一方、上記第１〜第４の検出ヘッドが上
記一の方向と反対方向に移動したとき、上記第１および
第２の方形波信号の論理積出力が所定レベルになった後
に上記パルス信号のパルス数がＮとなるパルス出力を原
点位置とするようにしたことを特徴とする原点位置検出
回路。[Claim 1] A scale having graduations with a constant period;
The scale has an origin setting member disposed at a predetermined position, and first and second detection heads, and the scale of the scale is adjusted according to relative movement between the first and second detection heads and the scale. a pulse signal generation circuit that outputs a pulse signal having a period corresponding to the period, and a pulse signal generating circuit that is arranged to move integrally with the first and second detection heads and corresponds to the origin setting member, respectively. a signal processing circuit to which the pulse signal and the first and second square wave signals are supplied; The circuit is configured to generate a first pulse in the pulse signal after the AND output of the first and second square wave signals reaches a predetermined level when the first to fourth detection heads move in one direction. The output is set as the origin position, and the number N of pulses of the pulse signal is stored while the AND output is at a predetermined level, while the first to fourth detection heads are set in the opposite direction to the first direction. , the pulse output at which the number of pulses of the pulse signal becomes N after the AND output of the first and second square wave signals reaches a predetermined level is set as the origin position. origin position detection circuit.