JPH04232537A - Trace system - Google Patents

Abstract

PURPOSE:To obtain data effective for analysis of trouble in an information processor. CONSTITUTION:A trace memory 5 is provided which successively holds inputted trace data and successively sends first held data out of held data. A history timing indicating circuit 4 is provided which outputs a coincidence signal at the time of coincidence between the address to the trace memory 15 and a preliminarily determined address. A history register 6 where data sent from the trace memory 5 is held at the output timing of the coincidence signal from the indicating circuit 4, a history register 7 where the output of this register 6 is held, and a history register 8 where the output of the register 7 is held are provided. Trace data is successively held in each history register at each time of output of the coincidence signal from the indicating circuit 5, and data of the number of words of the trace memory 5 or more before is obtained.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】0001

【技術分野】本発明はトレースシステムに関し、特に情
報処理装置の障害検出時に必要なデータを保持するトレ
ースシステムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trace system, and more particularly to a trace system that retains data necessary for detecting a failure in an information processing device.

【０００２】0002

【従来技術】従来、この種のトレースシステムは、トレ
ースデータを保持するためのトレースメモリを含んで構
成されていた。そして、システムクロック毎にトレース
データをトレースメモリに書込んでいた。2. Description of the Related Art Conventionally, this type of trace system has been configured to include a trace memory for holding trace data. Then, trace data was written to the trace memory every system clock.

【０００３】しかし、その従来のトレースシステムでは
トレースデータをトレースメモリに毎クロック書込んで
いるため、トレースメモリのワード数分の情報しかトレ
ースメモリに残っておらず、トレースメモリにある情報
以前の情報は全て消えてしまっていた。そのため、障害
解析を行っている際、トレースメモリにある情報以前に
、障害の原因となる情報があった場合、何の情報も得ら
れないという事態が発生してしまうという欠点があった
。However, in the conventional trace system, trace data is written to the trace memory every clock, so only information corresponding to the number of words in the trace memory remains in the trace memory, and information previous to the information in the trace memory remains. had all disappeared. Therefore, when performing failure analysis, if there is information that causes the failure before the information in the trace memory, there is a problem in that no information can be obtained.

【０００４】0004

【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的は障害原因の解析
等に有効な情報を得ることができるトレースシステムを
提供することである。OBJECTS OF THE INVENTION The present invention has been made to solve the above-mentioned conventional drawbacks, and its purpose is to provide a tracing system that can obtain information useful for analyzing the causes of failures.

【０００５】[0005]

【発明の構成】本発明によるトレースシステムは、入力
されるトレースデータを順次保持し、かつ保持されたト
レースデータのうちの最先に保持されたものを順次送出
するトレースメモリと、このトレースメモリから送出さ
れるトレースデータのうち、所定周期毎に送出されるも
のを保持する履歴保持手段とを有することを特徴とする
。DESCRIPTION OF THE INVENTION A trace system according to the present invention includes a trace memory that sequentially holds input trace data and sequentially outputs the first held trace data among the held trace data; The present invention is characterized by comprising a history holding means for holding trace data sent out at predetermined intervals among the sent out trace data.

【０００６】[0006]

【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings.

【０００７】図１は本発明によるトレースシステムの一
実施例の構成を示すブロック図である。図において、本
発明の一実施例によるトレースシステムは、トレースメ
モリ５の他に履歴タイミング指示回路４や３つの履歴レ
ジスタ６〜８等を含んで構成されている。FIG. 1 is a block diagram showing the configuration of an embodiment of a tracing system according to the present invention. In the figure, the trace system according to an embodiment of the present invention includes, in addition to a trace memory 5, a history timing instruction circuit 4, three history registers 6 to 8, and the like.

【０００８】トレースデータ保持レジスタ１はトレース
データ１００　を格納し、トレースメモリ５にトレース
メモリの書込みデータとしてトレースデータ保持レジス
タ出力信号１０４　を出力する。The trace data holding register 1 stores trace data 100 and outputs a trace data holding register output signal 104 to the trace memory 5 as trace memory write data.

【０００９】トレースアドレスレジスタ３は、トレース
メモリ５のアドレスを格納する。The trace address register 3 stores the address of the trace memory 5.

【００１０】履歴タイミング選択回路２は、一致アドレ
ス選択信号１０１　により、トレースメモリの情報を格
納するアドレスを選択し、選択されたアドレスは一致ア
ドレス信号１０２　として出力する。The history timing selection circuit 2 selects an address for storing information in the trace memory in response to a matching address selection signal 101, and outputs the selected address as a matching address signal 102.

【００１１】履歴タイミング指示回路４は、トレースア
ドレスレジスタ出力信号１０６　と一致アドレス信号１
０２　とを比較するものであり、トレースアドレスレジ
スタ出力信号１０６　と一致アドレス信号１０２　とが
一致した時、履歴タイミング指示信号１０３　を出力す
る。The history timing instruction circuit 4 outputs a trace address register output signal 106 and a match address signal 1.
02, and when the trace address register output signal 106 and the match address signal 102 match, a history timing instruction signal 103 is output.

【００１２】履歴レジスタ６は、履歴タイミング指示信
号１０３　の発生タイミングでトレースメモリ出力信号
１０８　を格納する。The history register 6 stores the trace memory output signal 108 at the generation timing of the history timing instruction signal 103.

【００１３】履歴レジスタ７は、履歴タイミング指示信
号１０３　の発生タイミングで履歴レジスタ６の出力信
号１０５　を格納する。The history register 7 stores the output signal 105 of the history register 6 at the generation timing of the history timing instruction signal 103.

【００１４】履歴レジスタ８は、履歴タイミング指示信
号１０３　の発生タイミングで履歴レジスタ７の出力信
号１０７　を格納する。The history register 8 stores the output signal 107 of the history register 7 at the generation timing of the history timing instruction signal 103.

【００１５】トレースメモリ５は、トレースアドレスレ
ジスタ３の出力信号１０６　により指示したアドレスに
信号１０４　、すなわちトレースデータが順次書込まれ
る。そして、トレースメモリ５内の最大アドレスまでデ
ータが書込まれると、再び最小アドレスからデータが書
込まれる。つまり、トレースメモリ５には循環的にデー
タが書込まれるのである。In the trace memory 5, the signal 104, that is, trace data, is sequentially written to the address indicated by the output signal 106 of the trace address register 3. Then, when data is written up to the maximum address in the trace memory 5, data is written again from the minimum address. In other words, data is written into the trace memory 5 cyclically.

【００１６】また、このトレースメモリ５は、最先に保
持されたデータ、すなわち一番古いものを出力信号１０
８　として送出する。したがって、トレースメモリ５内
には、そのワード数分のデータしか保持されないが、本
例ではその出力を保持すべく３つの履歴レジスタ６〜８
が設けられているのである。そして、これら３つの履歴
レジスタへの保持タイミングを定めるものが上述の選択
回路２及び指示回路４である。Further, this trace memory 5 outputs the data stored first, that is, the oldest data, as an output signal 10.
Send as 8. Therefore, the trace memory 5 only holds data for that number of words, but in this example, three history registers 6 to 8 are used to hold the output.
is provided. The above-mentioned selection circuit 2 and instruction circuit 4 determine the timing of holding in these three history registers.

【００１７】かかる構成において、トレースメモリのア
ドレスが、選択回路２内の一定の値と一致すると指示回
路４から指示信号１０３　が出力される。上述のように
トレースメモリ５には循環的にアドレスが与えられるた
め、一定周期毎に指示信号１０３　が出力され、その出
力タイミングで履歴レジスタ６内にトレースメモリ５の
出力、履歴レジスタ７内に履歴レジスタ６の出力、履歴
レジスタ８内に履歴レジスタ７の出力が夫々格納される
。In this configuration, when the address of the trace memory matches a certain value in the selection circuit 2, the instruction signal 103 is outputted from the instruction circuit 4. As mentioned above, addresses are given to the trace memory 5 cyclically, so the instruction signal 103 is output at regular intervals, and at that output timing, the output of the trace memory 5 is stored in the history register 6, and the history is stored in the history register 7. The output of register 6 and the output of history register 7 are stored in history register 8, respectively.

【００１８】本実施例のように３つの履歴レジスタ６〜
８を設けておけば、トレースメモリ５のワード数の３倍
分のクロック前の情報を得ることができる。そのため、
障害解析を行っていて、トレースメモリ内にある情報以
前に障害の原因の情報があった場合でも何の情報も得ら
れないという事態がなくなるのである。つまり、各レジ
スタの保持内容を見たい場合は、出力信号１０５，１０
７，１０９　を見れば良く、トレースメモリ５の保持内
容を見たい場合は、出力信号１０８　を見れば良いので
ある。As in this embodiment, three history registers 6 to
8, it is possible to obtain three times the number of words of the trace memory 5 before the clock. Therefore,
This eliminates the situation in which no information is obtained even when a failure is analyzed and there is information about the cause of the failure before the information in the trace memory. In other words, if you want to see the contents held in each register, output signals 105, 10
7,109, and if you want to see the contents held in the trace memory 5, you can look at the output signal 108.

【００１９】なお、履歴タイミング選択回路２の保持値
を変えれば、他のタイミングで履歴レジスタに出力デー
タを保持できることは明らかである。It is clear that by changing the value held by the history timing selection circuit 2, the output data can be held in the history register at other timings.

【００２０】また、トレースメモリ５については、アド
レスを順次指定する必要のあるメモリの他、周知のＦＩ
ＦＯを用いて構成しても良い。Regarding the trace memory 5, in addition to the memory for which addresses must be specified sequentially, the well-known FI
It may also be configured using FO.

【００２１】さらにまた、履歴レジスタの数を増せば、
より以前のデータを得ることができることは明らかであ
る。Furthermore, if the number of history registers is increased,
It is clear that earlier data can be obtained.

【００２２】さらにまた、各履歴レジスタ、選択回路及
び指示回路を複数組設ければ、より多くのデータが得ら
れることは明らかである。Furthermore, it is clear that more data can be obtained by providing a plurality of sets of history registers, selection circuits, and instruction circuits.

【００２３】[0023]

【発明の効果】以上説明したように本発明は、トレース
メモリの他に所定周知毎にトレースデータを保持するレ
ジスタを設けることにより、障害原因の解析等に有効な
情報を得ることかできるという効果がある。[Effects of the Invention] As explained above, the present invention has the advantage that, by providing a register for holding trace data at predetermined intervals in addition to the trace memory, it is possible to obtain information effective for analyzing the causes of failures, etc. There is.

【図面の簡単な説明】[Brief explanation of the drawing]

【図１】本発明の実施例によるトレースシステムの構成
を示すブロック図である。FIG. 1 is a block diagram showing the configuration of a tracing system according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

２　　履歴タイミング選択回路 ３　　トレースアドレスレジスタ ４　　履歴タイミング指示回路 ５　　トレースメモリ ６〜８　　履歴レジスタ 2 History timing selection circuit 3 Trace address register 4 History timing instruction circuit 5 Trace memory 6-8 History register

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】　　入力されるトレースデータを順次保持
し、かつ保持されたトレースデータのうちの最先に保持
されたものを順次送出するトレースメモリと、このトレ
ースメモリから送出されるトレースデータのうち、所定
周期毎に送出されるものを保持する履歴保持手段とを有
することを特徴とするトレースシステム。Claim 1: A trace memory that sequentially holds input trace data and sequentially sends out the earliest held trace data, and among the trace data sent out from this trace memory. , and history holding means for holding what is sent out at predetermined intervals.