JPH0423050A - テスト用アダプタ - Google Patents
テスト用アダプタInfo
- Publication number
- JPH0423050A JPH0423050A JP2127613A JP12761390A JPH0423050A JP H0423050 A JPH0423050 A JP H0423050A JP 2127613 A JP2127613 A JP 2127613A JP 12761390 A JP12761390 A JP 12761390A JP H0423050 A JPH0423050 A JP H0423050A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- terminal
- input
- clock
- printed board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 32
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 22
- 230000006870 function Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000015654 memory Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
プリント板を試験するためのテスト用アダプタに関し、
少数のドライバ、センサを保有する安価なセンサで試験
をすることができるテスト用アダプタを提供することを
目的きし、 プリント板のコネクタの双方向ピンに対してデータの入
出力を行うドライブセンス部と入出力の切換えを行う入
出力切換部からなるスキャン回路を前記コネクタの双方
向ピンの数に対応した数だけ内蔵するように構成する。
をすることができるテスト用アダプタを提供することを
目的きし、 プリント板のコネクタの双方向ピンに対してデータの入
出力を行うドライブセンス部と入出力の切換えを行う入
出力切換部からなるスキャン回路を前記コネクタの双方
向ピンの数に対応した数だけ内蔵するように構成する。
［産業上の利用分野］
本発明は、プリント板を試験するためのテスト用アダプ
タに関する。
タに関する。
近年、メモリなどはメモリカードと呼称され、小プリン
ト板にメモリカードを搭載した後に、その小プリント板
をプリント板のコネクタに装着して、実装するようにな
ってきている。これにより、フィールドでのメモリ容量
の拡大が容易になったが、一方、プリント板に搭載され
るコネクタの数が増加することになった。
ト板にメモリカードを搭載した後に、その小プリント板
をプリント板のコネクタに装着して、実装するようにな
ってきている。これにより、フィールドでのメモリ容量
の拡大が容易になったが、一方、プリント板に搭載され
るコネクタの数が増加することになった。
このように、コネクタの数が増加にも、小型で安価なテ
スタでプリント板の試験を行えるようにすることが望ま
しい。
スタでプリント板の試験を行えるようにすることが望ま
しい。
［従来の技術および発明が解決しようとする課題］従来
のプリント板の試験方法は、コネクタピンとテストピン
を接続するものであり、コネクタピンと同数のドライブ
センサを保有する必要があった。
のプリント板の試験方法は、コネクタピンとテストピン
を接続するものであり、コネクタピンと同数のドライブ
センサを保有する必要があった。
メモリカードをプリント板に搭載するような場合には、
プリント板のコネクタピンの数が増加するが、このコネ
クタピンの数が増加するのに対応して多数のドライバ、
センサを保有しなければならない。
プリント板のコネクタピンの数が増加するが、このコネ
クタピンの数が増加するのに対応して多数のドライバ、
センサを保有しなければならない。
その結果、テスタが高価なものになり、試験にコストが
かかるという問題点があった。
かかるという問題点があった。
本発明は、このような従来の問題点に鑑みてなされたも
のであって、少数のドライバ、センサを保有する安価な
センサで試験をすることができるテスト用アダプタを提
供することを目的としている。
のであって、少数のドライバ、センサを保有する安価な
センサで試験をすることができるテスト用アダプタを提
供することを目的としている。
［課題を解決するための手段］
第１図は本発明の原理説明図である。
第１図において、９はプリント板のコネクタの双方向ピ
ン、２４は双方向ビン９に対してデータの入出力を行う
ドライブセンス部、２３は入出力の切換えを行う入出力
切換部、２５はドライブセンス部２４と入出力切換部２
３よりなるスキャン回路である。スキャン回路２５はコ
ネクタの双方向ビン９の数に対応した数だけ内蔵されて
いる。
ン、２４は双方向ビン９に対してデータの入出力を行う
ドライブセンス部、２３は入出力の切換えを行う入出力
切換部、２５はドライブセンス部２４と入出力切換部２
３よりなるスキャン回路である。スキャン回路２５はコ
ネクタの双方向ビン９の数に対応した数だけ内蔵されて
いる。
［作用］
プリント板の試験時にはプリント板のコネクタにテスト
用アダプタが装着される。したがって、テスト用アダプ
タの内部のスキャンがあたかもプリント板に搭載された
素子内のスキャンとして試験に活用することができるの
で、試験のためのコストを低減することができる。
用アダプタが装着される。したがって、テスト用アダプ
タの内部のスキャンがあたかもプリント板に搭載された
素子内のスキャンとして試験に活用することができるの
で、試験のためのコストを低減することができる。
すなわち、テスト用アダプタは両方向ピンに対処するこ
とができるように、外から入出力の切換を行うことがで
き、ドライブ、センスの両方かできるスキャン回路を内
蔵しているため、少数のトライバ、センサを保有する安
価なテスタて試験を行うことができ、試験のためのコス
トを低減することができる。
とができるように、外から入出力の切換を行うことがで
き、ドライブ、センスの両方かできるスキャン回路を内
蔵しているため、少数のトライバ、センサを保有する安
価なテスタて試験を行うことができ、試験のためのコス
トを低減することができる。
［実施例］
以下、本発明の実施例を図面に基づいて説明する。
第２図および第３図は本発明の一実施例を示す図である
。
。
第２図において、１はコネクタ２を搭載したプリント板
であり、プリント板１は試験の対象となる。プリント板
１は製品として出荷される段階ではコネクタ２にメモリ
カードなどの小プリント板が装着される。プリント板１
の試験時にはテスト用アダプタ３がコネクタ２に装着さ
れる。
であり、プリント板１は試験の対象となる。プリント板
１は製品として出荷される段階ではコネクタ２にメモリ
カードなどの小プリント板が装着される。プリント板１
の試験時にはテスト用アダプタ３がコネクタ２に装着さ
れる。
プリント板１には、スキャンモード端子４、クロック端
子５、スキャンイン端子６、シフトクロック端子７およ
びスキャンアウト端子８がそれぞれ設けられている。
子５、スキャンイン端子６、シフトクロック端子７およ
びスキャンアウト端子８がそれぞれ設けられている。
テスト用アダプタ３内にはコネクタ２の双方向ビンの数
に対応した数のスキャン回路が内蔵されており、そのス
キャン回路は第３図に示される。
に対応した数のスキャン回路が内蔵されており、そのス
キャン回路は第３図に示される。
第３図において、９はコネク°り２の双方向ビニ／であ
り、双方向ビン９には内部回路のトライステート素子１
．０．１１が接続されている。１２はスキャンモード端
子であり、スキャンモード端子１２はプリント板１のス
キャンモード端子４に接続されている。１３はスキャン
モードが入力するナンド回路であり、ナンド回路］３の
出力はトライステート素子１４の制御端子１５に入力し
、ナンド回路１３はトライステート素子１４を制御する
。
り、双方向ビン９には内部回路のトライステート素子１
．０．１１が接続されている。１２はスキャンモード端
子であり、スキャンモード端子１２はプリント板１のス
キャンモード端子４に接続されている。１３はスキャン
モードが入力するナンド回路であり、ナンド回路］３の
出力はトライステート素子１４の制御端子１５に入力し
、ナンド回路１３はトライステート素子１４を制御する
。
スキャンモードが“０”のときは、ナンド回路１３の出
力は“１”であり、トライステート素子１４の出力はハ
イインピーダンスとなり、スキャンモードを“１”にす
ると、ナンド回路１３の出力は“０”となり、トライス
テート１４が開く。
力は“１”であり、トライステート素子１４の出力はハ
イインピーダンスとなり、スキャンモードを“１”にす
ると、ナンド回路１３の出力は“０”となり、トライス
テート１４が開く。
１６はクロック端子であり、クロック端子１６はプリン
ト板１のクロック端子５に接続されている。１７はクロ
ック端子１６よりクロックが入力するラッチであり、ラ
ッチ１７はクロックが入力することにより、スキャン１
８より値を取り込んでラッチする。
ト板１のクロック端子５に接続されている。１７はクロ
ック端子１６よりクロックが入力するラッチであり、ラ
ッチ１７はクロックが入力することにより、スキャン１
８より値を取り込んでラッチする。
１９はスキャンイン端子であり、スキャンイン端子１９
はプリント板１のスキャンイン端子６に接続されている
。
はプリント板１のスキャンイン端子６に接続されている
。
スキャン１８にはスキャンイン端子１９よりデータが入
力し、プリント板１にスキャンインするとともにプリン
ト板１からのデータをスキャンアウトする。
力し、プリント板１にスキャンインするとともにプリン
ト板１からのデータをスキャンアウトする。
２０はシフトクロック端子であり、シフトクロック端子
２０はプリント板１のシフトクロック端子７に接続され
ている。シフトクロック端子２０からシフトクロックが
スキャン１８．２１にそれぞれ入力し、スキャン１８．
２１の値をシフトする。スキャン２１はトライステート
素子１４を制御する値をナンド回路１３に出力するとと
もに、スキャン１８に入力したスキャンアウトデータを
スキャンアウト端子２２に出力する。スキャンアウト端
子２２はプリント板１のスキャンアウト端子８に接続さ
れている。
２０はプリント板１のシフトクロック端子７に接続され
ている。シフトクロック端子２０からシフトクロックが
スキャン１８．２１にそれぞれ入力し、スキャン１８．
２１の値をシフトする。スキャン２１はトライステート
素子１４を制御する値をナンド回路１３に出力するとと
もに、スキャン１８に入力したスキャンアウトデータを
スキャンアウト端子２２に出力する。スキャンアウト端
子２２はプリント板１のスキャンアウト端子８に接続さ
れている。
なお、トライステート素子１４、ナンド回路１３および
スキャン２１が全体として入出力の切換を行う入出力切
換部２３を構成し、ラッチ１７およびスキャン１８がデ
ータのドライブ、センスの両方を行うドライブセンス部
２４を構成している。
スキャン２１が全体として入出力の切換を行う入出力切
換部２３を構成し、ラッチ１７およびスキャン１８がデ
ータのドライブ、センスの両方を行うドライブセンス部
２４を構成している。
そして入出力切換部２３とドライブセンス部２４が全体
としてスキャン回路２５を構成している。
としてスキャン回路２５を構成している。
次に動作を説明する。
まず、双方向ビン９に値を与えるスキャンインについて
説明する。
説明する。
スキャンモード端子１２から入力するスキャンモードを
“０”にすると、ナンド回路１３の出力はスキャン２１
の出力にかかわらず、“１”となり、トライステート素
子１４はハイインピーダンスの状態になる。
“０”にすると、ナンド回路１３の出力はスキャン２１
の出力にかかわらず、“１”となり、トライステート素
子１４はハイインピーダンスの状態になる。
次に、クロック端子１６から入力するクロックをオフの
状態にして、スキャンインモードとし、スキャン１８に
双方向ピン９に与える値をスキャンイン端子１９よりス
キャンインし、スキャン２１にはトライステート素子１
４を開く値をスキインしておく。スキャン１８からスキ
ャン２１へのスキャンインは、シフトクロック端子２０
にシフトクロックを入力することにより、スキャンイン
端子１９から入力した値をシフトさせることにより行う
。
状態にして、スキャンインモードとし、スキャン１８に
双方向ピン９に与える値をスキャンイン端子１９よりス
キャンインし、スキャン２１にはトライステート素子１
４を開く値をスキインしておく。スキャン１８からスキ
ャン２１へのスキャンインは、シフトクロック端子２０
にシフトクロックを入力することにより、スキャンイン
端子１９から入力した値をシフトさせることにより行う
。
次に、クロック端子１６から入力するクロックをオンに
してスキャン１８に与えた値をスキャン１８からラッチ
１７に取り込む。
してスキャン１８に与えた値をスキャン１８からラッチ
１７に取り込む。
そして、スキャンモード端子１２から入力するスキャン
モードを“１”にすると、ナンド回路１３の出力は“０
”となり、トライステート素子１４が開き、双方向ピン
９の値が決まる。
モードを“１”にすると、ナンド回路１３の出力は“０
”となり、トライステート素子１４が開き、双方向ピン
９の値が決まる。
次に、双方向ピン９からの値のスキャンアウトについて
説明する。
説明する。
双方向ピン９からの値はスキャン１８に読み込まれる。
次に、クロック端子１６のクロックがオンになったとき
、スキャン１８に読み込まれた値をシフトクロック端子
２０からシフトクロックを入力することにより、スキャ
ン１８からスキャン２１にシフトする。
、スキャン１８に読み込まれた値をシフトクロック端子
２０からシフトクロックを入力することにより、スキャ
ン１８からスキャン２１にシフトする。
そして、スキャン２１のスキャンアウト端子２２より値
の読み出しが行われる。
の読み出しが行われる。
プリント板１には図示しないテスタが装着され、テスタ
よりスキャンモード、クロック、スキャンインデータ、
シフトクロックが入力し、出力されるスキャンアウトデ
ータはテスタで判別される。
よりスキャンモード、クロック、スキャンインデータ、
シフトクロックが入力し、出力されるスキャンアウトデ
ータはテスタで判別される。
テスト用アダプタ３は、双方向ピン９に対処することが
できるように、データの入出力を切換えることができる
入出力切換部２３とドライブ、センスの両方ができるド
ライブセンス部２４からなるスキャン回路２５を双方向
ピン９の数に対応した数だけ内蔵しているので、少数の
ドライバ、センサ、例えば５つのドライバ、センサを保
有する安価なテスタで試験を行うことができる。
できるように、データの入出力を切換えることができる
入出力切換部２３とドライブ、センスの両方ができるド
ライブセンス部２４からなるスキャン回路２５を双方向
ピン９の数に対応した数だけ内蔵しているので、少数の
ドライバ、センサ、例えば５つのドライバ、センサを保
有する安価なテスタで試験を行うことができる。
また、双方向ピン９に対して対処することができるよう
にしたため、入力ビン、出力ビンにも対処可能であり、
コネクタ２の物理的な制約を受けるだけとなり、同じコ
ネクタ２に対して共通して使用することができるため、
少数のテスト用アダプタを用意するだけでよく、コスト
はさほどかからない。
にしたため、入力ビン、出力ビンにも対処可能であり、
コネクタ２の物理的な制約を受けるだけとなり、同じコ
ネクタ２に対して共通して使用することができるため、
少数のテスト用アダプタを用意するだけでよく、コスト
はさほどかからない。
［発明の効果］
以上説明してきたように、少数のドライバ、センサを保
有する小型で安価なテスタでプリント板の試験を行うこ
とができるので、コストを低減することができる。
有する小型で安価なテスタでプリント板の試験を行うこ
とができるので、コストを低減することができる。
第１図は本発明の原理説明図、
第２図は本発明の一実施例を示す図、
第３図はスキャン回路の構成図である。
図中、
１・・・プリント板、
２・・・コネクタ、
３・・・テスト用アダプタ、
４．１２・・・スキャンモード端子、
５．１６・・・クロック端子、
６．１９・・・スキャンイン端子、
７．２０・・・シフトクロック端子、
８．２２・・・スキャンアウト端子、
９・・・双方向ピン、
１０．１１・・・トライステート素子、１３・・・ナン
ド回路、 １４・・・トライステート素子、 １５・・・制御端子、 １７・・・ラッチ、 １．８．２１・・・スキャン、 ２３・・・入出力切換部、 ２４・・・ドライブセンス部、 ２５・・・スキャン回路。
ド回路、 １４・・・トライステート素子、 １５・・・制御端子、 １７・・・ラッチ、 １．８．２１・・・スキャン、 ２３・・・入出力切換部、 ２４・・・ドライブセンス部、 ２５・・・スキャン回路。
Claims (1)
- プリント板のコネクタの双方向ピン（９）に対してデー
タの入出力を行うドライブセンス部（２４）と入出力の
切換えを行う入出力切換部（２３）からなるスキャン回
路（２５）を前記コネクタの双方向ピン（９）の数に対
応した数だけ内蔵したことを特徴とするテスト用アダプ
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127613A JPH0423050A (ja) | 1990-05-17 | 1990-05-17 | テスト用アダプタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127613A JPH0423050A (ja) | 1990-05-17 | 1990-05-17 | テスト用アダプタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0423050A true JPH0423050A (ja) | 1992-01-27 |
Family
ID=14964424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2127613A Pending JPH0423050A (ja) | 1990-05-17 | 1990-05-17 | テスト用アダプタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0423050A (ja) |
-
1990
- 1990-05-17 JP JP2127613A patent/JPH0423050A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608736A (en) | Method and apparatus for a universal programmable boundary scan driver/sensor circuit | |
| US4812678A (en) | Easily testable semiconductor LSI device | |
| US7701249B2 (en) | IC output signal path with switch, bus holder, and buffer | |
| US7454677B2 (en) | Two boundary scan cell switches controlling input to output buffer | |
| US5781560A (en) | System testing device and method using JTAG circuit for testing high-package density printed circuit boards | |
| US5210759A (en) | Data processing system having scan testing using set latches for selectively observing test data | |
| EP0745936A1 (en) | Improvements relating to memory designs for IC terminals | |
| JPH0450678A (ja) | テスト容易化回路 | |
| EP0489394A2 (en) | Semiconductor integrated circuit | |
| US5513186A (en) | Method and apparatus for interconnect testing without speed degradation | |
| JPS6326585A (ja) | Ｖｌｓｉ集積回路の検査回路と検査方法 | |
| US5471152A (en) | Storage element for delay testing | |
| US5786703A (en) | Method and device for testing of an integrated circuit | |
| JP2000162277A (ja) | 半導体集積回路 | |
| JPH0423050A (ja) | テスト用アダプタ | |
| US6865703B2 (en) | Scan test system for semiconductor device | |
| US5844921A (en) | Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry | |
| JP3640671B2 (ja) | 固定論理値を出力する手段の出力と回路の入力との間の接続を検査する装置及び方法 | |
| EP1227502A1 (en) | Connection pad arrangements for electronic circuit comprising both functional logic and flash-EEPROM | |
| JP3588052B2 (ja) | バウンダリスキャンテスト回路 | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| KR910007412B1 (ko) | 시험능력을 가진 메가 셀 방식의 집적회로 | |
| KR20050120350A (ko) | 입출력 포트의 다중화 장치 | |
| JP2001066350A (ja) | 集積回路のテスト方法 | |
| JPH0746123B2 (ja) | 集積回路の試験方式 |