JPH04223675A - Horizontal deflection circuit - Google Patents

Abstract

PURPOSE:To obtain a horizontal deflection circuit that loss is small even when horizontal deflection frequency is high, that the collector current of a horizontal output transistor is increased and that the horizontal transistor is not damaged at cutting the main power source of equipment. CONSTITUTION:Negative voltage -E1 is supplied to an MOSFET 6 which is a driven switch element by a first power source 11. Voltage E2 is supplied to a horizontal oscillating circuit 1 by a second power source 2. A voltage lowering time delay circuit 25 and a interrupting circuit 29 are provided so that the voltage lowering time of the second power source may be longer than the voltage lowering time of the first power source at cutting a main power source. Thus, a horizontal output transistor 10 is not damaged.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】0001

【産業上の利用分野】本発明は、受像管を使用した機器
における水平偏向回路の改良に関し、機器の電源切断時
の水平出力トランジスタが損失過大状態になって破損す
ることを防止することができるものである。[Industrial Application Field] The present invention relates to the improvement of horizontal deflection circuits in equipment using picture tubes, and is capable of preventing the horizontal output transistor from being damaged due to excessive loss when the equipment is powered off. It is something.

【０００２】0002

【従来の技術】第７図は本出願人本発明者が先に出願し
た特許願「スイッチング回路」（平成２年１２月７日出
願、整理番号Ｈ０２００１３３５）における水平励振回
路を用いた従来の水平偏向回路を示す回路図である。図
７において、水平発振回路１は図示せぬ前段から供給さ
れる水平同期信号Ｐに同期した発振波形Ｖｏｓｃ　を出
力する。この水平発振回路１には第２の電源２により直
流電源Ｅ２　が供給されている。水平発振回路１の出力
が導かれるｎｐｎトランジスタ３及びｐｎｐトランジス
タ４は共同してエミッタフォロワ回路を形成している。 このｎｐｎトランジスタ３及びｐｎｐトランジスタ４双
方のエミッタは抵抗５を介して励振スイッチ素子である
ＭＯＳＦＥＴ６のゲートに接続している。[Prior Art] Fig. 7 shows a conventional horizontal excitation circuit using a horizontal excitation circuit in the patent application "Switching circuit" (filed on December 7, 1990, reference number H02001335) previously filed by the present applicant and inventor. FIG. 3 is a circuit diagram showing a deflection circuit. In FIG. 7, the horizontal oscillation circuit 1 outputs an oscillation waveform Vosc synchronized with a horizontal synchronizing signal P supplied from a previous stage (not shown). This horizontal oscillation circuit 1 is supplied with a DC power source E2 by a second power source 2. The npn transistor 3 and the pnp transistor 4, to which the output of the horizontal oscillation circuit 1 is guided, together form an emitter follower circuit. The emitters of both the npn transistor 3 and the pnp transistor 4 are connected via a resistor 5 to the gate of a MOSFET 6, which is an excitation switch element.

【０００３】また、７はフライホイールコイル、８及び
９は電流制限抵抗であり、ｎｐｎトランジスタ３〜電流
制限抵抗９は水平出力トランジスタ１０の励振回路を形
成している。そして、この励振回路には第１の電源１１
より負の電源−Ｅ１　が供給されている。さらに、１２
はダンパーダイオード、１３は帰線共振コンデンサ、１
４は水平偏向コイル、１５はＳ字補正コンデンサ、１６
は水平出力トランスであり、水平出力トランジスタ１０
〜水平出力トランス１６は水平出力回路を形成している
。 水平出力トランス１６の巻線１６ａの一端と接地との間
には第３の電源１７が接続され、直流電源Ｅ３　を上記
の水平出力回路に供給している。Further, 7 is a flywheel coil, 8 and 9 are current limiting resistors, and the npn transistor 3 to current limiting resistor 9 form an excitation circuit for the horizontal output transistor 10. This excitation circuit has a first power supply 11.
A more negative power source -E1 is supplied. Furthermore, 12
is a damper diode, 13 is a retrace resonance capacitor, 1
4 is a horizontal deflection coil, 15 is an S-shaped correction capacitor, 16 is
is a horizontal output transformer, and horizontal output transistor 10
~The horizontal output transformer 16 forms a horizontal output circuit. A third power source 17 is connected between one end of the winding 16a of the horizontal output transformer 16 and the ground, and supplies a DC power source E3 to the horizontal output circuit.

【０００４】上述した第７図に示す従来の水平偏向回路
の動作を第８図の波形図を用いて説明する。まず、図８
において、（Ａ）は水平発振回路１の出力波形Ｖｏｓｃ
　であり、この出力波形Ｖｏｓｃ　はｎｐｎトランジス
タ３及びｐｎｐトランジスタ４よりなるエミッタフォロ
ワ回路を経てＭＯＳＦＥＴ６のゲートに加えられるので
、ＭＯＳＦＥＴ６のゲート電圧波形Ｖｇ　もほとんど同
一の波形と考えてよい。 そして、このＭＯＳＦＥＴ６のゲート電圧Ｖｇ　がソー
ス電圧より正であれば、そのソース・ドレイン間は導通
状態となる。なお、ＭＯＳＦＥＴ６のソースはここでは
負の電圧−Ｅ１　である第１の電源１１に接続している
。従って、ＭＯＳＦＥＴ６のドレイン電圧波形Ｖｄｄは
、（Ｂ）に示すようになり、時間ｔｏｎの期間、時刻Ｔ
１　から時刻Ｔ２　の間だけドレイン・ソース間が導通
状態になり、ドレイン電圧は−Ｅ１　にボトミングする
。The operation of the conventional horizontal deflection circuit shown in FIG. 7 will be explained using the waveform diagram in FIG. 8. First, Figure 8
, (A) is the output waveform Vosc of the horizontal oscillation circuit 1
Since this output waveform Vosc is applied to the gate of MOSFET 6 via an emitter follower circuit consisting of an npn transistor 3 and a pnp transistor 4, the gate voltage waveform Vg of MOSFET 6 can be considered to have almost the same waveform. If the gate voltage Vg of this MOSFET 6 is more positive than the source voltage, the source and drain become conductive. Note that the source of the MOSFET 6 is connected to the first power supply 11, which is a negative voltage -E1 here. Therefore, the drain voltage waveform Vdd of MOSFET 6 becomes as shown in (B), and during the period of time ton, the time T
The drain and source are brought into conduction only from time T1 to time T2, and the drain voltage bottoms out to -E1.

【０００５】この時、期間ｔｏｎの初期に水平出力トラ
ンジスタ１０のベースから逆方向ベース電流Ｉｂ２が流
れ出し、電流制限抵抗８及びＭＯＳＦＥＴ６を通して第
１の電源１１に流れ込む。また同時にフライホイールコ
イル７及び電流制限抵抗９からも、電流制限抵抗８及び
ＭＯＳＦＥＴ６を通して電流ＩＬ　が第１の電源１１に
流れ込む。この場合、水平出力トランジスタ１０のベー
ス電流Ｉｂ　の波形は図８（Ｃ）に示すように、水平出
力トランジスタ１０の蓄積時間ｔｓ　が終了した時刻Ｔ
３　において水平出力トランジスタ１０のベース層の余
剰キャリアが一掃されてしまうと電流値はゼロになる。 しかし、フライホイールコイル７に流れる電流ＩＬ　は
、ＭＯＳＦＥＴ６が導通状態であるｔｏｎの期間、時刻
Ｔ２　までの間は、図８（Ｄ）に示すように流れ続ける
。At this time, a reverse base current Ib2 flows out from the base of the horizontal output transistor 10 at the beginning of the period ton, and flows into the first power supply 11 through the current limiting resistor 8 and the MOSFET 6. At the same time, a current IL flows from the flywheel coil 7 and the current limiting resistor 9 to the first power source 11 through the current limiting resistor 8 and the MOSFET 6. In this case, the waveform of the base current Ib of the horizontal output transistor 10 is as shown in FIG.
3, when the surplus carriers in the base layer of the horizontal output transistor 10 are wiped out, the current value becomes zero. However, the current IL flowing through the flywheel coil 7 continues to flow for a period of ton during which the MOSFET 6 is conductive until time T2, as shown in FIG. 8(D).

【０００６】次に、ＭＯＳＦＥＴ６が時刻Ｔ２　よりｔ
ｏｆｆ　期間に入って遮断状態になった時を考える。こ
の時フライホイールコイル７に流れる電流ＩＬ　は不連
続になることはないから、その瞬間まで流れていた電流
がそのまま順方向のベース電流Ｉｂｐとなって水平出力
トランジスタ１０のベースに流れ込む。即ち、ｔｏｆｆ
　期間のベース電流Ｉｂ　とフライホイールコイル電流
ＩＬ　の波形はそれぞれ図８（Ｃ），（Ｄ）のようにな
り、このｔｏｆｆ　期間での電流値はベース電流Ｉｂ　
とフライホイールコイル電流ＩＬ　とがほぼ一致し、始
点である時刻Ｔ２　での値がＩｂｐ、終点である時刻Ｔ
５　での値がＩｂ１となる。[0006] Next, the MOSFET 6 changes from time T2 to t.
Let's consider when the system enters the off period and enters the cutoff state. Since the current IL flowing through the flywheel coil 7 at this time does not become discontinuous, the current flowing until that moment becomes the forward base current Ibp and flows into the base of the horizontal output transistor 10. That is, toff
The waveforms of the base current Ib and the flywheel coil current IL during the period are as shown in FIGS. 8(C) and (D), respectively, and the current value during this toff period is the base current Ib.
and the flywheel coil current IL almost match, and the value at time T2, which is the starting point, is Ibp, and the value at time T2, which is the ending point, is Ibp.
The value at 5 is Ib1.

【０００７】このようにして水平出力トランジスタ１０
のベース電流Ｉｂ　が図８（Ｃ）に示すように流れると
、公知の原理により水平出力トランジスタ１０にはコレ
クタ電流Ｉｃ　が図８（Ｅ）に示すように流れる。即ち
、時刻Ｔ３　以前では水平出力トランジスタ１０は導通
状態になり、この間においてコレクタ電流Ｉｃ　は直線
的に増加する。そして、時刻Ｔ３　において水平出力ト
ランジスタ１０は遮断状態となり、同時にそのコレクタ
には図８（Ｆ）に示すように正弦半波のパルス（コレク
タ電圧）Ｖｃ　が発生する。このパルスＶｃは回路定数
によって定まる帰線時間ｔｒ　の間、約半サイクル続き
、時刻Ｔ４　においてコレクタ電圧Ｖｃ　は再びゼロに
戻る。そして、この時刻Ｔ４　から図８（Ｅ）において
破線で示すダンパー電流Ｉｄ　が流れ、時刻Ｔ２　から
流れ始めるコレクタ電流Ｉｃ　に滑らかにつながってい
く。この結果、コレクタ電流Ｉｃ　及びダンパー電流Ｉ
ｄ　と、それに帰線共振コンデンサ１３に流れる電流が
合成されて、水平偏向コイル１４にはノコギリ波電流Ｉ
ｙ　が流れ、受像管の電子ビームの偏向を行う。In this way, the horizontal output transistor 10
When the base current Ib flows as shown in FIG. 8(C), the collector current Ic flows in the horizontal output transistor 10 as shown in FIG. 8(E) according to a known principle. That is, before time T3, the horizontal output transistor 10 is in a conductive state, and during this period, the collector current Ic increases linearly. Then, at time T3, the horizontal output transistor 10 enters the cut-off state, and at the same time, a half-sine wave pulse (collector voltage) Vc is generated at its collector as shown in FIG. 8(F). This pulse Vc continues for about half a cycle during the retrace time tr determined by the circuit constant, and the collector voltage Vc returns to zero again at time T4. Then, from this time T4, a damper current Id shown by a broken line in FIG. 8(E) flows, and is smoothly connected to a collector current Ic which starts flowing from time T2. As a result, collector current Ic and damper current I
d and the current flowing through the retrace resonant capacitor 13 are combined, and a sawtooth wave current I is generated in the horizontal deflection coil 14.
y flows and deflects the electron beam of the picture tube.

【０００８】上述した水平偏向回路は、負電源ではなく
正電源と励振トランスを使用したこれまでの水平偏向回
路と比較して、水平出力トランジスタ１０の逆方向ベー
ス電流Ｉｂ２を十分流せるため、このコレクタ電流Ｉｃ
　の降下時間が速く、水平偏向周波数が高い場合でも損
失が少ないという利点を有する。The above-described horizontal deflection circuit allows the reverse base current Ib2 of the horizontal output transistor 10 to flow sufficiently, compared to conventional horizontal deflection circuits that use a positive power source instead of a negative power source and an excitation transformer. Current Ic
It has the advantage of fast fall time and low loss even when the horizontal deflection frequency is high.

【０００９】[0009]

【発明が解決しようとする課題】しかしながら、図７に
示した水平偏向回路は上記の利点を有するものの、電源
切断時に水平出力トランジスタ１０が破損しやすいとい
う大きな欠点を持つことが明らかになった。その詳細を
以下に述べる。ここで、まず、図７における各電源（第
１の電源１１，第２の電源２，第３の電源１７）につい
て、この機器の主電源スイッチが切断された時の各電源
電圧の降下の様子を考えてみる。この時の各電源電圧、
即ちＥ１　，Ｅ２　，Ｅ３　は必ずしも同じ割合で減少
していくわけではない。例えば図９に示すように、急速
に降下するものもあれば、比較的いつまでも電圧が残っ
ているものもある。これは、各電源の負荷の状態及びそ
の電源を構成する平滑コンデンサの容量によって定まる
。However, although the horizontal deflection circuit shown in FIG. 7 has the above advantages, it has become clear that it has a major drawback in that the horizontal output transistor 10 is easily damaged when the power is turned off. The details are described below. Here, first, regarding each power source (first power source 11, second power source 2, and third power source 17) in FIG. 7, we will explain how each power source voltage drops when the main power switch of this device is turned off Let's think about it. Each power supply voltage at this time,
That is, E1, E2, and E3 do not necessarily decrease at the same rate. For example, as shown in FIG. 9, some voltages drop rapidly, while others remain at voltage for a relatively long time. This is determined by the load condition of each power supply and the capacity of the smoothing capacitor that constitutes the power supply.

【００１０】図１０は電源回路の構成を示す一例である
。図１０において、１８は電源トランスあるいはスイッ
チングトランス、１９〜２１は整流ダイオード、２２〜
２４は平滑コンデンサである。さらに、Ｉ１　〜Ｉ３　
は各電源に接続される負荷に流れる負荷電流である。こ
の負荷電流Ｉ１　〜Ｉ３　の値が大きいと、図９に示す
電圧降下割合は速くなる。しかし、これらの電流の値は
各負荷の動作によって定まり自由にはならない。また、
平滑コンデンサ２２〜２４の容量値が小さいと電圧降下
割合が速くなるが、これらの容量値は各電源に許容され
るリップル量で定まり、これも各回路によって定まる限
界値以下に小さくすることはできない。FIG. 10 shows an example of the configuration of a power supply circuit. In FIG. 10, 18 is a power transformer or a switching transformer, 19 to 21 are rectifier diodes, and 22 to 21 are rectifier diodes.
24 is a smoothing capacitor. Furthermore, I1 to I3
is the load current flowing through the load connected to each power source. When the value of the load currents I1 to I3 is large, the voltage drop rate shown in FIG. 9 becomes faster. However, the values of these currents are determined by the operation of each load and cannot be set freely. Also,
If the capacitance value of the smoothing capacitors 22 to 24 is small, the voltage drop rate will be faster, but these capacitance values are determined by the amount of ripple allowed for each power supply, and this cannot be reduced below the limit value determined by each circuit. .

【００１１】これら各電源の主電源スイッチ切断時の電
圧降下特性について、図９のように第１の電源１１の電
源電圧−Ｅ１　の電圧降下が特に遅い場合の回路動作を
図１１を用いて考えてみる。図１１において、時刻Ｔｏ
ｆｆ　で機器の主電源スイッチが切断されたものとする
と、（Ａ）に示す発振波形Ｖｏｓｃ　は（Ｂ）に示す第
２の電源２の電圧降下特性に従ってその波高値を減らし
ていき、時刻Ｔ０　以降はほぼゼロになる。この場合の
ＭＯＳＦＥＴ６のドレイン電圧Ｖｄｄの動きを（Ｃ）に
示す。時刻ｔｏｆｆ　以降のドレイン電圧Ｖｄｄの波高
値の減衰の仕方は、第１の電源１１の電源電圧−Ｅ１　
の降下が（Ｄ）に示すように極めて緩やかな場合は、や
はり緩やかに減少していく。 しかし、時刻Ｔ０　以降は発振波形Ｖｏｓｃ　がなくな
るのでＭＯＳＦＥＴ６は遮断状態となり、そのドレイン
電圧Ｖｄｄは負の値からゼロに上昇したまま以後はずっ
とゼロを保つ。Regarding the voltage drop characteristics when the main power switch of each of these power supplies is turned off, the circuit operation when the voltage drop of the power supply voltage -E1 of the first power supply 11 is particularly slow as shown in FIG. 9 will be considered using FIG. Try. In FIG. 11, time To
Assuming that the main power switch of the device is turned off at ff, the oscillation waveform Vosc shown in (A) decreases its peak value according to the voltage drop characteristics of the second power supply 2 shown in (B), and after time T0 becomes almost zero. The movement of the drain voltage Vdd of MOSFET 6 in this case is shown in (C). The manner in which the peak value of the drain voltage Vdd attenuates after time toff is the power supply voltage of the first power supply 11 -E1
If the fall is extremely gradual as shown in (D), the decrease will also be gradual. However, since the oscillation waveform Vosc disappears after time T0, the MOSFET 6 is cut off, and its drain voltage Vdd increases from a negative value to zero and remains zero thereafter.

【００１２】すると、水平出力トランジスタ１０のベー
ス電流Ｉｂ　は先に説明した励振回路の原理により、図
１１（Ｅ）に示すように時刻Ｔ０　で一旦正の値に上昇
した後、正のまま徐々に減衰していくことになる。従っ
て、これに対応する水平出力トランジスタ１０のコレク
タ電流Ｉｃ　は図１１（Ｆ）に示すように、時刻Ｔ０　
まではほぼ正常な波形を示しているが、時刻Ｔ０　以降
はベース電流Ｉｂ　が流れ続けるのでコレクタ・エミッ
タ間は導通状態を保ち、コレクタ電流Ｉｃ　は増加する
一方になるので、遂には水平出力トランジスタ１０が破
損に至るまで増大してしまうことがあった。Then, based on the principle of the excitation circuit explained earlier, the base current Ib of the horizontal output transistor 10 increases to a positive value at time T0 as shown in FIG. It will be attenuated. Therefore, the collector current Ic of the horizontal output transistor 10 corresponding to this is as shown in FIG. 11(F) at time T0.
Up to that point, the waveform is almost normal, but after time T0, the base current Ib continues to flow, maintaining conduction between the collector and emitter, and the collector current Ic continues to increase, so that the horizontal output transistor 10 finally may increase to the point of damage.

【００１３】[0013]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、 （１）　水平出力トランジスタのエミッタ・ベース間に
接続されたインダクタと、前記水平出力トランジスタの
ベースに一端が接続された励振スイッチ素子と、前記励
振スイッチ素子の他の一端に接続され、前記水平出力ト
ランジスタの逆方向ベース電流を引き出すような極性の
第１の直流電源と、前記励振スイッチ素子に、前記水平
出力トランジスタの蓄積時間とオフ期間中にオン、その
他の期間でオフするようなスイッチング動作をさせるよ
うな波形を加える水平発振回路と、前記水平発振回路を
動作させるための第２の直流電源とを備えた水平偏向回
路において、前記水平偏向回路を含んだ機器の主電源を
切断した時に、前記第２の電源の電圧降下時間を前記第
１の電源の電圧降下時間より長くさせる電圧降下時間遅
延手段を備えたことを特徴とする水平偏向回路を提供し
、（２）　水平出力トランジスタのエミッタ・ベース間
に接続されたインダクタと、前記水平出力トランジスタ
のベースに一端が接続された励振スイッチ素子と、前記
励振スイッチ素子の他の一端に接続され、前記水平出力
トランジスタの逆方向ベース電流を引き出すような極性
の第１の直流電源と、前記励振スイッチ素子に、前記水
平出力トランジスタの蓄積時間とオフ期間中にオン、そ
の他の期間でオフするようなスイッチング動作をさせる
ような波形を加える水平発振回路と、前記水平発振回路
を動作させるための第２の直流電源とを備えた水平偏向
回路において、前記第１の電源と接地間に接続されたス
イッチ素子よりなる遮断回路を備え、前記水平偏向回路
を含んだ機器の主電源を切断した時に、前記第１の電源
の電圧降下時間より速い電圧降下時間を有する電源の電
圧降下時間を参照して、前記遮断回路を動作させるよう
に構成したことを特徴とする水平偏向回路を提供し、（
３）　水平出力トランジスタのエミッタ・ベース間に接
続されたインダクタと、前記水平出力トランジスタのベ
ースに一端が接続された励振スイッチ素子と、前記励振
スイッチ素子の他の一端に接続され、前記水平出力トラ
ンジスタの逆方向ベース電流を引き出すような極性の第
１の直流電源と、前記励振スイッチ素子に、前記水平出
力トランジスタの蓄積時間とオフ期間中にオン、その他
の期間でオフするようなスイッチング動作をさせるよう
な波形を加える水平発振回路と、前記水平発振回路を動
作させるための第２の直流電源とを備えた水平偏向回路
において、前記第１の電源と前記励振スイッチ素子との
接続点と接地間に電子スイッチを備え、前記水平偏向回
路を含んだ機器の動作時は前記電子スイッチを遮断状態
とし、前記機器の主電源を切断後、前記電子スイッチを
導通状態とするよう構成したことを特徴とする水平偏向
回路を提供するものである。[Means for Solving the Problems] In order to solve the problems of the prior art described above, the present invention provides: (1) an inductor connected between the emitter and the base of a horizontal output transistor; an excitation switch element connected to one end; a first DC power supply connected to the other end of the excitation switch element and having a polarity such that it draws out a reverse base current of the horizontal output transistor; and the excitation switch element; a horizontal oscillation circuit that applies a waveform to perform a switching operation such that the horizontal output transistor is turned on during the accumulation time and off period and turned off during other periods; and a second DC power supply for operating the horizontal oscillation circuit. and a voltage drop time that makes the voltage drop time of the second power supply longer than the voltage drop time of the first power supply when the main power supply of the device including the horizontal deflection circuit is cut off. Provided is a horizontal deflection circuit characterized by comprising a delay means, (2) an inductor connected between the emitter and base of a horizontal output transistor, and an excitation switch element having one end connected to the base of the horizontal output transistor. a first DC power supply connected to the other end of the excitation switch element and having a polarity that draws out the reverse base current of the horizontal output transistor; In a horizontal deflection circuit comprising a horizontal oscillation circuit that applies a waveform that performs a switching operation such as being turned on during an off period and turned off during other periods, and a second DC power supply for operating the horizontal oscillation circuit. , comprising a cutoff circuit including a switch element connected between the first power source and ground, and a voltage faster than the voltage drop time of the first power source when the main power source of the device including the horizontal deflection circuit is cut off. Provided is a horizontal deflection circuit characterized in that the cutoff circuit is operated with reference to a voltage drop time of a power supply having a voltage drop time,
3) an inductor connected between the emitter and base of the horizontal output transistor; an excitation switch element connected at one end to the base of the horizontal output transistor; and an excitation switch element connected to the other end of the excitation switch element; A first DC power supply having a polarity that draws out a reverse base current and the excitation switch element perform a switching operation such that it is turned on during the accumulation time and off period of the horizontal output transistor and turned off during other periods. In a horizontal deflection circuit comprising a horizontal oscillation circuit that applies a waveform such as the above, and a second DC power supply for operating the horizontal oscillation circuit, a is equipped with an electronic switch, the electronic switch is configured to be in a cutoff state when a device including the horizontal deflection circuit is in operation, and to be in a conductive state after the main power source of the device is cut off. The present invention provides a horizontal deflection circuit.

【００１４】[0014]

【実施例】以下、本発明の水平偏向回路について、添付
図面を参照して説明する。図１は本発明の水平偏向回路
の第１実施例を示す回路図であり、図７の従来の水平偏
向回路と同一部分には同一符号を付し、その説明を省略
する。図２〜図５は本発明の水平偏向回路を説明するた
めの図、図６は本発明の水平偏向回路の第２実施例を示
す回路図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS A horizontal deflection circuit according to the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a circuit diagram showing a first embodiment of the horizontal deflection circuit of the present invention, and the same parts as those of the conventional horizontal deflection circuit of FIG. 2 to 5 are diagrams for explaining the horizontal deflection circuit of the present invention, and FIG. 6 is a circuit diagram showing a second embodiment of the horizontal deflection circuit of the present invention.

【００１５】まず、図２を用いて本発明によってどのよ
うに改良するかを説明する。図２は従来の技術において
図９を用いて説明した前述の各電源のスイッチオフ時の
電圧降下特性をどのようにすればよいかを示している。 即ち、従来実線ａに示すように主電源切断時刻Ｔｏｆｆ
　以降、急速に降下する第２の電源２の電源電圧Ｅ２　
の特性を本発明においては破線ｃで示すように緩やかに
降下させる。また、第１の電源１１の電源電圧−Ｅ１　
においては、従来実線ｂに示すように緩やかに降下して
いた特性を、一点鎖線ｄで示すように極力速やかに降下
させるものである。First, the improvement achieved by the present invention will be explained using FIG. 2. FIG. 2 shows how to set the voltage drop characteristics at the time of switching off of each of the above-mentioned power supplies explained using FIG. 9 in the prior art. That is, as shown by the conventional solid line a, the main power supply cut-off time Toff
After that, the power supply voltage E2 of the second power supply 2 rapidly decreases.
In the present invention, the characteristics of the curve are gradually decreased as shown by the broken line c. Also, the power supply voltage of the first power supply 11 -E1
In this method, the characteristic that conventionally dropped gradually as shown by the solid line b is reduced as quickly as possible as shown by the dashed line d.

【００１６】上述のように各電源の降下特性を変えた場
合、従来の技術の図１１に対応する特性図は図３のよう
になる。ここで、図３において、（Ａ）は水平発振回路
１の出力波形であるＶｏｓｃ　を、（Ｂ）はその水平発
振回路１に供給する第２の電源２の電源電圧Ｅ２　の変
化を示しており、時刻Ｔｏｆｆで機器の主電源スイッチ
が切断されたものとする。先に図２を用いて説明したよ
うに本発明においては第２の電源２の電源電圧Ｅ２　は
時刻Ｔｏｆｆ　以降徐々に降下するものとしたので、（
Ａ）に示す発振波形Ｖｏｓｃ　の波高値もこれに応じて
徐々に小さくなっていく。When the drop characteristics of each power source are changed as described above, a characteristic diagram corresponding to FIG. 11 of the prior art becomes as shown in FIG. Here, in FIG. 3, (A) shows the output waveform Vosc of the horizontal oscillation circuit 1, and (B) shows the change in the power supply voltage E2 of the second power supply 2 that supplies the horizontal oscillation circuit 1. , it is assumed that the main power switch of the device is turned off at time Toff. As previously explained using FIG. 2, in the present invention, the power supply voltage E2 of the second power supply 2 is assumed to gradually decrease after time Toff, so (
The peak value of the oscillation waveform Vosc shown in A) also gradually decreases accordingly.

【００１７】また、図３において、（Ｃ）は励振スイッ
チ素子であるＭＯＳＦＥＴ６のドレイン電圧Ｖｄｄを、
（Ｄ）はＭＯＳＦＥＴ６のソースに加わる第１の電源１
１の電源電圧−Ｅ１　の動きを示している。図示のよう
に、第１の電源１１の電源電圧−Ｅ１　が主電源切断時
刻Ｔｏｆｆ　以降急速にゼロに近づくと、それに応じて
ドレイン電圧Ｖｄｄのボトム値もゼロに近づき、その波
高値も１サイクル毎に減少して遂にはゼロになる。ただ
し、ゼロに収斂するときでも、そのゲート電圧Ｖｇ　、
即ち発振出力Ｖｏｓｃはほぼ矩形波の波形を保っている
から、従来の技術における図１１（Ｃ）のように、ある
時刻Ｔ０　で急にドレイン電圧Ｖｄｄの波形が途絶えて
しまうようなことはない。In addition, in FIG. 3, (C) indicates the drain voltage Vdd of MOSFET 6, which is an excitation switching element,
(D) is the first power supply 1 that is applied to the source of MOSFET 6.
1 shows the movement of the power supply voltage -E1. As shown in the figure, when the power supply voltage -E1 of the first power supply 11 rapidly approaches zero after the main power supply cut-off time Toff, the bottom value of the drain voltage Vdd also approaches zero, and its peak value also increases every cycle. decreases until it reaches zero. However, even when converging to zero, the gate voltage Vg,
That is, since the oscillation output Vosc maintains a substantially rectangular waveform, the waveform of the drain voltage Vdd does not suddenly stop at a certain time T0, as in the conventional technique shown in FIG. 11(C).

【００１８】次に、図３において、（Ｅ）は本発明の水
平偏向回路における水平出力トランジスタ１０のベース
電流Ｉｂ　の動きを示したものである。即ち、この波形
は時刻Ｔｏｆｆ　以降、ドレイン電圧Ｖｄｄに応じてそ
の波高値を減少させつつゼロに収斂する。従って、これ
に対応する水平出力トランジスタ１０のコレクタ電流Ｉ
ｃ　も（Ｆ）に示すように時刻Ｔｏｆｆ　以降はベース
電流Ｉｂ　の減少に応じてそのピーク値が抑えられ、１
サイクル毎にその値が減少してゼロになる。このように
、図３に示す本発明の水平偏向回路の動作においては、
従来の技術における図１１で示したように水平出力トラ
ンジスタ１０のコレクタ電流Ｉｃ　が増加することはな
く、よって水平出力トランジスタ１０が破損まで至るこ
とはない。Next, in FIG. 3, (E) shows the movement of the base current Ib of the horizontal output transistor 10 in the horizontal deflection circuit of the present invention. That is, after time Toff, this waveform converges to zero while decreasing its peak value in accordance with the drain voltage Vdd. Therefore, the collector current I of the horizontal output transistor 10 corresponding to this
As shown in (F), after time Toff, the peak value of c is suppressed as the base current Ib decreases, and becomes 1
With each cycle, its value decreases to zero. Thus, in the operation of the horizontal deflection circuit of the present invention shown in FIG.
As shown in FIG. 11 in the prior art, the collector current Ic of the horizontal output transistor 10 does not increase, and therefore the horizontal output transistor 10 does not become damaged.

【００１９】以上述べたように、機器の主電源スイッチ
切断時の電圧降下特性を第１の電源１１の電源電圧−Ｅ
１　については極力速く、第２の電源２の電源電圧Ｅ２
　については極力遅くすることが必要であることが分か
った。これを実現するためには、前述したように図１０
における平滑コンデンサ２２あるいは２３の容量値を加
減すればある程度は達成することはできるが、この電源
電圧Ｅ２　，−Ｅ１　は機器内の図示せぬ他の回路でも
使用されることが多く、本発明の趣旨にのみ沿って平滑
コンデンサ２２あるいは２３の容量値を定めることがで
きない。As described above, the voltage drop characteristic when the main power switch of the device is turned off is expressed as the power supply voltage of the first power supply 11 -E
1, as quickly as possible, the power supply voltage E2 of the second power supply 2
It was found that it was necessary to slow down the process as much as possible. In order to achieve this, as mentioned above, it is necessary to
Although this can be achieved to some extent by adjusting the capacitance value of the smoothing capacitor 22 or 23, this power supply voltage E2, -E1 is often used in other circuits (not shown) in the equipment, and the present invention It is not possible to determine the capacitance value of the smoothing capacitor 22 or 23 based solely on the purpose.

【００２０】図１は本発明の水平偏向回路の第１実施例
を示す回路図であり、上述した本発明の趣旨を達成し得
るものである。図１において、２５は本発明により新た
に設けられた電圧降下時間遅延回路であって、主電源ス
イッチ切断時刻Ｔｏｆｆ　以降は第２の電源２の電源電
圧Ｅ２　を電圧Ｅ２１にして、水平発振回路１に供給す
るものである。この電圧降下時間遅延回路２５は時定数
コンデンサ２６，時定数抵抗２７，ダイオード２８より
なる。このように構成することにより、もし時刻Ｔｏｆ
ｆ　以後電源電圧Ｅ２　が前述のように急速に低下した
としても、時定数コンデンサ２６に蓄えられた電圧は時
定数抵抗２７を通してゆっくりと放電していくから、電
圧Ｅ２１は図４に示すように時刻Ｔｏｆｆ　以降は徐々
に低下していくようになる。FIG. 1 is a circuit diagram showing a first embodiment of a horizontal deflection circuit according to the present invention, which can achieve the above-mentioned purpose of the present invention. In FIG. 1, 25 is a voltage drop time delay circuit newly provided according to the present invention, and after the main power switch cut-off time Toff, the power supply voltage E2 of the second power supply 2 is set to the voltage E21, and the horizontal oscillation circuit 1 It is intended to supply This voltage drop time delay circuit 25 includes a time constant capacitor 26, a time constant resistor 27, and a diode 28. With this configuration, if the time Tof
f After that, even if the power supply voltage E2 rapidly decreases as described above, the voltage stored in the time constant capacitor 26 is slowly discharged through the time constant resistor 27, so the voltage E21 changes with time as shown in FIG. After Toff, it gradually decreases.

【００２１】しかし、ここで電圧降下時間遅延回路２５
を単純に時定数コンデンサ２６と時定数抵抗２７との時
定数回路によって構成すると、図４において破線で示す
ように、主電源スイッチ投入時刻Ｔｏｎから電圧の立上
がりが遅くなってしまう。このように水平発振回路１に
加わる電源電圧の立上がりが遅ければ、この間水平発振
周波数が安定せず、好ましいことではない。そこで、時
定数抵抗２７と並列にダイオード２８を接続し、主電源
スイッチ投入直後はこのダイオード２８を通して時定数
コンデンサ２６を充電するようにすればその問題は解決
し、図４において実線で示すような特性が得られる。However, here the voltage drop time delay circuit 25
If it is simply configured by a time constant circuit including a time constant capacitor 26 and a time constant resistor 27, the rise of the voltage will be delayed from the main power switch ON time Ton, as shown by the broken line in FIG. If the rise of the power supply voltage applied to the horizontal oscillation circuit 1 is slow in this way, the horizontal oscillation frequency will not be stable during this period, which is not preferable. Therefore, by connecting a diode 28 in parallel with the time constant resistor 27 and charging the time constant capacitor 26 through this diode 28 immediately after the main power switch is turned on, this problem can be solved, and the result will be as shown by the solid line in FIG. characteristics are obtained.

【００２２】さらに、図１において２９は遮断回路であ
り、これも本発明の趣旨によって新たに設けられたもの
である。この遮断回路２９中の３０は遮断用ｎｐｎトラ
ンジスタ、３１はそのベース抵抗である。このベース抵
抗３１の一端は、本来の第１の電源１１の電圧降下時間
より速い降下時間を持った正電源、例えばここでは第２
の電源２の電源電圧Ｅ２　に接続されていて、この電圧
値の動きを参照している。このようにすることにより、
図５に示すように、時刻Ｔｏｆｆ　以降に参照電圧（こ
の場合はＥ２　）が降下するとその降下割合に合わせて
遮断用ｎｐｎトランジスタ３０が遮断するので、結局第
１の電源１１の出力端と接地との間に新たに得られる電
圧−Ｅ１１は、本来−Ｅ１　が図５に破線で示すように
時刻Ｔｏｆｆ　以後ゆっくり減少する特性であったとし
ても、電圧Ｅ２　の降下割合に合わせて実線で示すよう
に急速に減少するようになる。勿論、このベース抵抗３
１の一端はここでは第２の電源２の電源電圧Ｅ２　に接
続されているが、これは時刻Ｔｏｆｆ　以降の降下の速
い電源であればこれに限るものではない。Furthermore, in FIG. 1, 29 is a cutoff circuit, which is also newly provided in accordance with the spirit of the present invention. In this cutoff circuit 29, 30 is a cutoff npn transistor, and 31 is its base resistance. One end of this base resistor 31 is connected to a positive power supply having a voltage drop time faster than the voltage drop time of the original first power supply 11, for example, a second power supply in this case.
It is connected to the power supply voltage E2 of the power supply 2, and the movement of this voltage value is referenced. By doing this,
As shown in FIG. 5, when the reference voltage (in this case, E2) drops after time Toff, the cutoff npn transistor 30 cuts off according to the drop rate, so that the output terminal of the first power supply 11 and the ground are eventually connected. Even if -E1 originally had a characteristic of decreasing slowly after time Toff as shown by the broken line in FIG. 5, the voltage -E11 newly obtained during begins to decrease rapidly. Of course, this base resistor 3
1 is connected to the power supply voltage E2 of the second power supply 2 here, but this is not limited to this as long as it is a power supply that drops quickly after time Toff.

【００２３】なお、図１において本発明を達成するため
に、電圧降下時間遅延回路２５及び遮断回路２９の両方
を設けているが、電源電圧Ｅ２　及び−Ｅ１　がそれぞ
れ図２の実線で示すような降下特性の関係さえ持てば、
片方だけでも構わない。Note that in order to achieve the present invention in FIG. 1, both the voltage drop time delay circuit 25 and the cutoff circuit 29 are provided, but the power supply voltages E2 and -E1 are different from each other as shown by the solid lines in FIG. As long as we have the relationship of descent characteristics,
It doesn't matter if it's just one.

【００２４】また、この負電圧−Ｅ１１を主電源切断時
刻Ｔｏｆｆ　以後、急速にその電圧値を降下させるには
、図１に示す遮断回路２９を設ける代わりに、負電圧−
Ｅ１１と接地との間に電子スイッチを設け、常時機器動
作中はこの電子スイッチを遮断しておき、主電源切断時
刻Ｔｏｆｆ　以降これを導通させてもよい。図６はこの
ような例を示した回路図であり、３２はｐチャネル接合
ＦＥＴ、３３はそのドレイン抵抗、３４及び３５はゲー
トの分圧抵抗、３６は負電源用の平滑コンデンサである
。Moreover, in order to rapidly reduce the voltage value of this negative voltage -E11 after the main power supply cut-off time Toff, instead of providing the cutoff circuit 29 shown in FIG.
An electronic switch may be provided between E11 and ground, and this electronic switch may be cut off during normal operation of the device, and made conductive after the main power supply cut-off time Toff. FIG. 6 is a circuit diagram showing such an example, where 32 is a p-channel junction FET, 33 is its drain resistance, 34 and 35 are gate voltage dividing resistors, and 36 is a smoothing capacitor for the negative power supply.

【００２４】ここで、ｐチャネル接合ＦＥＴ３２のゲー
トには機器動作中は電圧Ｅ２　を分圧した正の電圧が加
わっているから、ｐチャネル接合ＦＥＴ３２のソース・
ドレイン間は遮断状態である。しかし、機器の主電源切
断時刻Ｔｏｆｆ　以降、電圧Ｅ２　が急速にゼロになる
とｐチャネル接合ＦＥＴ３２のゲート電圧がゼロになる
ので、このソース・ドレイン間が導通する。従って、も
し主電源切断後、平滑コンデンサ３６に多量のチャージ
が残っているため、遮断回路２９を遮断しても負電圧−
Ｅ１１が速やかに降下しないような場合でも、このドレ
イン電流によって急速に平滑コンデンサ３６のチャージ
を放電させることができるので、本発明の趣旨である時
刻Ｔｏｆｆ　以後の負電圧−Ｅ１１をできるだけ速く降
下させるという働きをすることができる。勿論、このｐ
チャネル接合ＦＥＴ３２とドレイン抵抗３３による放電
回路も、上述した遮断回路２９や電圧降下遅延回路２５
と併用してもよいし、単独で用いてもよい。Here, since a positive voltage obtained by dividing voltage E2 is applied to the gate of p-channel junction FET 32 during device operation, the source and source of p-channel junction FET 32 are applied.
The drain is in a disconnected state. However, after the main power supply cut-off time Toff of the device, when the voltage E2 rapidly becomes zero, the gate voltage of the p-channel junction FET 32 becomes zero, so that the source and drain become conductive. Therefore, if a large amount of charge remains in the smoothing capacitor 36 after the main power is cut off, even if the cutoff circuit 29 is cut off, the negative voltage -
Even if E11 does not drop quickly, the charge in the smoothing capacitor 36 can be rapidly discharged by this drain current, so that the purpose of the present invention is to reduce the negative voltage -E11 after time Toff as quickly as possible. can do the work. Of course, this p
The discharge circuit formed by the channel junction FET 32 and the drain resistor 33 also includes the above-mentioned cutoff circuit 29 and voltage drop delay circuit 25.
It may be used in combination with or alone.

【００２５】また、これまで水平出力回路の電源電圧Ｅ
３　については特に言及していないが、これも時刻Ｔｏ
ｆｆ　以降の電圧降下が速いほど図１１（Ｆ）に示すコ
レクタ電流Ｉｃ　の飛び上がりが抑えられる。しかし、
この第３の電源１７に遮断回路２９と類似の回路を設け
るのは大電力を扱わねばならないので困難であるし、そ
のコレクタ電流Ｉｃ　の飛び上がりを抑える効果も、前
述の電圧Ｅ２　及び−Ｅ１　の降下特性を改善するのと
比較してやや劣ってしまう。Furthermore, until now, the power supply voltage E of the horizontal output circuit
3 is not specifically mentioned, but this is also the time To
The faster the voltage drop after ff, the more suppressed is the rise in collector current Ic shown in FIG. 11(F). but,
It is difficult to provide a circuit similar to the cutoff circuit 29 in this third power supply 17 because it must handle a large amount of power, and the effect of suppressing the jump in the collector current Ic is also due to the drop in the voltages E2 and -E1 mentioned above. Compared to improving the characteristics, it is slightly inferior.

【００２５】[0025]

【発明の効果】以上詳細に説明したように、本発明の水
平偏向回路は、水平出力トランジスタのエミッタ・ベー
ス間に接続されたインダクタと、前記水平出力トランジ
スタのベースに一端が接続された励振スイッチ素子と、
前記励振スイッチ素子の他の一端に接続され、前記水平
出力トランジスタの逆方向ベース電流を引き出すような
極性の第１の直流電源と、前記励振スイッチ素子に、前
記水平出力トランジスタの蓄積時間とオフ期間中にオン
、その他の期間でオフするようなスイッチング動作をさ
せるような波形を加える水平発振回路と、前記水平発振
回路を動作させるための第２の直流電源とを備えてなる
ので、水平出力トランジスタの逆方向電流を十分に流せ
るため、そのコレクタ電流の降下時間が速く水平偏向周
波数が高い場合でも損失が少ないという利点を有し、し
かも、機器の主電源を切断した時に、水平出力トランジ
スタのコレクタ電流が増加して、その水平出力トランジ
スタが破損に至るという欠点も解消することができると
いう、実用上極めて優れた効果がある。As described above in detail, the horizontal deflection circuit of the present invention includes an inductor connected between the emitter and base of a horizontal output transistor, and an excitation switch whose one end is connected to the base of the horizontal output transistor. Motoko and
A first DC power supply connected to the other end of the excitation switch element and having a polarity such as to draw out the reverse base current of the horizontal output transistor; The horizontal output transistor is equipped with a horizontal oscillation circuit that adds a waveform that performs a switching operation such as turning on during some periods and off during other periods, and a second DC power supply for operating the horizontal oscillation circuit. Because a sufficient reverse current can flow through the collector current, the fall time of the collector current is fast and there is little loss even when the horizontal deflection frequency is high. This has an extremely excellent practical effect in that it can eliminate the drawback that the horizontal output transistor is damaged due to an increase in current.

【図面の簡単な説明】[Brief explanation of the drawing]

【図１】本発明の水平偏向回路の第１実施例を示す回路
図である。FIG. 1 is a circuit diagram showing a first embodiment of a horizontal deflection circuit of the present invention.

【図２】本発明の水平偏向回路を説明するための図であ
る。FIG. 2 is a diagram for explaining a horizontal deflection circuit of the present invention.

【図３】本発明の水平偏向回路を説明するための波形図
である。FIG. 3 is a waveform diagram for explaining the horizontal deflection circuit of the present invention.

【図４】本発明の水平偏向回路を説明するための図であ
る。FIG. 4 is a diagram for explaining a horizontal deflection circuit of the present invention.

【図５】本発明の水平偏向回路を説明するための図であ
る。FIG. 5 is a diagram for explaining the horizontal deflection circuit of the present invention.

【図６】本発明の水平偏向回路の第２実施例を示す回路
図である。FIG. 6 is a circuit diagram showing a second embodiment of the horizontal deflection circuit of the present invention.

【図７】従来の水平偏向回路を示す回路図である。FIG. 7 is a circuit diagram showing a conventional horizontal deflection circuit.

【図８】従来の水平偏向回路を説明する波形図である。FIG. 8 is a waveform diagram illustrating a conventional horizontal deflection circuit.

【図９】従来の水平偏向回路を説明する図である。FIG. 9 is a diagram illustrating a conventional horizontal deflection circuit.

【図１０】従来の水平偏向回路を説明する図である。FIG. 10 is a diagram illustrating a conventional horizontal deflection circuit.

【図１１】従来の水平偏向回路を説明する波形図である
。FIG. 11 is a waveform diagram illustrating a conventional horizontal deflection circuit.

【符号の説明】[Explanation of symbols]

１　　水平発振回路 ２　　第２の電源 ６　　励振スイッチ素子 ７　　フライホイールコイル（インダクタ）１０　　水
平出力トランジスタ １１　　第１の電源 １７　　第３の電源 ２５　　電圧降下時間遅延回路（電圧降下時間遅延手段
）２９　　遮断回路1 Horizontal oscillation circuit 2 Second power supply 6 Excitation switch element 7 Flywheel coil (inductor) 10 Horizontal output transistor 11 First power supply 17 Third power supply 25 Voltage drop time delay circuit (voltage drop time delay means) 29 Cutoff circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】水平出力トランジスタのエミッタ・ベース
間に接続されたインダクタと、前記水平出力トランジス
タのベースに一端が接続された励振スイッチ素子と、前
記励振スイッチ素子の他の一端に接続され、前記水平出
力トランジスタの逆方向ベース電流を引き出すような極
性の第１の直流電源と、前記励振スイッチ素子に、前記
水平出力トランジスタの蓄積時間とオフ期間中にオン、
その他の期間でオフするようなスイッチング動作をさせ
るような波形を加える水平発振回路と、前記水平発振回
路を動作させるための第２の直流電源とを備えた水平偏
向回路において、前記水平偏向回路を含んだ機器の主電
源を切断した時に、前記第２の電源の電圧降下時間を前
記第１の電源の電圧降下時間より長くさせる電圧降下時
間遅延手段を備えたことを特徴とする水平偏向回路。1. An inductor connected between an emitter and a base of a horizontal output transistor; an excitation switch element having one end connected to the base of the horizontal output transistor; and an excitation switch element connected to the other end of the excitation switch element; A first DC power supply having a polarity that draws a reverse base current of the horizontal output transistor and the excitation switch element are turned on during the accumulation time and off period of the horizontal output transistor.
In the horizontal deflection circuit, the horizontal deflection circuit includes a horizontal oscillation circuit that applies a waveform that performs a switching operation that turns off during other periods, and a second DC power supply for operating the horizontal oscillation circuit. A horizontal deflection circuit comprising a voltage drop time delay means for making the voltage drop time of the second power supply longer than the voltage drop time of the first power supply when the main power supply of the equipment including the horizontal deflection circuit is cut off. 【請求項２】水平出力トランジスタのエミッタ・ベース
間に接続されたインダクタと、前記水平出力トランジス
タのベースに一端が接続された励振スイッチ素子と、前
記励振スイッチ素子の他の一端に接続され、前記水平出
力トランジスタの逆方向ベース電流を引き出すような極
性の第１の直流電源と、前記励振スイッチ素子に、前記
水平出力トランジスタの蓄積時間とオフ期間中にオン、
その他の期間でオフするようなスイッチング動作をさせ
るような波形を加える水平発振回路と、前記水平発振回
路を動作させるための第２の直流電源とを備えた水平偏
向回路において、前記第１の電源と接地間に接続された
スイッチ素子よりなる遮断回路を備え、前記水平偏向回
路を含んだ機器の主電源を切断した時に、前記第１の電
源の電圧降下時間より速い電圧降下時間を有する電源の
電圧降下時間を参照して、前記遮断回路を動作させるよ
うに構成したことを特徴とする水平偏向回路。2. An inductor connected between the emitter and the base of the horizontal output transistor; an excitation switch element having one end connected to the base of the horizontal output transistor; and an excitation switch element connected to the other end of the excitation switch element; A first DC power supply having a polarity that draws a reverse base current of the horizontal output transistor and the excitation switch element are turned on during the accumulation time and off period of the horizontal output transistor.
In the horizontal deflection circuit, the horizontal deflection circuit includes a horizontal oscillation circuit that applies a waveform that performs a switching operation that is turned off during other periods, and a second DC power supply for operating the horizontal oscillation circuit. and ground, the power supply having a voltage drop time faster than the voltage drop time of the first power supply when the main power supply of the equipment including the horizontal deflection circuit is cut off. A horizontal deflection circuit characterized in that the cutoff circuit is operated with reference to a voltage drop time. 【請求項３】水平出力トランジスタのエミッタ・ベース
間に接続されたインダクタと、前記水平出力トランジス
タのベースに一端が接続された励振スイッチ素子と、前
記励振スイッチ素子の他の一端に接続され、前記水平出
力トランジスタの逆方向ベース電流を引き出すような極
性の第１の直流電源と、前記励振スイッチ素子に、前記
水平出力トランジスタの蓄積時間とオフ期間中にオン、
その他の期間でオフするようなスイッチング動作をさせ
るような波形を加える水平発振回路と、前記水平発振回
路を動作させるための第２の直流電源とを備えた水平偏
向回路において、前記第１の電源と前記励振スイッチ素
子との接続点と接地間に電子スイッチを備え、前記水平
偏向回路を含んだ機器の動作時は前記電子スイッチを遮
断状態とし、前記機器の主電源を切断後、前記電子スイ
ッチを導通状態とするよう構成したことを特徴とする水
平偏向回路。3. An inductor connected between the emitter and base of the horizontal output transistor; an excitation switch element having one end connected to the base of the horizontal output transistor; and an excitation switch element connected to the other end of the excitation switch element; A first DC power supply having a polarity that draws a reverse base current of the horizontal output transistor and the excitation switch element are turned on during the accumulation time and off period of the horizontal output transistor.
In the horizontal deflection circuit, the horizontal deflection circuit includes a horizontal oscillation circuit that applies a waveform that performs a switching operation that is turned off during other periods, and a second DC power supply for operating the horizontal oscillation circuit. An electronic switch is provided between the connection point of the drive switch element and the ground, and when the device including the horizontal deflection circuit is operated, the electronic switch is cut off, and after the main power of the device is cut off, the electronic switch is A horizontal deflection circuit characterized in that it is configured to be in a conductive state.