JPH04219688A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH04219688A JPH04219688A JP3082266A JP8226691A JPH04219688A JP H04219688 A JPH04219688 A JP H04219688A JP 3082266 A JP3082266 A JP 3082266A JP 8226691 A JP8226691 A JP 8226691A JP H04219688 A JPH04219688 A JP H04219688A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- exterior panel
- card
- frame
- crosspiece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000006850 spacer group Chemical group 0.000 claims description 24
- 239000000853 adhesive Substances 0.000 claims description 21
- 230000001070 adhesive effect Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 abstract 3
- 239000011347 resin Substances 0.000 description 27
- 229920005989 resin Polymers 0.000 description 27
- 230000006378 damage Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はメモリ半導体チップ等を
内蔵したＩＣカードに関し、特に信頼性の向上を図るも
のに関する。
内蔵したＩＣカードに関し、特に信頼性の向上を図るも
のに関する。
【０００２】
【従来の技術】従来より半導体チップをギャングボンデ
イング法にて、フィルムキャリアテープに形成されたリ
ードに接続し、半導体チップの能動面をモールド剤で保
護したモジュール（以下「ＴＡＢモジュール」と称する
）の外部接続用リードを回路基板に実装してなる回路モ
ジュールを内蔵したＩＣカードが知られている。
イング法にて、フィルムキャリアテープに形成されたリ
ードに接続し、半導体チップの能動面をモールド剤で保
護したモジュール（以下「ＴＡＢモジュール」と称する
）の外部接続用リードを回路基板に実装してなる回路モ
ジュールを内蔵したＩＣカードが知られている。
【０００３】図６は従来のＩＣカードを示す断面図、図
７は同ＩＣカードの回路モジュールを示す平面図である
。図において、回路基板１には例えばメモリ半導体チッ
プを有する複数のＴＡＢモジュール２が規則正しく整列
させられて実装されていると共にＴＡＢモジュール２の
メモリ半導体チップをコントロールするコントロール半
導体チップを有するＴＡＢモジュール３が実装されて回
路モジュール４が形成されている。この回路モジュール
４はＩＣカードの基体となる長方形をした枠状のフレー
ム５に固着され、金属性の二枚の外装パネル６によって
サンドイッチ状に挾持されている。７は回路モジュール
４と外装パネル６との間に充填された樹脂である。なお
、複数のＴＡＢモジュール２が回路基板１上に規則正し
く整列させられている理由の一つは整列させられている
方がＴＡＢ実装を機械化し易くし、自動化も可能となる
からである。
７は同ＩＣカードの回路モジュールを示す平面図である
。図において、回路基板１には例えばメモリ半導体チッ
プを有する複数のＴＡＢモジュール２が規則正しく整列
させられて実装されていると共にＴＡＢモジュール２の
メモリ半導体チップをコントロールするコントロール半
導体チップを有するＴＡＢモジュール３が実装されて回
路モジュール４が形成されている。この回路モジュール
４はＩＣカードの基体となる長方形をした枠状のフレー
ム５に固着され、金属性の二枚の外装パネル６によって
サンドイッチ状に挾持されている。７は回路モジュール
４と外装パネル６との間に充填された樹脂である。なお
、複数のＴＡＢモジュール２が回路基板１上に規則正し
く整列させられている理由の一つは整列させられている
方がＴＡＢ実装を機械化し易くし、自動化も可能となる
からである。
【０００４】従来のＩＣカードは上記のように構成され
、回路基板１に実装された回路モジュール４と外装パネ
ル６との間に樹脂７を充填しているから、樹脂７と接着
している側の外装パネル６が外側から押されたときに樹
脂７が介在することによってＴＡＢモジュール２に局所
的に急激なストレスがかからず、ＴＡＢモジュール２の
半導体チップのチップ割れが防止される。
、回路基板１に実装された回路モジュール４と外装パネ
ル６との間に樹脂７を充填しているから、樹脂７と接着
している側の外装パネル６が外側から押されたときに樹
脂７が介在することによってＴＡＢモジュール２に局所
的に急激なストレスがかからず、ＴＡＢモジュール２の
半導体チップのチップ割れが防止される。
【０００５】
【発明が解決しようとする課題】上記のような従来のＩ
Ｃカードでは回路基板１に実装された回路モジュール４
と外装パネル６との間に樹脂７を充填するようにしてい
るから、樹脂７を充填するために手間が非常にかかり、
コストダウンの大きな障害となり、樹脂７の充填不足が
あった場合にはその部分のＴＡＢモジュール２の半導体
チップにチップ割れを生じさせ、信頼性の面でも十分で
ないという問題点があった。
Ｃカードでは回路基板１に実装された回路モジュール４
と外装パネル６との間に樹脂７を充填するようにしてい
るから、樹脂７を充填するために手間が非常にかかり、
コストダウンの大きな障害となり、樹脂７の充填不足が
あった場合にはその部分のＴＡＢモジュール２の半導体
チップにチップ割れを生じさせ、信頼性の面でも十分で
ないという問題点があった。
【０００６】本発明はかかる問題点を解決するためなさ
れたもので、外力に対して内部の電気素子が保護されて
信頼性が高く、かつ大幅なコストダウンが可能なＩＣカ
ードを提供することを目的とする。
れたもので、外力に対して内部の電気素子が保護されて
信頼性が高く、かつ大幅なコストダウンが可能なＩＣカ
ードを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明にかかるＩＣカー
ドは複数の電気素子を実装した回路基板をフレーム及び
外装パネルで内部に密閉したＩＣカードにおいて、電気
素子を数個づつ寄せ集めてなるブロックを複数形成し、
各ブロックとの間に一定の間隔を設けて回路基板上に空
スペースを形成し、その空スペースに嵌り込む所定形状
の桟を回路基板と外装パネルとの間に介装させて構成さ
れている。また、その桟をフレームと一体に形成しても
よい。更に、その桟を回路基板と外装パネルとに接着剤
で接合することも考えられる。
ドは複数の電気素子を実装した回路基板をフレーム及び
外装パネルで内部に密閉したＩＣカードにおいて、電気
素子を数個づつ寄せ集めてなるブロックを複数形成し、
各ブロックとの間に一定の間隔を設けて回路基板上に空
スペースを形成し、その空スペースに嵌り込む所定形状
の桟を回路基板と外装パネルとの間に介装させて構成さ
れている。また、その桟をフレームと一体に形成しても
よい。更に、その桟を回路基板と外装パネルとに接着剤
で接合することも考えられる。
【０００８】また、複数の電気素子が嵌り込む穴を有す
る枠体を回路基板と外装パネルとの間に介装するように
構成してもよく。そして、その枠体を回路基板と外装パ
ネルに接着剤で接合することが望ましい。
る枠体を回路基板と外装パネルとの間に介装するように
構成してもよく。そして、その枠体を回路基板と外装パ
ネルに接着剤で接合することが望ましい。
【０００９】更に、複数の電気素子との間に少なくとも
一つの方形状の空スペースを回路基板上に形成し、その
空スペースに方形状の板状スペーサを配置し、その板状
スペーサを回路基板と外装パネルとの間に介装するよう
に構成することもできる。そして、その板状スペーサを
回路基板と外装パネルとに接着剤で接合したり、回路基
板に実装された複数の電気素子を外装パネルに接着剤で
接合することが望ましい。
一つの方形状の空スペースを回路基板上に形成し、その
空スペースに方形状の板状スペーサを配置し、その板状
スペーサを回路基板と外装パネルとの間に介装するよう
に構成することもできる。そして、その板状スペーサを
回路基板と外装パネルとに接着剤で接合したり、回路基
板に実装された複数の電気素子を外装パネルに接着剤で
接合することが望ましい。
【００１０】
【作用】本発明においては、回路基板上の電気素子を数
個づつ寄せ集めてなるブロックを複数形成し、各ブロッ
クとの間に一定の間隔を設けて回路基板上に空スペース
を形成し、その空スペースに嵌り込む所定形状の桟を回
路基板と外装パネルとの間に介装したから、その桟が従
来の充填された樹脂に代わるために大幅なコストダウン
となり、樹脂の充填不足ということもなくなって電気素
子の破壊も生じない。また、その桟がフレームと一体に
形成されることにより、組立工程が従来より削減される
。更に、その桟が回路基板と外装パネルとに接着剤で接
合されることにより、ＩＣカード全体の剛性が向上する
。
個づつ寄せ集めてなるブロックを複数形成し、各ブロッ
クとの間に一定の間隔を設けて回路基板上に空スペース
を形成し、その空スペースに嵌り込む所定形状の桟を回
路基板と外装パネルとの間に介装したから、その桟が従
来の充填された樹脂に代わるために大幅なコストダウン
となり、樹脂の充填不足ということもなくなって電気素
子の破壊も生じない。また、その桟がフレームと一体に
形成されることにより、組立工程が従来より削減される
。更に、その桟が回路基板と外装パネルとに接着剤で接
合されることにより、ＩＣカード全体の剛性が向上する
。
【００１１】また、複数の電気素子が嵌り込む穴を有す
る枠体を回路基板と外装パネルとの間に介装することに
より、その枠体が従来の充填された樹脂に代わるために
大幅なコストダウンとなり、樹脂の充填不足ということ
もなくなって電気素子の破壊も生じない、また、その枠
体が回路基板と外装パネルとに接着剤で接合されること
により、ＩＣカード全体の剛性が向上する更に、複数の
電気素子との間に少なくとも一つの方形状の空スペース
を回路基板上に形成し、その空スペースに方形状の板状
スペースを配置し、その板状スペーサを回路基板と外装
パネルとの間に介装したから、その板状スペーサが従来
の充填された樹脂に代わるために大幅なコストダウンと
なり、樹脂の充填不足ということもなくなって電気素子
の破壊も生せず、しかも板状スペーサは単純な方形状で
あるため、不要な金型費用の支出を防ぐことができ、回
路基板上の電気素子の実装自由度が増して結果として実
装密度を高めることができる。また、板状スペーサが回
路基板と外装パネルとに接着剤で接合されることにより
、ＩＣカード全体の剛性が向上する。更に、回路基板に
実装された複数の電気素子が外装パネルに接着剤で接合
されることにより、回路基板上の電気素子高さと、外装
パネルと回路基板との間に間隔に多少差があっても、そ
の差を吸収でき、フレームとパネルとスペーサと各電気
素子が一体化されて、ＩＣカード全体の剛性がより一層
向上する。
る枠体を回路基板と外装パネルとの間に介装することに
より、その枠体が従来の充填された樹脂に代わるために
大幅なコストダウンとなり、樹脂の充填不足ということ
もなくなって電気素子の破壊も生じない、また、その枠
体が回路基板と外装パネルとに接着剤で接合されること
により、ＩＣカード全体の剛性が向上する更に、複数の
電気素子との間に少なくとも一つの方形状の空スペース
を回路基板上に形成し、その空スペースに方形状の板状
スペースを配置し、その板状スペーサを回路基板と外装
パネルとの間に介装したから、その板状スペーサが従来
の充填された樹脂に代わるために大幅なコストダウンと
なり、樹脂の充填不足ということもなくなって電気素子
の破壊も生せず、しかも板状スペーサは単純な方形状で
あるため、不要な金型費用の支出を防ぐことができ、回
路基板上の電気素子の実装自由度が増して結果として実
装密度を高めることができる。また、板状スペーサが回
路基板と外装パネルとに接着剤で接合されることにより
、ＩＣカード全体の剛性が向上する。更に、回路基板に
実装された複数の電気素子が外装パネルに接着剤で接合
されることにより、回路基板上の電気素子高さと、外装
パネルと回路基板との間に間隔に多少差があっても、そ
の差を吸収でき、フレームとパネルとスペーサと各電気
素子が一体化されて、ＩＣカード全体の剛性がより一層
向上する。
【００１２】
【実施例】図１は本発明の一実施例を示す断面図、図２
は同実施例の回路モジュールを示す平面図、図３は同実
施例の桟が設けられたフレームを示す平面図である。図
において、従来例と同一の構成は同一符号を付して重複
した構成の説明を省略する。イは回路基板１上にＴＡＢ
実装されたＡ及びＢの２つの電気素子であるＴＡＢモジ
ュール２を寄せ集めてなる第１ブロック、ロはＣ〜Ｈの
６つのＴＡＢモジュール２を寄せ集めてなる第２ブロッ
ク、ハはＩ〜Ｌの４つのＴＡＢモジュール２を寄せ集め
てなる第３ブロック、ニはＭ及びＮの２つのＴＡＢモジ
ュール２を寄せ集めてなる第４ブロックである。これら
各ブロック間の間隔を最低２ｍｍとする所定形状の空ス
ペース８ができるように第１〜第４ブロックイ，ロ，ハ
，ニは回路基板１上に配置されている。９は空スペース
８に嵌り込む所定形状の桟（図３中の斜線で示した部分
）で、回路基板１と外装パネル６との間に介装させられ
ている。この桟９はフレーム５と一体に成形されている
が、フレーム５と別体として形成するようにしてもよい
。
は同実施例の回路モジュールを示す平面図、図３は同実
施例の桟が設けられたフレームを示す平面図である。図
において、従来例と同一の構成は同一符号を付して重複
した構成の説明を省略する。イは回路基板１上にＴＡＢ
実装されたＡ及びＢの２つの電気素子であるＴＡＢモジ
ュール２を寄せ集めてなる第１ブロック、ロはＣ〜Ｈの
６つのＴＡＢモジュール２を寄せ集めてなる第２ブロッ
ク、ハはＩ〜Ｌの４つのＴＡＢモジュール２を寄せ集め
てなる第３ブロック、ニはＭ及びＮの２つのＴＡＢモジ
ュール２を寄せ集めてなる第４ブロックである。これら
各ブロック間の間隔を最低２ｍｍとする所定形状の空ス
ペース８ができるように第１〜第４ブロックイ，ロ，ハ
，ニは回路基板１上に配置されている。９は空スペース
８に嵌り込む所定形状の桟（図３中の斜線で示した部分
）で、回路基板１と外装パネル６との間に介装させられ
ている。この桟９はフレーム５と一体に成形されている
が、フレーム５と別体として形成するようにしてもよい
。
【００１３】上記のように構成されたＩＣカードにおい
ては、複数のＴＡＢモジュール２を寄せ集めてなる第１
〜第４ブロックイ，ロ，ハ，ニ間に形成される空スペー
ス８に嵌り込む所定形状の桟９を回路基板１と外装パネ
ル６との間に介装させているから、その桟９が従来の充
填された樹脂に代ることとなる。従って、樹脂の充填を
省くことができ、大幅なコストダウンが可能となって、
生産性も向上した。また、樹脂の充填不足ということも
なくなり、ＴＡＢモジュール２の半導体チップのチップ
割れも生じなくなり、信頼性が向上した、また、桟９が
フレーム５と一体に形成されることにより、組立工程が
従来より大幅に削減された。
ては、複数のＴＡＢモジュール２を寄せ集めてなる第１
〜第４ブロックイ，ロ，ハ，ニ間に形成される空スペー
ス８に嵌り込む所定形状の桟９を回路基板１と外装パネ
ル６との間に介装させているから、その桟９が従来の充
填された樹脂に代ることとなる。従って、樹脂の充填を
省くことができ、大幅なコストダウンが可能となって、
生産性も向上した。また、樹脂の充填不足ということも
なくなり、ＴＡＢモジュール２の半導体チップのチップ
割れも生じなくなり、信頼性が向上した、また、桟９が
フレーム５と一体に形成されることにより、組立工程が
従来より大幅に削減された。
【００１４】この実施例におけるＩＣカードについて機
械的な強度試験、具体的にはＩＣカード全体を折り曲げ
たり、ねじったりする試験、ＴＡＢモジュール２の部分
に集中荷重をかけてチップ割れが発生しないかという試
験を行ったところ、その結果は従来の樹脂が十分に充填
された場合のものと同程度であった。
械的な強度試験、具体的にはＩＣカード全体を折り曲げ
たり、ねじったりする試験、ＴＡＢモジュール２の部分
に集中荷重をかけてチップ割れが発生しないかという試
験を行ったところ、その結果は従来の樹脂が十分に充填
された場合のものと同程度であった。
【００１５】また、桟３を回路基板１と外装パネル６と
に接着剤で接合することにより、ＩＣカード全体の剛性
が向上し、ＴＡＢモジュール２の破壊がより一層防止さ
れる。なお、この実施例では、複数のＴＡＢモジュール
２のブロック分けを、図２に示すような内容としたが、
ＴＡＢモジュール２の数・大きさ等により随時変更して
も良いことはいうまでもない。但し、できるだけ均一な
ブロック分けを行い、桟９を単純な形状とすることがコ
スト面からいって望まい。
に接着剤で接合することにより、ＩＣカード全体の剛性
が向上し、ＴＡＢモジュール２の破壊がより一層防止さ
れる。なお、この実施例では、複数のＴＡＢモジュール
２のブロック分けを、図２に示すような内容としたが、
ＴＡＢモジュール２の数・大きさ等により随時変更して
も良いことはいうまでもない。但し、できるだけ均一な
ブロック分けを行い、桟９を単純な形状とすることがコ
スト面からいって望まい。
【００１６】図４は本発明のもう一つの実施例を示す斜
視図である。図において、従来例と同様の構成は同一符
号を付して重複した構成の説明を省略する。１０は回路
基板１と外装パネル６との間に介装され、回路基板１の
略全面を覆う枠体、１１は枠体１０に形成され、回路基
板１に実装された電気素子であるチップ１２や集積回路
１３が嵌り込む複数の穴である。
視図である。図において、従来例と同様の構成は同一符
号を付して重複した構成の説明を省略する。１０は回路
基板１と外装パネル６との間に介装され、回路基板１の
略全面を覆う枠体、１１は枠体１０に形成され、回路基
板１に実装された電気素子であるチップ１２や集積回路
１３が嵌り込む複数の穴である。
【００１７】この実施例ではＩＣカード全体の剛性を高
めるために、外装パネル６との接合面をできるだけ増や
すように、チップ素子１２や集積回路１３などの逃げる
必要がある箇所にのみ枠体１０に穴１１を設けて構成さ
れている。この実施例も枠体１０が従来の充填された樹
脂に代わるため、大幅なコストダウンが図れ、チップ素
子１２や集積回路１３の破壊が生せず、組立工程も従来
より大幅に削減されている。
めるために、外装パネル６との接合面をできるだけ増や
すように、チップ素子１２や集積回路１３などの逃げる
必要がある箇所にのみ枠体１０に穴１１を設けて構成さ
れている。この実施例も枠体１０が従来の充填された樹
脂に代わるため、大幅なコストダウンが図れ、チップ素
子１２や集積回路１３の破壊が生せず、組立工程も従来
より大幅に削減されている。
【００１８】また、枠体１０を回路基板１と外装パネル
６とに接着剤で接合することにより、ＩＣカード全体の
剛性が向上し、チップ素子１２や集積回路１３の破壊が
より一層防止される。
６とに接着剤で接合することにより、ＩＣカード全体の
剛性が向上し、チップ素子１２や集積回路１３の破壊が
より一層防止される。
【００１９】図５は本発明の更にもう一つの実施例を示
す斜視図である。図において、従来例と同様の構成は同
一符号を付して重複した構成の説明を省略する。２０は
回路基板１上に実装された電気素子である複数の集積回
路１３の間に形成された空スペースに嵌り込む長方形状
の板状スペーサで、厚みが回路基板１と外装パネル６の
すきま間隔と略同寸法である。この板状スペーサ２０は
まず回路基板１に接着剤で接合され、その後、外装パネ
ル６をフレーム５に接合するとき外装パネル６に接着剤
で接合され、回路基板１と外装パネル６との間に介装さ
せられている。
す斜視図である。図において、従来例と同様の構成は同
一符号を付して重複した構成の説明を省略する。２０は
回路基板１上に実装された電気素子である複数の集積回
路１３の間に形成された空スペースに嵌り込む長方形状
の板状スペーサで、厚みが回路基板１と外装パネル６の
すきま間隔と略同寸法である。この板状スペーサ２０は
まず回路基板１に接着剤で接合され、その後、外装パネ
ル６をフレーム５に接合するとき外装パネル６に接着剤
で接合され、回路基板１と外装パネル６との間に介装さ
せられている。
【００２０】この実施例も板状スペーサ２０が従来の充
填された樹脂に代わるため、大幅なコストダウンが図れ
、集積回路１３の破壊が生せず、組立工程も従来より大
幅に削減されている。
填された樹脂に代わるため、大幅なコストダウンが図れ
、集積回路１３の破壊が生せず、組立工程も従来より大
幅に削減されている。
【００２１】また、この実施例では図１や図４に示す実
施例のように個々のＩＣカードごとに所定形状の桟９や
枠体１０を設計する必要がなく、この実施例の板状スペ
ーサ２０は例えば長方形で済むという単純な形状であり
、共通化が図れ、板状スペーサ２０の種類を最小限に抑
えることができる。従って不要な金型費用の支出を防ぐ
ことができる。更に、各機種に同一の板状スペーサ２０
を使用することにより、単価がより低減化される。更に
また、複数の集積回路１３の空スペースは方形状という
単純な形状であるから、回路基板１に実装される集積回
路１３の実装自由度も増し、結果として実装密度を高め
ることもできる。
施例のように個々のＩＣカードごとに所定形状の桟９や
枠体１０を設計する必要がなく、この実施例の板状スペ
ーサ２０は例えば長方形で済むという単純な形状であり
、共通化が図れ、板状スペーサ２０の種類を最小限に抑
えることができる。従って不要な金型費用の支出を防ぐ
ことができる。更に、各機種に同一の板状スペーサ２０
を使用することにより、単価がより低減化される。更に
また、複数の集積回路１３の空スペースは方形状という
単純な形状であるから、回路基板１に実装される集積回
路１３の実装自由度も増し、結果として実装密度を高め
ることもできる。
【００２２】また、回路基板１に実装された集積回路１
３が外装パネル６に接着剤で接着されている。従って、
回路基板１上の集積回路１３の高さと、外装パネル６と
回路基板１との間の間隔に多少の差があっても、その差
を吸収し、フレーム５と外装パネル６と板状スペーサ２
０と各集積回路１３とが一体化されてＩＣカード全体の
剛性がより一層向上し、集積回路１３の破壊がより一層
確実に防止されることとなる。
３が外装パネル６に接着剤で接着されている。従って、
回路基板１上の集積回路１３の高さと、外装パネル６と
回路基板１との間の間隔に多少の差があっても、その差
を吸収し、フレーム５と外装パネル６と板状スペーサ２
０と各集積回路１３とが一体化されてＩＣカード全体の
剛性がより一層向上し、集積回路１３の破壊がより一層
確実に防止されることとなる。
【００２３】
【発明の効果】本発明は以上説明したとおり、回路基板
上の電気素子で数個づつ寄せ集めてなるブロックを複数
形成し、各ブロックとの間に一定の間隔を設けて回路基
板上に空スペースを形成し、その空スペースに嵌り込む
所定形状の桟を回路基板と外装パネルとの間に介装し、
その桟を従来の充填された樹脂にとって代えるようにし
たので、大幅なコストダウンが図れ、樹脂の充填不足に
よる電気素子の破壊がなくなり、信頼性の高い製品が得
られるという効果を有する。また、その桟がフレームと
一体に形成されることにより、組立工程が従来より削減
され、桟が回路基板と外装パネルとに接着剤で接合され
ることにより、ＩＣカード全体の剛性が向上し、電気素
子の破壊がより一層防止されるという効果も有する。
上の電気素子で数個づつ寄せ集めてなるブロックを複数
形成し、各ブロックとの間に一定の間隔を設けて回路基
板上に空スペースを形成し、その空スペースに嵌り込む
所定形状の桟を回路基板と外装パネルとの間に介装し、
その桟を従来の充填された樹脂にとって代えるようにし
たので、大幅なコストダウンが図れ、樹脂の充填不足に
よる電気素子の破壊がなくなり、信頼性の高い製品が得
られるという効果を有する。また、その桟がフレームと
一体に形成されることにより、組立工程が従来より削減
され、桟が回路基板と外装パネルとに接着剤で接合され
ることにより、ＩＣカード全体の剛性が向上し、電気素
子の破壊がより一層防止されるという効果も有する。
【００２４】また、複数の電気素子が嵌り込む穴を有す
る枠体を回路基板と外装パネルとの間に介装し、その枠
体を従来の充填された樹脂にとって代えるようにしたの
で、大幅なコストダウンと電気素子の破壊がなくなり、
枠体が回路基板と外装パネルとに接着剤で接合されるこ
とにより、ＩＣカード全体の剛性が向上し、電気素子の
破壊がより一層防止されるという効果を有する。
る枠体を回路基板と外装パネルとの間に介装し、その枠
体を従来の充填された樹脂にとって代えるようにしたの
で、大幅なコストダウンと電気素子の破壊がなくなり、
枠体が回路基板と外装パネルとに接着剤で接合されるこ
とにより、ＩＣカード全体の剛性が向上し、電気素子の
破壊がより一層防止されるという効果を有する。
【００２５】更に、複数の電気素子との間に少なくとも
一つの方形状の空スペースを回路基板上に形成し、その
空スペースに方形状の板状スペーサを配置し、その板状
スペーサを回路基板と外装パネルとの間に介装し、その
板状スペーサを従来の充填された樹脂にとって代えるよ
うにしたので、大幅なコストダウンと電気素子の破壊が
なくなり、しかも板状スペーサは単純な方形状であるた
め、不要な金型費用の支出を防ぐことができ、回路基板
上の電気素子の実装自由度が増し、結果として実装密度
を高めることができるという効果を有する。また、板状
スペーサが回路基板と外装パネルとに接着剤で接合され
ることにより、ＩＣカード全体の剛性が向上し、電気素
子の破壊がより一層防止されるという効果を有する。更
に、回路基板に実装された複数の電気素子が外装パネル
に接着剤で接合されることにより、ＩＣカード全体の剛
性がより一層向上し、電気素子の破壊がより一層確実に
防止されるという効果を有する。
一つの方形状の空スペースを回路基板上に形成し、その
空スペースに方形状の板状スペーサを配置し、その板状
スペーサを回路基板と外装パネルとの間に介装し、その
板状スペーサを従来の充填された樹脂にとって代えるよ
うにしたので、大幅なコストダウンと電気素子の破壊が
なくなり、しかも板状スペーサは単純な方形状であるた
め、不要な金型費用の支出を防ぐことができ、回路基板
上の電気素子の実装自由度が増し、結果として実装密度
を高めることができるという効果を有する。また、板状
スペーサが回路基板と外装パネルとに接着剤で接合され
ることにより、ＩＣカード全体の剛性が向上し、電気素
子の破壊がより一層防止されるという効果を有する。更
に、回路基板に実装された複数の電気素子が外装パネル
に接着剤で接合されることにより、ＩＣカード全体の剛
性がより一層向上し、電気素子の破壊がより一層確実に
防止されるという効果を有する。
【図１】本発明の一実施例を示す断面図である。
【図２】同実施例の回路モジュールを示す平面図である
。
。
【図３】同実施例の桟が設けられたフレームを示す平面
図である。
図である。
【図４】本発明のもう一つの実施例を示す斜視図である
。
。
【図５】本発明の更にもう一つの実施例を示す斜視図で
ある。
ある。
【図６】従来のＩＣカードを示す平面図である。
【図７】同ＩＣカードの回路モジュールを示す平面図で
ある。
ある。
１ 回路基板
２ ＴＡＢモジュール（電気素子）
５ フレーム
６ 外装パネル
８ 空スペース
９ 桟
Claims (8)
- 【請求項１】 複数の電気素子を実装した回路基板を
フレーム及び外装パネルで内部に密閉したＩＣカードに
おいて、電気素子を数個づつ寄せ集めてなるブロックを
複数形成し、各ブロックとの間に一定の間隔を設けて回
路基板上に空スペースを形成し、その空スペースに嵌り
込む所定形状の桟を回路基板と外装パネルとの間に介装
させてなることを特徴とするＩＣカード。 - 【請求項２】 桟が前記フレームと一体に形成されて
いることを特徴とする請求項１記載のＩＣカード。 - 【請求項３】 桟が回路基板と外装パネルとに接着剤
で接合されていることを特徴とする請求項１又は２記載
のＩＣカード。 - 【請求項４】 複数の電気素子を実装した回路基板を
フレーム及び外装パネルで内部に密閉したＩＣカードに
おいて、複数の電気素子が嵌り込む穴を有する枠体を回
路基板と外装パネルとの間に介装してなることを特徴と
するＩＣカード。 - 【請求項５】 枠体が回路基板と外装パネルに接着剤
で接合されていることを特徴とする請求項４記載のＩＣ
カード。 - 【請求項６】 複数の電気素子を実装した回路基板を
フレーム及び外装パネルで内部に密閉したＩＣカードに
おいて、複数の電気素子との間に少なくとも一つの方形
状の空スペースを回路基板上に形性し、その空スペース
に方形状の板状スペーサを配置し、その板状スペーサを
回路基板と外装パネルとの間に介装してなることを特徴
とするＩＣカード。 - 【請求項７】 板状スペーサが回路基板と外装パネル
とに接着剤で接合されていることを特徴とする請求項６
記載のＩＣカード。 - 【請求項８】 回路基板に実装された複数の電気素子
が外装パネルに接着剤で接合されていることを特徴とす
る請求項６又は請求項７記載のＩＣカード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082266A JPH04219688A (ja) | 1990-05-16 | 1991-04-15 | Ｉｃカード |
| KR1019910007816A KR910020602A (ko) | 1990-04-15 | 1991-05-15 | Ic 카드 |
| EP91107990A EP0457338A1 (en) | 1990-05-16 | 1991-05-16 | IC card |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-126139 | 1990-05-16 | ||
| JP12613990 | 1990-05-16 | ||
| JP5621890 | 1990-05-29 | ||
| JP2-56218 | 1990-05-29 | ||
| JP3082266A JPH04219688A (ja) | 1990-05-16 | 1991-04-15 | Ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04219688A true JPH04219688A (ja) | 1992-08-10 |
Family
ID=27295848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082266A Pending JPH04219688A (ja) | 1990-04-15 | 1991-04-15 | Ｉｃカード |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0457338A1 (ja) |
| JP (1) | JPH04219688A (ja) |
| KR (1) | KR910020602A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005020047A1 (ja) * | 2003-08-26 | 2005-03-03 | Matsushita Electric Industrial Co., Ltd. | Pcカード |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3702464A (en) * | 1971-05-04 | 1972-11-07 | Ibm | Information card |
| GB2075732B (en) * | 1978-01-11 | 1983-02-02 | Ward W | Solid state on-person data carrier and associated data processing system |
| DE3153768C2 (de) * | 1981-04-14 | 1995-11-09 | Gao Ges Automation Org | Ausweiskarte |
| DE3585464D1 (de) * | 1984-06-19 | 1992-04-09 | Casio Computer Co Ltd | Intelligente karte. |
-
1991
- 1991-04-15 JP JP3082266A patent/JPH04219688A/ja active Pending
- 1991-05-15 KR KR1019910007816A patent/KR910020602A/ko not_active Application Discontinuation
- 1991-05-16 EP EP91107990A patent/EP0457338A1/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005020047A1 (ja) * | 2003-08-26 | 2005-03-03 | Matsushita Electric Industrial Co., Ltd. | Pcカード |
| KR100801096B1 (ko) * | 2003-08-26 | 2008-02-04 | 마츠시타 덴끼 산교 가부시키가이샤 | Ｐｃ카드 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0457338A1 (en) | 1991-11-21 |
| KR910020602A (ko) | 1991-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6642609B1 (en) | Leadframe for a semiconductor device having leads with land electrodes | |
| AU671868B2 (en) | Electronic module of extra-thin construction | |
| US7692931B2 (en) | Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods | |
| US5723899A (en) | Semiconductor lead frame having connection bar and guide rings | |
| EP0272187A2 (en) | Plastic package for high frequency semiconductor devices | |
| EP0737361A1 (en) | A leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die | |
| EP0630047A1 (en) | Method of manufacturing resin-sealed semiconductor device, lead frame used in this method for mounting plurality of semiconductor elements, and resin-sealed semiconductor device | |
| JP2611748B2 (ja) | 樹脂封止型半導体装置 | |
| US5819398A (en) | Method of manufacturing a ball grid array package | |
| EP0408779B1 (en) | High density semiconductor memory module | |
| WO2014134118A1 (en) | Microelectronic package with consolidated chip structures | |
| JPS63148670A (ja) | リ−ドフレ−ム材 | |
| CN102804366A (zh) | 具有梁的ic封装加劲件 | |
| US20040160750A1 (en) | Method of fabricating electronic parts packaged with resin and baseboard used for the method | |
| JPH04219688A (ja) | Ｉｃカード | |
| US5780772A (en) | Solution to mold wire sweep in fine pitch devices | |
| JP3615672B2 (ja) | 半導体装置とそれに用いる配線基板 | |
| JPH09139455A (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JP2005116687A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JP2861847B2 (ja) | 半導体装置 | |
| JP2772897B2 (ja) | リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法 | |
| JP2529254B2 (ja) | Ｉｃ実装装置 | |
| JP3024608B2 (ja) | 半導体装置の製造方法 | |
| JPH04116961A (ja) | 半導体ダイオード素子およびその製造方法 | |
| KR20010058586A (ko) | 반도체패키지 및 이를 이용한 실장방법 |