JPH0421361A - Half-wave rectifying circuit - Google Patents

Abstract

PURPOSE:To realize a high performance half-wave rectifying circuit having simple constitution by providing a comparator and first and second CMOS analog switches and to facilitate integration of circuit by reducing the number of diode and resistor elements. CONSTITUTION:Source terminals and drain terminals of an N-channel MOSFET 1 and a P-channel MOSFET 2 are connected respectively thus constituting a first CMOS analog switch 14. A second CMOS analog switch 15 is constituted in similar manner. Output terminal 13 of a comparator 10 is connected through inverters 5, 6 with the CMOS analog switch circuits 14, 15. Upon provision of an input signal VIN to the input terminal 11, the comparator 10 makes a judgment of polarity and conducts the CMOS analog switch 14 or 15 thus producing an output signal VOUT at the output terminal 9.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は低電圧動作可能で周波数特性のよい集積回路
化が容易な半波整流回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a half-wave rectifier circuit that is capable of low voltage operation, has good frequency characteristics, and is easy to integrate into an integrated circuit.

〔発明の概要〕[Summary of the invention]

この発明は半波整流回路において、コンパレータとＣＭ
ＯＳアナログスイッチにより整流することにより、ダイ
オードと抵抗がなくてすみ、周波数特性がよ（、低電圧
動作が可能で集積回路化を容易にしたものである。This invention uses a comparator and a CM in a half-wave rectifier circuit.
Rectification using an OS analog switch eliminates the need for diodes and resistors, improves frequency characteristics, enables low voltage operation, and facilitates integration into integrated circuits.

〔従来の技術〕[Conventional technology]

従来の半波整流回路においてはダイオード１８と１９、
抵抗２０と２１、オペアンプ１７を用いて整流する第４
図に示す様な回路が知られていた。第５図は第４図の半
波整流回路の入出力タイミング図である。In the conventional half-wave rectifier circuit, diodes 18 and 19,
The fourth rectifier is rectified using resistors 20 and 21 and an operational amplifier 17.
A circuit like the one shown in the figure was known. FIG. 5 is an input/output timing diagram of the half-wave rectifier circuit of FIG. 4.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし従来技術の半波整流回路は０ＭＯ３技術で集積回
路化する場合、ダイオード、抵抗を集積回路の外部に接
続しなければならず、そのため集積回路化が困難であっ
た。またダイオード、抵抗との接続端乎を必要とするた
め、配線等の寄生容量で高周波化が困難であった。また
ダイオードの順方向電圧降下により動作電圧範囲が制限
されるため動作電圧が高くなるという欠点があった。こ
の発明は従来のこのような欠点を解決するため低電圧動
作が可能で集積回路化が容易であることを目的としてい
る。However, when the half-wave rectifier circuit of the prior art is integrated into an integrated circuit using 0MO3 technology, a diode and a resistor must be connected outside the integrated circuit, which makes it difficult to integrate the circuit. Furthermore, since a connection terminal with a diode and a resistor is required, it is difficult to achieve high frequencies due to parasitic capacitance of wiring and the like. Furthermore, the operating voltage range is limited by the forward voltage drop of the diode, resulting in a high operating voltage. The present invention aims to solve the above-mentioned drawbacks of the conventional art by making it possible to operate at a low voltage and to facilitate integration into an integrated circuit.

〔課題を解決するための手段〕[Means to solve the problem]

上記謀朋を解決するためにこの発明はコンパレータとＣ
ＭＯＳアナログスイッチで整流するようにした。In order to solve the above conspiracy, this invention uses a comparator and C
I made it rectify with a MOS analog switch.

（作　用〕 上記のように構成された半波整流回路に、正の入力信号
が供給されると、第１のＣＭＯＳアナログスイッチが導
通して入力信号が出力端子より出力され、負の入力信号
が供給されると、第２のＣＭＯＳアナログスイッチが導
通してグランドレベルが出力端子に出力されることで半
波整流回路の動作を行うことができるのである。(Function) When a positive input signal is supplied to the half-wave rectifier circuit configured as described above, the first CMOS analog switch becomes conductive, the input signal is output from the output terminal, and the negative input signal When supplied, the second CMOS analog switch becomes conductive and the ground level is output to the output terminal, allowing the half-wave rectifier circuit to operate.

Ｃ実施例〕 以下に、この発明の実施例を図面に基づいて詳細に説明
する。第１図においてＮチャネルＭＯ３ＦＥＴＩ、Ｐチ
ャネルＭＯ３ＦＥＴ２のソース端子どうし、及びドレイ
ン端子どうしを接続して第１のＣＭＯＳアナログスイッ
チ１４を構成する。またＮチ中ネＪしＭＯ３ＦＥＴ３、
ＰチャネルＭＯＳＦＥＴ４のソース端子どうし、及びド
レイン端子どうしを接続して第２のＣＭＯＳアナログス
イッチ１５を構成している。ＣＭＯＳアナログスイッチ
回路１４のソース端子共通接続点はコンパレータ１０の
非反転入力端子と信号入力端子１１に接続されている。C Embodiment] Hereinafter, an embodiment of the present invention will be described in detail based on the drawings. In FIG. 1, a first CMOS analog switch 14 is configured by connecting the source terminals and drain terminals of an N-channel MO3FETI and a P-channel MO3FET2. Also, MO3FET3,
A second CMOS analog switch 15 is configured by connecting the source terminals and the drain terminals of the P-channel MOSFETs 4 to each other. A source terminal common connection point of the CMOS analog switch circuit 14 is connected to the non-inverting input terminal of the comparator 10 and the signal input terminal 11.

ＣＭＯＳスイッチ回ａｌ１５のソース端子共通接続点は
コンパレータ１０の反転入力端子とグランド端子１２に
接続されている。ＣＭＯＳアナログスイッチ回路１４．
１５のドレイン端子共通接続点は出力端子９に接続され
ている。A common connection point between the source terminals of the CMOS switch circuit al15 is connected to the inverting input terminal of the comparator 10 and the ground terminal 12. CMOS analog switch circuit 14.
A common connection point of the 15 drain terminals is connected to the output terminal 9.

コンパレータｌＯの出力端子１３はインバータ５の入力
端子に接続され、インバータ５の出力端子７はインバー
タ６の入力端子、ＰチャネルＭＯ５ＦＥＴ２、Ｎチャネ
ルＭＯＳ　Ｆ　ＥＴ　３のゲートに接続される。インバ
ータ６の出力端子８はＮチャネル間Ｏ８ＦＥＴ１、Ｐチ
ャネルＭＯ３ＦＥ７４のゲートに接続される。The output terminal 13 of the comparator IO is connected to the input terminal of the inverter 5, and the output terminal 7 of the inverter 5 is connected to the input terminal of the inverter 6, the gates of the P-channel MOSFET 2, and the N-channel MOS FET 3. The output terminal 8 of the inverter 6 is connected to the gates of the N-channel O8FET1 and the P-channel MO3FE74.

上記構成でなる回路において、入力端子１１に第２図に
示す入力信号ＶＩＮが入力され、人力信号が正の半サイ
クルの時にはＣＭＯＳアナログスイッチ、１４が導通し
、出力端子９には第２図の出力信号ＶＯｔｌＴが示すよ
うに入力信号と等しい正の電圧が出力される。入力信号
が負の半サイクルの時にはＣＭＯＳアナログスイッチ１
５が導通し出力端子９にはブランド電位が出力される。In the circuit configured as described above, the input signal VIN shown in FIG. 2 is input to the input terminal 11, and when the human input signal is in a positive half cycle, the CMOS analog switch 14 becomes conductive, and the output terminal 9 is connected to the input signal VIN shown in FIG. As shown by the output signal VOtlT, a positive voltage equal to the input signal is output. When the input signal is a negative half cycle, CMOS analog switch 1
5 becomes conductive, and the brand potential is output to the output terminal 9.

以上の説明かられかる様に正負の判定はコンパレータで
行っており、ＣＭＯＳアナログスイッチ１４、１５のス
イッチングはインバータによって行うので高周波動作が
可能であり、また出力はほぼ電源電圧いっばいまで可能
であり低電圧動作が可能である。As can be seen from the above explanation, the positive/negative judgment is performed by a comparator, and the switching of the CMOS analog switches 14 and 15 is performed by an inverter, so high frequency operation is possible, and the output can be made up to almost the power supply voltage. Low voltage operation is possible.

なお、上記第１図に示す実施例においては正電圧半波整
流回路を例にとって説明したが、端子１１をグランド端
子に、端子１２を入力端子にして第３図に示す入力信号
ＶＩＮを加えることによって第３図に示す出力信号ＶＯ
ＵＴが出力端子９より出力され負電圧半波整流回路にな
る。In the embodiment shown in FIG. 1, the positive voltage half-wave rectifier circuit was explained as an example, but the input signal VIN shown in FIG. 3 can be applied by using terminal 11 as a ground terminal and terminal 12 as an input terminal. The output signal VO shown in FIG.
UT is output from output terminal 9 and becomes a negative voltage half-wave rectifier circuit.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明は複雑な手段を用いるこ
となくコンパレータ、第１．第２のＣＭＯＳアナログス
イッチを設けるという簡単な構成によって、高性能な半
波整流回路が得られ、しかもダイオード、抵抗素子がな
くてすむため、集積回路化が容易であるので実用上の効
果は極めて大である。As explained above, the present invention allows the first . A high-performance half-wave rectifier circuit can be obtained with a simple configuration of providing a second CMOS analog switch, and since there is no need for diodes or resistive elements, it is easy to integrate the circuit, so it is extremely effective in practical use. It's large.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明による半波整流回路の一実施例を示す回
路、第２図は第１図の半波整流回路の入出力タイミング
図、第３図は第１図の半波整流回路を負電圧整流回路と
した時の入出力タイミソ２゛図、第４図は従来の半波整
流回路の回路図、第５図は第４図の半波整流回路の入出
力タイミング図である。 ・・・Ｎチャネル電界効果トランジスタ・・・Ｐチャネ
ル電界効果トランジスタ・・・Ｎチャネル電界効果トラ
ンジスタ・・・Ｐチャネル電界効果トランジスタ６・・
・ＣＭＯＳインバータ ・・コンパレータ ・・信号源 ・・オペアンプ １８゜ １９・ ・ダイオード ２０゜ ２１・ ・抵抗 以 上FIG. 1 is a circuit showing an embodiment of the half-wave rectifier circuit according to the present invention, FIG. 2 is an input/output timing diagram of the half-wave rectifier circuit of FIG. 1, and FIG. 3 is a diagram showing the half-wave rectifier circuit of FIG. 4 is a circuit diagram of a conventional half-wave rectifier circuit, and FIG. 5 is an input-output timing diagram of the half-wave rectifier circuit shown in FIG. 4. ...N channel field effect transistor...P channel field effect transistor...N channel field effect transistor...P channel field effect transistor 6...
・CMOS inverter ・Comparator ・Signal source ・Operation amplifier 18°19 ・Diode 20°21 ・・More than resistance

Claims (1)

【特許請求の範囲】[Claims] 第１導電型の第１、第３の電界効果トランジスタと、第
２導電型の第２、第４の電界効果トランジスタとを備え
、前記第１、第２の電界効果トランジスタのソース端子
どうし、ドレイン端子どうしを共通接続して第１のＣＭ
ＯＳアナログスイッチを構成し、また前記第３、第４の
電界効果トランジスタのソース端子どうし、ドレイン端
子どうしを共通接続して第２のＣＭＯＳアナログスイッ
チを構成し、入力信号が供給されるコンパレータの非反
転入力端子を前記第１のＣＭＯＳアナログスイッチのソ
ース共通端子と接続し、グランドレベルが供給される前
記コンパレータの反転入力端子を前記第２のＣＭＯＳア
ナログスイッチのソース共通端子と接続し、前記コンパ
レータの出力を第１のインバータの入力に接続し、前記
第１のインバータの出力を前記第２、第３の電界効果ト
ランジスタのゲートと第２のインバータの入力に接続し
、前記第２のインバータの出力を前記第１、第４の電界
効果トランジスタのゲートに接続し、前記第１のＣＭＯ
Ｓアナログスイッチの共通ドレイン端子と前記第２のＣ
ＭＯＳアナログスイッチの共通ドレイン端子を接続して
出力端子とすることによって構成した半波整流回路。comprising first and third field effect transistors of a first conductivity type and second and fourth field effect transistors of a second conductivity type, the source terminals of the first and second field effect transistors are connected to each other, and the drain Connect the terminals in common and start the first CM
An OS analog switch is configured, and a second CMOS analog switch is configured by commonly connecting the source terminals and drain terminals of the third and fourth field effect transistors, and a non-contact switch of a comparator to which an input signal is supplied. An inverting input terminal is connected to a common source terminal of the first CMOS analog switch, an inverting input terminal of the comparator to which a ground level is supplied is connected to a common source terminal of the second CMOS analog switch, and the inverting input terminal of the comparator is connected to a common source terminal of the second CMOS analog switch. an output of the first inverter, an output of the first inverter connected to gates of the second and third field effect transistors and an input of the second inverter, and an output of the second inverter; is connected to the gates of the first and fourth field effect transistors, and the first CMO
The common drain terminal of the S analog switch and the second C
A half-wave rectifier circuit constructed by connecting the common drain terminals of MOS analog switches and using them as output terminals.