JPH04205559A - ベクトル演算装置 - Google Patents
ベクトル演算装置Info
- Publication number
- JPH04205559A JPH04205559A JP2338556A JP33855690A JPH04205559A JP H04205559 A JPH04205559 A JP H04205559A JP 2338556 A JP2338556 A JP 2338556A JP 33855690 A JP33855690 A JP 33855690A JP H04205559 A JPH04205559 A JP H04205559A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- vector
- floating point
- point
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
゛ 本発明は、マイクロプログラム制御により種々のベ
クトル演算を実行するベクトル演算装置に関する。
クトル演算を実行するベクトル演算装置に関する。
本発明は、マイクロプログラム制御によりベクトル演算
を実行する演算装置において、浮動小数点演算と固定小
数点演算とを同一のマイクロプログラムを用いて実行す
ることにより、マイクロプログラム制御のステップ数を
削減することができるようにしたものである。
を実行する演算装置において、浮動小数点演算と固定小
数点演算とを同一のマイクロプログラムを用いて実行す
ることにより、マイクロプログラム制御のステップ数を
削減することができるようにしたものである。
従来、マイクロプログラム制御により種々のベクトル演
算を実行するベクトル演算装置では、固定小数点ベクト
ル演算命令と浮動小数点ベクトル演算命令とをそれぞれ
専用のハードウェアおよびマイクロプログラムで実行し
ている。第２図に固定小数点演算用加減算回路と浮動小
数点演算用加減算回路とからなる従来のベクトル演算装
置の例を示す。
算を実行するベクトル演算装置では、固定小数点ベクト
ル演算命令と浮動小数点ベクトル演算命令とをそれぞれ
専用のハードウェアおよびマイクロプログラムで実行し
ている。第２図に固定小数点演算用加減算回路と浮動小
数点演算用加減算回路とからなる従来のベクトル演算装
置の例を示す。
第２図で、マイクロプログラム制御回路２０１は固定小
数点演算用加減算器２０２および浮動小数点演算用加減
算器２０３をマイクロプログラムにより制御する。また
、固定小数点演算用加減算器２０２は、演算オペランド
を保持する固定小数点オペランドレジスタＡ２０４、固
定小数点オペランドレジスタＢ２Ｏ５、各オペランドレ
ジスタの出力より固定小数点加減算を実行する固定小数
点加減算回路２０６および固定小数点加減算の結果を格
納する固定小数点りザルトレジスタ２０７から成る。さ
らに、浮動小数点演算用加減算器２０３は、指数オペラ
ンドを保持する指数レジスタＡ２０８、指数レジスタＢ
２０９、仮数オペランドを保持する仮数レジスタＡ２１
０、仮数レジスタＢ２ＬＬ指数演算および加数イコライ
ズシフト量の作成を実行する指数演算器２１２、指数演
算器２１２の出力により仮数レジスタＡ２１０およびＢ
２１１の出力をイコライズシフトするイコライズシフタ
Ａ２１３、イコライズシフタＢ２１４、各イコライズシ
フタの出力を用いて加減算を実行する浮動小数点加減算
回路２１５、指数と仮数演算結果とを格納する指数リザ
ルトレジスタ２１６および仮数リザルトレジスタ２１７
から成る。
数点演算用加減算器２０２および浮動小数点演算用加減
算器２０３をマイクロプログラムにより制御する。また
、固定小数点演算用加減算器２０２は、演算オペランド
を保持する固定小数点オペランドレジスタＡ２０４、固
定小数点オペランドレジスタＢ２Ｏ５、各オペランドレ
ジスタの出力より固定小数点加減算を実行する固定小数
点加減算回路２０６および固定小数点加減算の結果を格
納する固定小数点りザルトレジスタ２０７から成る。さ
らに、浮動小数点演算用加減算器２０３は、指数オペラ
ンドを保持する指数レジスタＡ２０８、指数レジスタＢ
２０９、仮数オペランドを保持する仮数レジスタＡ２１
０、仮数レジスタＢ２ＬＬ指数演算および加数イコライ
ズシフト量の作成を実行する指数演算器２１２、指数演
算器２１２の出力により仮数レジスタＡ２１０およびＢ
２１１の出力をイコライズシフトするイコライズシフタ
Ａ２１３、イコライズシフタＢ２１４、各イコライズシ
フタの出力を用いて加減算を実行する浮動小数点加減算
回路２１５、指数と仮数演算結果とを格納する指数リザ
ルトレジスタ２１６および仮数リザルトレジスタ２１７
から成る。
第２図に示す従来のベクトル演算装置の例では、固定小
数点加減算を行うベクトル命令を実行する場合には固定
小数点演算用加減算器２０２を用い、浮動小数点加減算
を行うベクトル命令を実行する場合には浮動小数点演算
用加減算器２０３を用いる。
数点加減算を行うベクトル命令を実行する場合には固定
小数点演算用加減算器２０２を用い、浮動小数点加減算
を行うベクトル命令を実行する場合には浮動小数点演算
用加減算器２０３を用いる。
また、この場合に固定小数点演算を行うか浮動小数点演
算を行うかにより使用する／Ｓ−ドウエアが異なること
になり、マイクロプログラム制御回路２０１で用いるマ
イクロプログラムも異なったものになる。
算を行うかにより使用する／Ｓ−ドウエアが異なること
になり、マイクロプログラム制御回路２０１で用いるマ
イクロプログラムも異なったものになる。
このような従来のベクトル演算装置によると、実行しよ
うとするベクトル命令が固定小数点演算命令か浮動小数
点演算命令かにより異なった７’ｔ−ドウエアが必要に
なり、さらに、各ハードウェアを制御するための専用の
マイクロプログラムが必要になる欠点がある。
うとするベクトル命令が固定小数点演算命令か浮動小数
点演算命令かにより異なった７’ｔ−ドウエアが必要に
なり、さらに、各ハードウェアを制御するための専用の
マイクロプログラムが必要になる欠点がある。
ところが、例として浮動小数点加減算を考えてみると、
指数オペランドの差分による仮数オペランドのイコライ
ズシフトが必要であること（場合によっては演算結果の
正規化）を除けば、浮動小数点加減算における仮数の演
算は固定小数点オペランドの加減算と何ら変わるところ
はない。
指数オペランドの差分による仮数オペランドのイコライ
ズシフトが必要であること（場合によっては演算結果の
正規化）を除けば、浮動小数点加減算における仮数の演
算は固定小数点オペランドの加減算と何ら変わるところ
はない。
本発明は、上記の点に鑑み、少ない／’％−ドウエア量
と少量のマイクロプログラムによりベクトル演算を効率
良く実行できるベクトル演算装置を提供することを目的
とする。
と少量のマイクロプログラムによりベクトル演算を効率
良く実行できるベクトル演算装置を提供することを目的
とする。
本発明は、ベクトル演算手段と、マイクロプログラムに
よりこのベクトル演算手段を制御するマイクロプログラ
ム制御回路とを備えたベクトル演算装置において、上記
ベクトル演算手段は、固定小数点演算を実行できる浮動
小数点演算回路であり、この浮動小数点演算回路に対す
るベクトル演算の種類を指示する演算タイプ指示手段と
、上記浮動小数点演算回路に対して固定小数点演算の実
行または浮動小数点演算の実行のいずれかを指示する小
数点タイプ指示手段と、上記演算タイプ指示手段および
上記小数点タイプ指示手段からの指示に応じて上記浮動
小数点演算回路の動作を制御する制御手段とを備えたこ
とを特徴とする。
よりこのベクトル演算手段を制御するマイクロプログラ
ム制御回路とを備えたベクトル演算装置において、上記
ベクトル演算手段は、固定小数点演算を実行できる浮動
小数点演算回路であり、この浮動小数点演算回路に対す
るベクトル演算の種類を指示する演算タイプ指示手段と
、上記浮動小数点演算回路に対して固定小数点演算の実
行または浮動小数点演算の実行のいずれかを指示する小
数点タイプ指示手段と、上記演算タイプ指示手段および
上記小数点タイプ指示手段からの指示に応じて上記浮動
小数点演算回路の動作を制御する制御手段とを備えたこ
とを特徴とする。
ここで、上記マイクロプログラムは、ベクトル加減算命
令の実行に際して、上記演算タイプ指示手段により上記
浮動小数点演算回路に対して演算の種類が加減算である
ことを指示し、このベクトル加減算命令がベクトル浮動
小数点加減算命令であるときに上記小数点タイプ指示手
段により上記浮動小数点演算回路に対して小数点タイプ
が浮動小数点であることを指示し、上記制御手段の制御
により上記浮動小数点演算回路で被加減数要素と加減数
要素との二つの要素データの指数部の大小を比較し、こ
の二つの要素データのうち指数が小さい方の要素の仮数
部を指数部の差分だけ右シフトして指数部が大きい方の
要素の仮数部と加減算し、上記二つの要素データのうち
指数部が大きい方の要素の指数部の値を指数演算結果と
し、ベクトル加減算命令がベクトル固定小数点加減算命
令であるときに上記小数点タイプ指示手段により上記浮
動小数点演算回路に対して小数点タイプが固定小数点で
あることを指示する第一ステップと、上記制御手段の制
御により上記浮動小数点演算回路で被加減数要素と加減
数要素との二つの要素データを二つの浮動小数点データ
の仮数部と見なし、上記指数部の差分による右シフトを
禁止して加減算する第二ステップとを含んでも良い。
令の実行に際して、上記演算タイプ指示手段により上記
浮動小数点演算回路に対して演算の種類が加減算である
ことを指示し、このベクトル加減算命令がベクトル浮動
小数点加減算命令であるときに上記小数点タイプ指示手
段により上記浮動小数点演算回路に対して小数点タイプ
が浮動小数点であることを指示し、上記制御手段の制御
により上記浮動小数点演算回路で被加減数要素と加減数
要素との二つの要素データの指数部の大小を比較し、こ
の二つの要素データのうち指数が小さい方の要素の仮数
部を指数部の差分だけ右シフトして指数部が大きい方の
要素の仮数部と加減算し、上記二つの要素データのうち
指数部が大きい方の要素の指数部の値を指数演算結果と
し、ベクトル加減算命令がベクトル固定小数点加減算命
令であるときに上記小数点タイプ指示手段により上記浮
動小数点演算回路に対して小数点タイプが固定小数点で
あることを指示する第一ステップと、上記制御手段の制
御により上記浮動小数点演算回路で被加減数要素と加減
数要素との二つの要素データを二つの浮動小数点データ
の仮数部と見なし、上記指数部の差分による右シフトを
禁止して加減算する第二ステップとを含んでも良い。
また、マイクロプログラムの第二ステップで、上記制御
手段の制御により上記浮動小数点演算回路で被加減数要
素と加減数要素との二つの要素データを指数部の値が同
一な二つの浮動小数点データの仮数部と見做し、ベクト
ル浮動小数点加減数命令の場合に行われる演算と同一の
演算を行っても良い。
手段の制御により上記浮動小数点演算回路で被加減数要
素と加減数要素との二つの要素データを指数部の値が同
一な二つの浮動小数点データの仮数部と見做し、ベクト
ル浮動小数点加減数命令の場合に行われる演算と同一の
演算を行っても良い。
演算制御回路から固定小数点演算が指示されたときは、
浮動小数点演算回路のイコライズシフタでイコライズシ
フトが行われないように指数演算器が動作し、演算制御
回路から浮動小数点演算が指示されたときは、浮動小数
点演算回路の指数レジスタの内容の差分に応じてイコラ
イズシフタで仮数イコライズシフトが行われるように指
数演算器が動作する。これにより、単一のマイクロプロ
グラムで浮動小数点演算および固定小数点演算が実行で
きる。
浮動小数点演算回路のイコライズシフタでイコライズシ
フトが行われないように指数演算器が動作し、演算制御
回路から浮動小数点演算が指示されたときは、浮動小数
点演算回路の指数レジスタの内容の差分に応じてイコラ
イズシフタで仮数イコライズシフトが行われるように指
数演算器が動作する。これにより、単一のマイクロプロ
グラムで浮動小数点演算および固定小数点演算が実行で
きる。
以下、図面を参照して本発明の一実施例を説明する。第
１図は本発明に基づき浮動小数点および固定小数点ベク
トル加減算命令を実行するベクトル演算装置の構成を示
す図である。第１図中、マイクロプログラム制御回路１
０１は、マイクロプログラムにより演算タイプレジスタ
１０４、小数点タイプレジスタ１０５の設定および浮動
小数点演算用加減算器１０３に対するオペランドの供給
などを行う制御回路である。また、演算タイプレジスタ
１０４は、浮動小数点演算用加減算器１０３で実行する
演算の種類を格納するレジスタであり、小数点タイプレ
ジスタ１０５は浮動小数点演算用加減算器１０３で実行
すべき演算が浮動小数点演算か固定小数点演算かといっ
た情報を格納するレジスタである。
１図は本発明に基づき浮動小数点および固定小数点ベク
トル加減算命令を実行するベクトル演算装置の構成を示
す図である。第１図中、マイクロプログラム制御回路１
０１は、マイクロプログラムにより演算タイプレジスタ
１０４、小数点タイプレジスタ１０５の設定および浮動
小数点演算用加減算器１０３に対するオペランドの供給
などを行う制御回路である。また、演算タイプレジスタ
１０４は、浮動小数点演算用加減算器１０３で実行する
演算の種類を格納するレジスタであり、小数点タイプレ
ジスタ１０５は浮動小数点演算用加減算器１０３で実行
すべき演算が浮動小数点演算か固定小数点演算かといっ
た情報を格納するレジスタである。
演算制御回路１０２は、これらをもとに浮動小数点演算
用加減算器１０３での演算動作を制御する。さらに、浮
動小数点演算用加減算器１０３は、指数オペランドを保
持する指数レジスタＡ１０６、指数レジスタＢ１０７、
仮数オペランドを保持する仮数レジスタＡｌＯ３、仮数
レジスタＢ１０９、指数演算および仮数イコライズシフ
ト量の作成を実行する指数演算器１１０、指数演算器１
１０の出力により仮数レジスタの出力をイコライズシフ
トするイコライズシフタＡ１１１、イコライズシフタＢ
１１２および両イコライズシフタの出力に対する加減算
を実行する加減算器１１３、指数および仮数演算結果を
各々格納する指数リザルトレジスタ１１４および仮数リ
ザルトレジスタ１１５から成る。なお、第１図の例では
小数点タイプレジスタ１０５の内容が固定小数点演算を
示す場合に、演算制御回路１０２の指示によりイコライ
ズシフタＡ１１１およびイコライズシフタＢ１１２でイ
コライズシフトが行われないように指数演算器１１０が
動作し、小数点タイプレジスタ１０５の内容が浮動小数
点演算を示す場合には、指数レジスタＡ１０６およびＢ
１０７の内容の差分に応じて各イコライズシフタで仮数
イコライズシフトが行われるように指数演算器１１０が
動作するものとする。
用加減算器１０３での演算動作を制御する。さらに、浮
動小数点演算用加減算器１０３は、指数オペランドを保
持する指数レジスタＡ１０６、指数レジスタＢ１０７、
仮数オペランドを保持する仮数レジスタＡｌＯ３、仮数
レジスタＢ１０９、指数演算および仮数イコライズシフ
ト量の作成を実行する指数演算器１１０、指数演算器１
１０の出力により仮数レジスタの出力をイコライズシフ
トするイコライズシフタＡ１１１、イコライズシフタＢ
１１２および両イコライズシフタの出力に対する加減算
を実行する加減算器１１３、指数および仮数演算結果を
各々格納する指数リザルトレジスタ１１４および仮数リ
ザルトレジスタ１１５から成る。なお、第１図の例では
小数点タイプレジスタ１０５の内容が固定小数点演算を
示す場合に、演算制御回路１０２の指示によりイコライ
ズシフタＡ１１１およびイコライズシフタＢ１１２でイ
コライズシフトが行われないように指数演算器１１０が
動作し、小数点タイプレジスタ１０５の内容が浮動小数
点演算を示す場合には、指数レジスタＡ１０６およびＢ
１０７の内容の差分に応じて各イコライズシフタで仮数
イコライズシフトが行われるように指数演算器１１０が
動作するものとする。
すなわち、この実施例は、第１図に示すように、固定小
数点演算を実行できる浮動小数点演算用加減算器１０３
と、マイクロプログラムによりこの浮動小数点演算用
加減算器１０３を制御するマイクロプログラム制御回路
１０１ と、演算タイプレジスタ１０４を含みこの浮
動小数点演算用加減算器１０３に対するベクトル演算の
種類を指示する演算タイプ指示手段、小数点タイプレジ
スタ１０５を含み浮動小数点演算用加減算器１０３に対
して固定小数点演算の実行または浮動小数点演算の実行
のいずれかを指示する小数点タイプ指示手段および上記
演算タイプ指示手段および上記小数点タイプ指示手段か
らの指示に応じて浮動小数点演算用加減算器１０３の動
作を制御する制御手段とを含む演算制御回路１０２とを
備える。
数点演算を実行できる浮動小数点演算用加減算器１０３
と、マイクロプログラムによりこの浮動小数点演算用
加減算器１０３を制御するマイクロプログラム制御回路
１０１ と、演算タイプレジスタ１０４を含みこの浮
動小数点演算用加減算器１０３に対するベクトル演算の
種類を指示する演算タイプ指示手段、小数点タイプレジ
スタ１０５を含み浮動小数点演算用加減算器１０３に対
して固定小数点演算の実行または浮動小数点演算の実行
のいずれかを指示する小数点タイプ指示手段および上記
演算タイプ指示手段および上記小数点タイプ指示手段か
らの指示に応じて浮動小数点演算用加減算器１０３の動
作を制御する制御手段とを含む演算制御回路１０２とを
備える。
ここで、浮動小数点および固定小数点ベクトル加減算命
令を実行するマイクロプログラムの例を第３図に示す。
令を実行するマイクロプログラムの例を第３図に示す。
第３図に示すように、本発明によれば、従来、浮動小数
点用と固定小数点用とに２種類（加減算で別であった場
合には４種類）必要であったマイクロプログラムが１種
類で済む。
点用と固定小数点用とに２種類（加減算で別であった場
合には４種類）必要であったマイクロプログラムが１種
類で済む。
なお、ここでは浮動小数点演算命令における演算結果の
正規化の問題については触れていないが、この問題は正
規化が必要な場合には必要に応じて演算ループの時間を
伸張できるようマイクロプログラム制御回路１０１ と
浮動小数点演算用加減算器１０３ との間で同期をとる
ようにすれば容易に解決できる。
正規化の問題については触れていないが、この問題は正
規化が必要な場合には必要に応じて演算ループの時間を
伸張できるようマイクロプログラム制御回路１０１ と
浮動小数点演算用加減算器１０３ との間で同期をとる
ようにすれば容易に解決できる。
また、演算結果が１ワードか２ワードかまたは固定小数
点か浮動小数点かにより一般に演算結果の転送の仕方が
異なるが、この問題についても演算制御回路１０２の指
示により浮動小数点演算用加減算器１０３からの出力の
仕方を変更できるように ４すればマイクロプログラム
には影響を与えない。
点か浮動小数点かにより一般に演算結果の転送の仕方が
異なるが、この問題についても演算制御回路１０２の指
示により浮動小数点演算用加減算器１０３からの出力の
仕方を変更できるように ４すればマイクロプログラム
には影響を与えない。
さらに、ここでは加減算についてのみ例を示したが、乗
除算に対しても本発明は容易に適用できる。
除算に対しても本発明は容易に適用できる。
なお、本実施例では小数点タイプレジスタ１０５の内容
が固定小数点演算を示す場合に演算制御回路１０２の指
示によりイコライズシフタＡ１１１およびイコライズシ
フタＢ１１２でイコライズシフトが行われないように指
数演算器ＮＯが動作するとしたが、演算制御回路１０２
の指示により指数レジスタ酎ｏ６およびＢ１０７に強制
的に同じ値がセットされるような構成としてもよい。
が固定小数点演算を示す場合に演算制御回路１０２の指
示によりイコライズシフタＡ１１１およびイコライズシ
フタＢ１１２でイコライズシフトが行われないように指
数演算器ＮＯが動作するとしたが、演算制御回路１０２
の指示により指数レジスタ酎ｏ６およびＢ１０７に強制
的に同じ値がセットされるような構成としてもよい。
本発明は、以上説明したように、少量のハードウェアの
追加だけでベクトル演算に必要なマイクロプログラムの
ステップ数を大幅に削減することができ、この結果とし
てマイクロプログラム制御回路のハードウェア量も削減
できる効果がある。
追加だけでベクトル演算に必要なマイクロプログラムの
ステップ数を大幅に削減することができ、この結果とし
てマイクロプログラム制御回路のハードウェア量も削減
できる効果がある。
第１図は本発明実施例の構成を示す図。
第２図は従来例の構成を示す図。
第３図は本発明実施例のマイクロプログラムのステップ
を示す図。 １０１・・・マイクロプログラム制御回路、１０２・・
・演算制御回路、１０３・・・浮動小数点演算用加減算
器、１０４・・・演算タイプレジスタ、１０５・・・小
数点タイプレジスタ、１０６・・・指数レジスタＡ 、
１０７・・・指数しジスタＢ、１０８・・・仮数レジス
タＡ 、 １０９・・・仮数レジスタＢ、１１０・・・
指数演算器、１１１・・・イコライズシフタＡ、１１２
・・・イコライズシフタＢ 、１１３・・・加減算回路
、１１４・・・指数リザルトレジスタ、１１５・・・仮
数リザルトレジスタ。
を示す図。 １０１・・・マイクロプログラム制御回路、１０２・・
・演算制御回路、１０３・・・浮動小数点演算用加減算
器、１０４・・・演算タイプレジスタ、１０５・・・小
数点タイプレジスタ、１０６・・・指数レジスタＡ 、
１０７・・・指数しジスタＢ、１０８・・・仮数レジス
タＡ 、 １０９・・・仮数レジスタＢ、１１０・・・
指数演算器、１１１・・・イコライズシフタＡ、１１２
・・・イコライズシフタＢ 、１１３・・・加減算回路
、１１４・・・指数リザルトレジスタ、１１５・・・仮
数リザルトレジスタ。
Claims (1)
- 【特許請求の範囲】 １、ベクトル演算手段と、マイクロプログラムによりこ
のベクトル演算手段を制御するマイクロプログラム制御
回路とを備えたベクトル演算装置において、 上記ベクトル演算手段は、固定小数点演算を実行できる
浮動小数点演算回路であり、 この浮動小数点演算回路に対するベクトル演算の種類を
指示する演算タイプ指示手段と、 上記浮動小数点演算回路に対して固定小数点演算の実行
または浮動小数点演算の実行のいずれかを指示する小数
点タイプ指示手段と、 上記演算タイプ指示手段および上記小数点タイプ指示手
段からの指示に応じて上記浮動小数点演算回路の動作を
制御する演算手段と を備えたことを特徴とするベクトル演算装置。 ２、上記マイクロプログラムは、ベクトル加減算命令の
実行に際して、上記演算タイプ指示手段により上記浮動
小数点演算回路に対して演算の種類が加減算であること
を指示し、このベクトル加減算命令がベクトル浮動小数
点加減算命令であるときに上記小数点タイプ指示手段に
より上記浮動小数点演算回路に対して小数点タイプが浮
動小数点であることを指示し、上記制御手段の制御によ
り上記浮動小数点演算回路で被加減数要素と加減数要素
との二つの要素データの指数部の大小を比較し、この二
つの要素データのうち指数が小さい方の要素の仮数部を
指数部の差分だけ右シフトして指数部が大きい方の要素
の仮数部と加減算し、上記二つの要素データのうち指数
部が大きい方の要素の指数部の値を指数演算結果とし、
ベクトル加減算命令がベクトル固定小数点加減算命令で
あるときに上記小数点タイプ指示手段により上記浮動小
数点演算回路に対して小数点タイプが固定小数点である
ことを指示する第一ステップと、上記演算制御回路の制
御により上記浮動小数点演算回路で被加減数要素と加減
数要素との二つの要素データを二つの浮動小数点データ
の仮数部と見做し、上記指数部の差分による右シフトを
禁止して加減算する第二ステップとを含む請求項１記載
のベクトル演算装置。 ３、上記マイクロプログラムの第二ステップで、上記制
御手段の制御により上記浮動小数点演算回路で被加減数
要素と加減数要素との二つの要素データを指数部の値が
同一な二つの浮動小数点データの仮数部と見なし、ベク
トル浮動小数点加減数命令の場合に行われる演算と同一
の演算を行う請求項１記載のベクトル演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2338556A JPH04205559A (ja) | 1990-11-30 | 1990-11-30 | ベクトル演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2338556A JPH04205559A (ja) | 1990-11-30 | 1990-11-30 | ベクトル演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04205559A true JPH04205559A (ja) | 1992-07-27 |
Family
ID=18319291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2338556A Pending JPH04205559A (ja) | 1990-11-30 | 1990-11-30 | ベクトル演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04205559A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010244451A (ja) * | 2009-04-09 | 2010-10-28 | Seiko Epson Corp | 情報処理装置、演算処理方法及び電子機器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027026A (ja) * | 1983-07-21 | 1985-02-12 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 乗算装置 |
| JPS61182134A (ja) * | 1985-02-06 | 1986-08-14 | Nec Corp | 加算装置 |
| JPS62191926A (ja) * | 1986-02-18 | 1987-08-22 | Nec Corp | 演算装置 |
| JPS6312025A (ja) * | 1987-02-06 | 1988-01-19 | Hitachi Ltd | 加減算装置 |
-
1990
- 1990-11-30 JP JP2338556A patent/JPH04205559A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027026A (ja) * | 1983-07-21 | 1985-02-12 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 乗算装置 |
| JPS61182134A (ja) * | 1985-02-06 | 1986-08-14 | Nec Corp | 加算装置 |
| JPS62191926A (ja) * | 1986-02-18 | 1987-08-22 | Nec Corp | 演算装置 |
| JPS6312025A (ja) * | 1987-02-06 | 1988-01-19 | Hitachi Ltd | 加減算装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010244451A (ja) * | 2009-04-09 | 2010-10-28 | Seiko Epson Corp | 情報処理装置、演算処理方法及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102447636B1 (ko) | 부동 소수점 수를 누산하기 위한 산술 연산을 수행하는 장치 및 방법 | |
| US7945607B2 (en) | Data processing apparatus and method for converting a number between fixed-point and floating-point representations | |
| US5963461A (en) | Multiplication apparatus and methods which generate a shift amount by which the product of the significands is shifted for normalization or denormalization | |
| US4941120A (en) | Floating point normalization and rounding prediction circuit | |
| US5357237A (en) | In a data processor a method and apparatus for performing a floating-point comparison operation | |
| US4926370A (en) | Method and apparatus for processing postnormalization and rounding in parallel | |
| WO2016071661A1 (en) | Apparatus and method for vector processing with selective rounding mode | |
| US5999960A (en) | Block-normalization in multiply-add floating point sequence without wait cycles | |
| JPH0792739B2 (ja) | 浮動小数点データ正規化方式 | |
| US4208722A (en) | Floating point data processing system | |
| US5943249A (en) | Method and apparatus to perform pipelined denormalization of floating-point results | |
| US4893267A (en) | Method and apparatus for a data processor to support multi-mode, multi-precision integer arithmetic | |
| US20050228844A1 (en) | Fast operand formatting for a high performance multiply-add floating point-unit | |
| US5337265A (en) | Apparatus for executing add/sub operations between IEEE standard floating-point numbers | |
| JPH04205559A (ja) | ベクトル演算装置 | |
| JPH10187416A (ja) | 浮動小数点演算装置 | |
| JP3691538B2 (ja) | ベクトルデータ加算方法及びベクトルデータ乗算方法 | |
| US7237000B2 (en) | Speed of execution of a conditional subtract instruction and increasing the range of operands over which the instruction would be performed correctly | |
| JPH04130537A (ja) | データ処理装置 | |
| JPS6244657B2 (ja) | ||
| WO1998006029A1 (en) | Apparatus and methods for execution of computer instructions | |
| JP3137636B2 (ja) | データ処理装置 | |
| JPH03226831A (ja) | ２↑ｎ倍演算回路 | |
| JPH0368020A (ja) | 除算オペランドの桁合せ回路 | |
| JPS63298526A (ja) | 浮動小数点加算装置 |