JPH0420156U - - Google Patents
Info
- Publication number
- JPH0420156U JPH0420156U JP5870390U JP5870390U JPH0420156U JP H0420156 U JPH0420156 U JP H0420156U JP 5870390 U JP5870390 U JP 5870390U JP 5870390 U JP5870390 U JP 5870390U JP H0420156 U JPH0420156 U JP H0420156U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu
- controller
- shared
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Description
第1図は本考案の一実施例の構成図である。
1……CPU装置、2……CPU、3……固有
メモリ、4……DMAコントローラ、5……共有
メモリ。
メモリ、4……DMAコントローラ、5……共有
メモリ。
Claims (1)
- 【実用新案登録請求の範囲】 1 共有メモリを1組具備し、 CPU、前記CPUに接続された固有メモリ、
前記CPUによつて制御され前記固有メモリと前
記共有メモリとにコントロール信号を送り、前記
固有メモリと前記共有メモリとの間でデータをダ
イレクトメモリアクセスにより転送させるDMA
コントローラを含むCPU装置を複数組具備し、 前記共有メモリは前記CPU装置のすべてのD
MAコントローラ、固有メモリに接続され、前記
DMAコントローラからのコントロール信号によ
り前記固有メモリとの間でデータを転送しあうよ
うにしたことを特徴とするデータ送受信装置。 2 前記CPU装置が2組であることを特徴とす
る請求項1記載のデータ送受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5870390U JPH0420156U (ja) | 1990-06-01 | 1990-06-01 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5870390U JPH0420156U (ja) | 1990-06-01 | 1990-06-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0420156U true JPH0420156U (ja) | 1992-02-20 |
Family
ID=31584557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5870390U Pending JPH0420156U (ja) | 1990-06-01 | 1990-06-01 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0420156U (ja) |
-
1990
- 1990-06-01 JP JP5870390U patent/JPH0420156U/ja active Pending