JPH0419868Y2 - - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、２つの電気装置を電気的に絶縁して
結合する信号絶縁装置に関する。更に詳しくは、
本考案は、ステータス信号を絶縁するものであつ
て、１つのパルストランスを用いて、ステータス
信号の入力回路と、ステータス信号の出力回路の
双方の機能を選択可能とした信号絶縁装置に関す
るものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a signal isolating device for electrically insulating and coupling two electrical devices. For more details,
The present invention relates to a signal isolating device which insulates status signals, and which uses one pulse transformer to enable selection of the functions of both a status signal input circuit and a status signal output circuit. .

（従来の技術） 第３図は、従来のステータス信号入力回路の接
続図であり、第４図は、従来のステータス信号出
力回路の接続図で、いずれも横河技報Vo1.25.
No.2（1981）．P22に記載されている。(Prior Art) Fig. 3 is a connection diagram of a conventional status signal input circuit, and Fig. 4 is a connection diagram of a conventional status signal output circuit, both of which are from Yokogawa Technical Report Vol. 1.25.
No.2 (1981). It is listed on page 22.

第３図に示す入力回路は、無電圧接点Ｓ１ある
いは電圧信号の状態を、センタタツプにクロツク
信号が印加されているパルストランスPTを介し
て、インピーダンスの変化として読み込み、フイ
ールドと絶縁するものである。 The input circuit shown in FIG. 3 reads the state of the non-voltage contact S1 or the voltage signal as a change in impedance via a pulse transformer PT whose center tap receives a clock signal, and is insulated from the field.

第４図に示す出力回路は、出力すべきステータ
ス信号は、パルストランスPTを介して回路側と
絶縁し、オープンコレクタ形式のトランジスタ
Q₀によつて出力するものである。ダイオードD₀
は、外部電源の逆接続に対する回路保護用であ
る。 In the output circuit shown in Figure 4, the status signal to be output is isolated from the circuit side via a pulse transformer PT, and an open collector type transistor is used.
It is output by Q ₀ . Diode D ₀
is for circuit protection against reverse connection of external power supply.

（考案が解決しようとする問題点） このような構成の信号絶縁回路においては、入
力回路と出力回路とを実現するためには、第３図
と第４図の各回路を予じめ設けておかなければな
らず、２つのパルストランスが必要で、構成が複
雑になるという問題点があつた。(Problem to be solved by the invention) In a signal isolation circuit having such a configuration, in order to realize an input circuit and an output circuit, each circuit shown in Fig. 3 and Fig. 4 must be provided in advance. The problem was that two pulse transformers were required, making the configuration complicated.

本考案は、このような問題点に鑑みてなされた
もので、その目的は、１つのパルストランスを用
い、入力回路と出力回路の双方の機能を選択可能
とした、構成の簡単な信号絶縁装置を実現しよう
とするものである。 The present invention was devised in view of these problems, and its purpose is to provide a signal isolating device with a simple configuration that uses a single pulse transformer and allows the functions of both the input circuit and output circuit to be selected. This is what we are trying to achieve.

（問題点を解決するための手段） 前記した問題点を解決する本考案は、 一次側コイルとセンタタツプを持つた二次側コ
イルとを有するパルストランスと、 このパルストランスの一次側に設けられ当該パ
ルストランスをデユテイレシオが小さい入力用ク
ロツクと、デユテイレシオの大きい出力用クロツ
クとによつてドライブする回路手段と、 前記パルストランスの二次側コイルのセンタタ
ツプに接続される共通ラインと、 この共通ラインを基準にして一方の二次コイル
に生ずる信号を整流して得られた電圧によつてオ
ン、オフするエミツタが前記共通ラインに接続さ
れたオープンコレクタ形式のトランジスタと、 このトランジスタのエミツタ・コレクタにそれ
ぞれ接続された一対の端子と、 前記共通ラインを基準にして他方の二次コイル
に生ずる信号を整流、平滑して前記一対の端子の
一方に与える回路と、 前記一次側コイルの一端に生ずる信号を読み込
み保持するフリツプフロツプとを備え、 入力回路モードにおいては、前記パルストラン
スの一次側コイルに入力用クロツクを与えると共
に、前記一対の端子に入力ステータス信号を印加
し、前記フリツプフロツプから入力ステータス信
号を得るようにし、 出力回路モードにおいては、前記パルストラン
スの一次側コイルに出力用クロツクを与えると共
に、前記一次側コイルの一端に出力すべきステー
タス信号を印加し、前記一対の端子から出力すべ
きステータス信号を得るようにした信号絶縁装置
である。(Means for Solving the Problems) The present invention for solving the above-mentioned problems includes: a pulse transformer having a primary coil and a secondary coil having a center tap; circuit means for driving a pulse transformer by an input clock with a small duty ratio and an output clock with a large duty ratio; a common line connected to a center tap of a secondary coil of the pulse transformer; an open collector type transistor whose emitter is connected to the common line and whose emitter is turned on and off by the voltage obtained by rectifying the signal generated in one of the secondary coils, and the emitter and collector of this transistor are connected respectively. a pair of terminals, a circuit that rectifies and smoothes a signal generated in the other secondary coil with reference to the common line and supplies it to one of the pair of terminals, and a circuit that reads the signal generated at one end of the primary coil. In the input circuit mode, an input clock is applied to the primary coil of the pulse transformer, an input status signal is applied to the pair of terminals, and the input status signal is obtained from the flip-flop. In the output circuit mode, an output clock is applied to the primary coil of the pulse transformer, and a status signal to be output is applied to one end of the primary coil to obtain a status signal to be output from the pair of terminals. This is a signal isolating device.

（実施例） 第１図は、本考案に係る装置の一例を示す接続
図である。図において、PTはパルストランスで、
一次コイルn₁、センタタツプ１０とその両側に巻
回された二次コイルn₂，n₃を有している。なお、
ここでは便宜上、パルストランスPTの左側を一
次コイル、右側を二次コイルとする。DRは抵抗
R₁を介して一次コイルn₁の一端に接続したドラ
イバ、G₁〜G₃はゲートである。ゲートG₁の入力
端には、出力すべきステータス信号DODATA、
出力回路として機能させるための出力用クロツク
DOCLK及び出力回路と入力回路とを選択する信
号SELが印加され、また、ゲートG₂の入力端に
は、選択信号SEL及び入力回路として機能させる
ための入力用クロツクDICLKが印加される。(Example) FIG. 1 is a connection diagram showing an example of a device according to the present invention. In the figure, PT is a pulse transformer,
It has a primary coil n ₁ , a center tap 10, and secondary coils n ₂ and n ₃ wound on both sides thereof. In addition,
Here, for convenience, the left side of the pulse transformer PT is assumed to be the primary coil, and the right side is assumed to be the secondary coil. DR is resistance
The driver connected to one end of the primary coil _n1 via _R1 , and _G1 to _G3 are gates. The input terminal of gate _G1 receives the status signal DODATA to be output,
Output clock to function as an output circuit
DOCLK and a signal SEL for selecting an output circuit and an input circuit are applied, and a selection signal SEL and an input clock DICLK for functioning as an input circuit are applied to the input terminal of the gate _G2 .

第２図Ａは、入力回路として機能させる時（入
力回路モード）、ゲートG₂に印加する入力用クロ
ツクDICLKの波形図であり、第２図Ｂは出力回
路として機能させる時（出力回路モード）、ゲー
トG₁に印加する出力用クロツクDOCLKの波形図
である。 Figure 2A is a waveform diagram of the input clock DICLK applied to gate _G2 when the circuit is used as an input circuit (input circuit mode), and Figure 2B is a waveform diagram of the input clock DICLK when it is used as an output circuit (output circuit mode). , is a waveform diagram of the output clock DOCLK applied to the gate _G1 .

Ａに示す入力用クロツクDICLKは、そのデユ
テイレシオt₁／T₁が、Ｂに示す出力用クロツク
DOCLKのデユテイレシオt₂／T₂に比べて小さく
選定されている。 The input clock DICLK shown in A has a duty ratio t ₁ /T ₁ that is equal to that of the output clock shown in B.
It is selected to be smaller than the duty ratio t ₂ /T ₂ of DOCLK.

第１図に戻り、FFは入力回路モードにおいて、
一次側コイルn₁の一端に生ずるステータス信号を
読み込み保持するフリツプフロツプである。 Returning to Figure 1, FF is in input circuit mode,
This is a flip-flop that reads and holds the status signal generated at one end of the primary coil _n1 .

パルストランスPTの二次側において、はセ
ンタタツプ１０に接続された共通ライン、D₁，
D₂はダイオード、C₁，C₂はコンデンサである。
ダイオードD₁とコンデンサC₁とは、共通ライン
を介して二次コイルn₂の両端に互いに直列とな
るように接続され、また、ダイオードD₂とコン
デンサC₂とは、共通ラインを介して二次コイ
ルn₃の両端に互いに直列になるように接続されて
いる。R₂，R₃はコンデンサC₁の両端に直列に接
続した抵抗、Q₁はエミツタが共通ラインに接
続されたトランジスタで、抵抗R₃に生じる電圧
によつてオン、オフする。１１，１２はトランジ
スタQ₁のコレクタ・エミツタにそれぞれ接続さ
れた一対の端子、R₅は一対の端子１１と、ダイ
オードD₂、コンデンサC₂の共通接続点との間に
接続された抵抗である。 On the secondary side of the pulse transformer PT, are the common lines connected to the center tap 10, D ₁ ,
D ₂ is a diode, and C ₁ and C ₂ are capacitors.
Diode D ₁ and capacitor C ₁ are connected in series to both ends of secondary coil n ₂ through a common line, and diode D ₂ and capacitor C ₂ are connected to each other in series through a common line. The two ends of the next coil _n3 are connected in series with each other. R ₂ and R ₃ are resistors connected in series to both ends of the capacitor C ₁ , and Q ₁ is a transistor whose emitter is connected to a common line, which is turned on and off by the voltage generated across resistor R ₃ . 11 and 12 are a pair of terminals connected to the collector and emitter of transistor Q _1, respectively, and R ₅ is a resistor connected between the pair of terminals 11 and the common connection point of diode D ₂ and capacitor C ₂ . .

ここで、コンデンサC₂及び抵抗R₄の時定数は、
入力用、出力用の各クロツクの周波数に対して十
分大きく選定されており、ダイオードD₂を流れ
る電流は、直流電流となる。 Here, the time constants of capacitor C ₂ and resistor R ₄ are:
The frequency of the input and output clocks is selected to be sufficiently large, and the current flowing through the diode _D2 becomes a direct current.

この条件において、トランジスタQ₁のベース
電流は、パルストランスPTを駆動するクロツク
のデユテイレシオと、抵抗R₁の値で決定され、
抵抗R₁の値は、クロツクのデユテイレシオが例
えば50％で、トランジスタQ₁が十分にオンする
ように選定されている。 Under this condition, the base current of transistor _Q1 is determined by the duty ratio of the clock that drives pulse transformer PT and the value of resistor _R1 .
The value of the resistor R ₁ is selected such that the duty ratio of the clock is, for example, 50% and the transistor Q ₁ is sufficiently turned on.

以下、入力回路モードと出力回路モードに分け
て動作を説明する。 Hereinafter, the operation will be explained separately in the input circuit mode and the output circuit mode.

（入力回路モード） 選択信号SELをロウ（“Ｌ”）レベルにするとと
もに、ゲートG₂に入力用クロツクDICLKを印加
させる。これによつて、パルストランスPTは、
第２図Ａに示すようなデユテイレシオの小さい、
例えば50％以下の入力用クロツクDICLKによつ
てドライブされる。この結果、抵抗R₃に生ずる
電圧は、トランジスタQ₁をオンさせるには不十
分なもので、トランジスタQ₁はオフ状態に維持
される。(Input circuit mode) The selection signal SEL is set to low (“L”) level, and the input clock DICLK is applied to the gate _G2 . With this, the pulse transformer PT becomes
With a small duty ratio as shown in Figure 2A,
For example, it is driven by the input clock DICLK of less than 50%. As a result, the voltage developed across resistor R ₃ is insufficient to turn on transistor Q ₁ and transistor Q ₁ is maintained in an off state.

この状態では、端子１１，１２は入力端子とな
つており、ここには例えば接点信号等の入力ステ
ータス信号が印加され、このステータス信号の状
態は、抵抗R₄、ダイオードD₂及びパルストラン
スPTを介して、インピーダンスの変化として一
次コイルn₁の一端で読み込むことができ、フリツ
プフロツプFFから、端子１１，１２側とは絶縁
されたステータス信号を得ることができる。 In this state, terminals 11 _and 12 are input terminals _, and an input status signal such as a contact signal is applied here. Through this, a change in impedance can be read at one end of the primary coil _n1 , and a status signal isolated from the terminals 11 and 12 can be obtained from the flip-flop FF.

（出力回路モード） 選択信号SELをハイ（“Ｈ”）レベルにするとと
もに、ゲートG₁に出力用クロツクDOCLKを印加
させる。これによつて、パルストランスPTは、
第２図Ｂに示すようなデユテイレシオの大きな出
力用クロツクDOCLKによつてドライブされる。
この結果、抵抗Ｒ３に生ずる電圧は、トランジス
タQ₁をオンさせるに十分なものとなる。(Output circuit mode) Set the selection signal SEL to high (“H”) level and apply the output clock DOCLK to the gate _G1 . With this, the pulse transformer PT becomes
It is driven by an output clock DOCLK with a large duty ratio as shown in FIG. 2B.
As a result, the voltage developed across resistor R3 is sufficient to turn on transistor _Q1 .

この状態では、出力すべきステータス信号
DODATAが、ゲートG₁に印加されており、この
信号はドライバDRを介して一次コイルn₁に与え
られ、トランジスタQ₁のベースに印加される。
従つて、トランジスタQ₁はこのベース電流に応
じてオン、オフし、端子１１，１２からステータ
ス信号をパルストランスPTの一次側とは絶縁し
て得ることができる。 In this state, the status signal that should be output
DODATA is applied to the gate _G1 , and this signal is applied to the primary coil _n1 via the driver DR and applied to the base of the transistor _Q1 .
Therefore, the transistor _Q1 is turned on and off according to this base current, and a status signal can be obtained from the terminals 11 and 12 while being isolated from the primary side of the pulse transformer PT.

なお、上記の実施例において、コンデンサC₁
はダイオードD₁によつて整流して得られた電圧
を平滑するものであるが、トランジスタQ₁をそ
の飽和特性を利用して連続的にオンさせるように
すれば、このコンデンサC₁は無くてもよい。 Note that in the above embodiment, the capacitor C ₁
is used to smooth the voltage obtained by rectification by diode _D1 , but if transistor _Q1 is turned on continuously using its saturation characteristics, this capacitor _C1 can be eliminated. Good too.

（考案の効果） 以上説明したように、本考案によれば１つのパ
ルストランスによつて、入力回路と出力回路との
双方の機能を選択可能な、簡単な構成の信号絶縁
装置が実現できる。(Effects of the Invention) As explained above, according to the present invention, it is possible to realize a signal isolation device with a simple configuration in which the functions of both the input circuit and the output circuit can be selected using one pulse transformer.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本考案装置の一例を示す接続図、第２
図は第１図装置において用いられる入力用クロツ
クと出力用クロツクの波形図、第３図及び第４図
は従来の入力回路と出力回路の接続図である。 PT……パルストランス、n₁……一次コイル、
n₂，n₃……二次コイル、C₁，C₂……コンデンサ、
D₁，D₂……ダイオード、Q₁……トランジスタ、
１１，１２……端子。 Figure 1 is a connection diagram showing an example of the device of the present invention;
1 is a waveform diagram of an input clock and an output clock used in the apparatus shown in FIG. 1, and FIGS. 3 and 4 are connection diagrams of conventional input and output circuits. PT...Pulse transformer, n ₁ ...Primary coil,
n ₂ , n ₃ ... secondary coil, C ₁ , C ₂ ... capacitor,
D ₁ , D ₂ ... diode, Q ₁ ... transistor,
11, 12...terminals.

Claims (1)

【実用新案登録請求の範囲】 一次側コイルとセンタタツプを持つた二次側コ
イルとを有すたパルストランスと、 このパルストランスの一次側に設けられ当該パ
ルストランスをデユテイレシオが小さい入力用ク
ロツクと、デユテイレシオの大きい出力用クロツ
クとによつてドライブする回路手段と、 前記パルストランスの二次側コイルのセンタタ
ツプに接続される共通ラインと、 この共通ラインを基準にして一方の二次コイル
に生ずる信号を整流して得られた電圧によつてオ
ン、オフするエミツタが前記共通ラインに接続さ
れたオープンコレクタ形式のトランジスタと、 このトランジスタのエミツタ・コレクタにそれ
ぞれ接続された一対の端子と、 前記共通ラインを基準にして他方の二次コイル
に生ずる信号を整流、平滑して前記一対の端子の
一方に与える回路と、 前記一次側コイルの一端に生ずる信号を読み込
み保持するフリツプフロツプとを備え、 入力回路モードにおいては、前記パルストラン
スの一次側コイルに入力用クロツクを与えると共
に、前記一対の端子に入力ステータス信号を印加
し、前記フリツプフロツプから入力ステータス信
号を得るようにし、 出力回路モードにおいては、前記パルストラン
スの一次側コイルに出力用クロツクを与えると共
に、前記一次側コイルの一端に出力すべきステー
タス信号を印加し、前記一対の端子から出力すべ
きステータス信号を得るようにした信号絶縁装
置。[Claims for Utility Model Registration] A pulse transformer having a primary coil and a secondary coil having a center tap; an input clock provided on the primary side of the pulse transformer and having a small duty ratio; circuit means driven by an output clock having a large duty ratio; a common line connected to the center tap of the secondary coil of the pulse transformer; and a signal generated in one of the secondary coils with reference to this common line. an open collector transistor whose emitter is connected to the common line and whose emitter is turned on and off by the voltage obtained by rectification; a pair of terminals connected to the emitter and collector of this transistor, respectively; and the common line. comprising a circuit that rectifies and smoothes a signal generated at the other secondary coil as a reference and supplies it to one of the pair of terminals, and a flip-flop that reads and holds the signal generated at one end of the primary coil, and in the input circuit mode. provides an input clock to the primary coil of the pulse transformer, and applies an input status signal to the pair of terminals to obtain the input status signal from the flip-flop, and in the output circuit mode, the pulse transformer A signal isolating device that provides an output clock to a primary coil, applies a status signal to be output to one end of the primary coil, and obtains a status signal to be output from the pair of terminals.