JPH04188861A - Electronic circuit package - Google Patents
Electronic circuit packageInfo
- Publication number
- JPH04188861A JPH04188861A JP31946090A JP31946090A JPH04188861A JP H04188861 A JPH04188861 A JP H04188861A JP 31946090 A JP31946090 A JP 31946090A JP 31946090 A JP31946090 A JP 31946090A JP H04188861 A JPH04188861 A JP H04188861A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- terminals
- heat sink
- heat
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001816 cooling Methods 0.000 claims abstract description 30
- 239000007788 liquid Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 abstract description 2
- 239000003507 refrigerant Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 14
- 238000007789 sealing Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 241000270281 Coluber constrictor Species 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- OQZCSNDVOWYALR-UHFFFAOYSA-N flurochloridone Chemical compound FC(F)(F)C1=CC=CC(N2C(C(Cl)C(CCl)C2)=O)=C1 OQZCSNDVOWYALR-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005057 refrigeration Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、ンステムの高速化、高密度実装化により、多
数のＩ／Ｏ端子、および高い冷却能力を必要とする電子
回路パッケージに関するものである。[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to electronic circuit packages that require a large number of I/O terminals and high cooling capacity due to faster systems and higher density packaging. be.
［従来の技術］
第／Ｏ図は従来の電子回路パッケージ構造を示したもの
であり、１はＬＳＩチップ、２はマルチチップ配線基板
、３は上位実装階層（上位実装レベル）と電気的な接続
を取る■／○ピン、４はＬＳＩチップ１を保護するため
の封止キャップ、５は空冷形ヒートシンク、６はＩ／Ｏ
ビン３を嵌合させてマルチチップ配線基板２と上位実装
階層とを電気的に接続するためのコネクタ、７は上位実
装階層であるマザーホードをそれぞれ示す。また第１１
図は第／Ｏ図の上面図であって、封止キャーツブ４を取
り除いた状態を示しており、ここで８は封止キャップ用
リング（レーザー爆接等により封止キャップ４て封止す
るためにマルチチップ配線基板２上に設けた金属薄膜リ
ング）である。[Prior Art] Figure 0 shows a conventional electronic circuit package structure, in which 1 is an LSI chip, 2 is a multi-chip wiring board, and 3 is an electrical connection with an upper mounting layer (upper mounting level). ■/○ pin to remove, 4 is a sealing cap to protect LSI chip 1, 5 is an air-cooled heat sink, 6 is I/O
A connector 7 is used to fit the bin 3 and electrically connect the multi-chip wiring board 2 and the upper mounting layer, and 7 indicates a motherboard which is the upper mounting layer. Also the 11th
The figure is a top view of Figure /O with the sealing cap 4 removed, and 8 is a sealing cap ring (for sealing with the sealing cap 4 by laser explosion welding, etc.). (a metal thin film ring provided on a multi-chip wiring board 2).
本構造は、ＬＳＩチップ１をマルチチップ配線基板２に
フェースアップて搭載した構造であり、ＬＳＩチップ１
で発生した熱は、マルチチップ配線基板２を介して、マ
ルチチップ配線基板２の裏面に接着した空冷形ヒートン
ンク５により外部の空気に導かれる。一般に空冷時の熱
伝達係数は、液冷時に比べ２桁程度低いため、十分な放
熱散を行なうにはヒート／ンク５の伝熱面積をなるべく
大きく探る必要がある。このため従来のマルチチップ配
線基板５の裏面は放熱用に確保しておく必要かあった。This structure is a structure in which an LSI chip 1 is mounted face-up on a multi-chip wiring board 2.
The heat generated is guided to the outside air via the multi-chip wiring board 2 by an air-cooled heat tank 5 bonded to the back surface of the multi-chip wiring board 2. Generally, the heat transfer coefficient during air cooling is about two orders of magnitude lower than that during liquid cooling, so in order to achieve sufficient heat radiation and dissipation, it is necessary to make the heat transfer area of the heat tank 5 as large as possible. Therefore, it was necessary to reserve the back surface of the conventional multi-chip wiring board 5 for heat radiation.
［発明が解決しようとする課題］
しかしながら、上記従来の技術における電子回路パッケ
ージ構造では、マルチチップ配線基板２の裏面をヒート
ンンク５と熱接続するために使用しているので、Ｉ／Ｏ
ピン３を採りだせる領域は、ＬＳＩチップ１を搭載した
面上で、かつマルチチップ配線基板２の周辺のみに限ら
れてしまう問題点がある。一方、マルチチップ配線基板
２と上位の実装階層（ここてはマサ−ホード７）とを電
気的に接続するためのＩ／Ｏピン３は、マルチチップ配
線基板２上に搭載されるＬＳＩチ、７プ１の総ゲート数
の増大に伴って、ますます増加する傾向にある。従来例
のパッケージ構造のようにビンタイプの１／Ｏを行なう
場合のＩ／Ｏピン３の搭載ピッチは、その製造限界から
１．２７ｆｆｉｍ程度であり、このため、必要となるＩ
／Ｏ数か５００程度であればマルチチップ配線基板２の
外形寸法増加は僅かであるか、■／○数か／Ｏ００〜２
０００のオーダーとなると外形寸法増加は避けられない
。[Problems to be Solved by the Invention] However, in the conventional electronic circuit package structure described above, since the back surface of the multi-chip wiring board 2 is used for thermal connection with the heat link 5, the I/O
There is a problem in that the area from which the pins 3 can be extracted is limited only to the surface on which the LSI chip 1 is mounted and around the multi-chip wiring board 2. On the other hand, I/O pins 3 for electrically connecting the multichip wiring board 2 and the upper mounting layer (here, the motherboard 7) are connected to the LSI chip mounted on the multichip wiring board 2. As the total number of gates in 7P1 increases, it tends to increase more and more. The mounting pitch of I/O pins 3 when performing bin-type 1/O as in the conventional package structure is approximately 1.27 ffim due to its manufacturing limit, and therefore the required I/O
If the /O number is about 500, the increase in the external dimensions of the multi-chip wiring board 2 is slight, or ■ /O number /O00~2
000 order, an increase in external dimensions is unavoidable.
従って従来例では、Ｉ／○ビン３からマルチチ、。Therefore, in the conventional example, multichi, from I/○ bin 3.
ブ配線基板２の配線までの距離が延びてしまう欠点があ
り、計算機などのように配線による遅延の低減が最重要
課題である応用には適さない。さらに周辺部に配線を展
開するため、配線総数も増加してしまう欠点もある。This method has the drawback that the distance to the wiring on the printed wiring board 2 is extended, and is not suitable for applications such as computers where reduction of delay due to wiring is the most important issue. Furthermore, since the wiring is spread out in the peripheral area, there is also the drawback that the total number of wiring increases.
また、端子ピッチの狭いフレキ／プルプリント板を利用
してマルチチップ配線基板２と上位実装階層であるマザ
ーボード７とをコ不り／ヨンする構造も提案されている
が、マルチチップ配線基板２の周辺部のみを■／○領域
とするため、Ｉ／Ｏ数の増大に対処するには端子ピッチ
を狭くする以外生立てが無い。またマルチチップ配線基
板２をマザーボード７に搭載する際に、その位置合わせ
はますます困難となると共に、フレキシブルプリント板
上の接続端子と、マルチチップ配線基板２との接続端子
も小形化し、マルチチップ配線基板２を取り替える際に
は、変形や磨擦が起こり、その結果取り替え回数に制限
を与える結果となる。Additionally, a structure has been proposed in which the multi-chip wiring board 2 and the motherboard 7, which is the upper mounting layer, are connected by using a flexible/pull printed board with a narrow terminal pitch. Since only the periphery is in the ■/○ region, there is no solution other than narrowing the terminal pitch in order to cope with the increase in the number of I/Os. In addition, when mounting the multichip wiring board 2 on the motherboard 7, alignment becomes increasingly difficult, and the connection terminals on the flexible printed board and the connection terminals with the multichip wiring board 2 are also becoming smaller. When replacing the wiring board 2, deformation and friction occur, which limits the number of replacements.
従って、端子ピッチの狭いフレキシブルプリント板を用
いる構造においても、そこから採りだせるＩ／Ｏ数には
限界がある。Therefore, even in a structure using a flexible printed board with a narrow terminal pitch, there is a limit to the number of I/Os that can be extracted from the flexible printed board.
以上の説明はマルチチップ配線基板７を空冷することを
前提としたが、液冷を用いる構造も考えられる。しかし
、この場合においても、ＬＳＩチップ１をフェースアッ
プで搭載しているため、高い冷却能力を得るためには、
空冷形ヒート／７り５に替えて、同し位置に液冷形ヒー
トジンクを熱接続する構造か一般的であるため、冷却能
力か高いといえとも上記問題点を解決することはできな
い。Although the above description is based on the assumption that the multichip wiring board 7 is air-cooled, a structure using liquid cooling is also conceivable. However, even in this case, since the LSI chip 1 is mounted face-up, in order to obtain high cooling capacity,
It is common to have a structure in which a liquid-cooled heat sink is thermally connected in place of the air-cooled heat sink at the same position, so even if the cooling capacity is high, the above problem cannot be solved.
以上説明したように従来構造の持つ問題点としては、Ｌ
ＳＩチ、ブ１からの放熱を考慮すると、マルチチップ配
線基板２からのＩ／Ｏ端子採りたしに限界か有り、Ｉ／
Ｏ端子数増大に対する要求に応えられないということに
集約される。As explained above, the problems with the conventional structure are as follows:
Considering the heat dissipation from the SI circuit board 1, there is a limit to the I/O terminals from the multi-chip wiring board 2.
This can be summed up as not being able to meet the demand for an increase in the number of O terminals.
本発明は、上記問題点を解決するために創案したもので
あり、その目的は、マルチチップ配線基板２からの■／
○端子採りだし本数を増すことか容易で、かつＬＳＩチ
ップ１からの放熱に制限を与えない高い冷却能力を有す
る電子回路パッケージを提供することにある。The present invention was devised to solve the above-mentioned problems, and its purpose is to
○An object of the present invention is to provide an electronic circuit package that allows the number of terminals to be extracted easily and has a high cooling capacity that does not limit heat dissipation from the LSI chip 1.
［課題を解決するための手段］
上記の目的を達成するための本発明の電子回路パッケー
ジの構成は、
少なくとも１個以上のベアチップもしくは少なくとも１
個以上のケースに搭載されたチップを配線基板に搭載し
、該配線基板にＩ／Ｏ端子および／または給電端子を複
数設けて上位実装レベルとを電気的に接続する構造の電
子回路パッケージにおいて、
Ｉ／Ｏ端子および／または給電端子のいくつかを゛グル
ープ化して、少なくとも１以上の該グループを前記配線
基板に分散搭載し、
前記配線基板の前記端子のグループが搭載されない領域
にヒートバイブを内蔵したヒートシンクまたは液冷型ヒ
ートシンクを熱接触させることを特徴とする。[Means for Solving the Problems] The configuration of the electronic circuit package of the present invention for achieving the above object includes at least one bare chip or at least one bare chip.
In an electronic circuit package having a structure in which chips mounted in more than one case are mounted on a wiring board, and a plurality of I/O terminals and/or power supply terminals are provided on the wiring board to electrically connect the chips to an upper mounting level, Some of the I/O terminals and/or power supply terminals are grouped, at least one or more of the groups are distributed and mounted on the wiring board, and a heat vibrator is built in an area of the wiring board where the group of terminals is not mounted. It is characterized by bringing a cooled heat sink or a liquid-cooled heat sink into thermal contact.
［作用］
本発明は、配線基板上に搭載したチップの熱を放散する
手段として、ヒートバイブを内蔵したヒートシンクある
いは液冷型ヒートシンクを用いることによって、その高
い熱伝導率により、従来の金属材料を用いたヒートシン
クよりも少ない面積の熱接触で同等以上の放熱特性を確
保し、配線基板と上位実装レベルとを接続するためのＩ
／Ｏ端子の数を増加可能にするとともに、そのＩ／Ｏ端
子の分散搭載を可能にして配線距離の低減を可能にする
。[Function] The present invention uses a heat sink with a built-in heat vibrator or a liquid-cooled heat sink as a means to dissipate the heat of a chip mounted on a wiring board, and its high thermal conductivity makes it possible to replace conventional metal materials. The I
The number of I/O terminals can be increased, and the I/O terminals can be mounted in a distributed manner to reduce the wiring distance.
［実施例コ
以下、本発明の実施例を図面に基づいて詳細に説明する
。[Embodiments] Hereinafter, embodiments of the present invention will be described in detail based on the drawings.
第１図は本発明の第１の実施例を示す斜視図である。ま
た、第２図は第１図の断面を示した図であり、マルチチ
ップ配線基板とマザーボードとを切り離した状態を表し
たものである。さらに、第３図は第１図の上面図を表し
ており、第４図は第１図に示すマルチチップ配線基板の
裏面側を示した図である。FIG. 1 is a perspective view showing a first embodiment of the present invention. Further, FIG. 2 is a cross-sectional view of FIG. 1, and shows a state in which the multi-chip wiring board and the motherboard are separated. Further, FIG. 3 shows a top view of FIG. 1, and FIG. 4 shows a back side of the multi-chip wiring board shown in FIG. 1.
各図において、ｌはＬＳＸチップ、２はマルチチップ配
線基板、３はＩ／Ｏ端子、４は封止キャップ、７はマザ
ーボード、８は封止キャップ用リング、９はヒートバイ
ブを内蔵した薄形ヒートシンク、／Ｏは空冷ヒートシン
ク、１１はコネクタ、１２はマルチチップ配線基板２の
裏面に設けたＩ／Ｏ端子グループをコネクタ１１と接続
するために設けた穴である。本実施例は、従来からよく
使用されているビンタイプのＩ／Ｏ採りだしを想定した
構造である。In each figure, l is an LSX chip, 2 is a multi-chip wiring board, 3 is an I/O terminal, 4 is a sealing cap, 7 is a motherboard, 8 is a sealing cap ring, and 9 is a thin type with a built-in heat vibrator. A heat sink /O is an air-cooled heat sink, 11 is a connector, and 12 is a hole provided for connecting an I/O terminal group provided on the back surface of the multi-chip wiring board 2 to the connector 11. This embodiment has a structure assuming a bin type I/O extraction which has been commonly used in the past.
本実施例は、ケースに搭載された複数個のＬＳＩチップ
１をマルチチップ配線基板２のある１面に搭載し、かつ
ＬＳＩチップ１搭載面と対向する面に、前記マルチチッ
プ配線基板２と上位実装レベル（ここではマザーボード
７）とを電気的に信号接続するためのＩ／Ｏ端子３を複
数設ける構造の電子回路パッケージにおいて、Ｉ／Ｏ端
子３の複数本を１個として複数個にグループ化し、かつ
マルチチップ配線基板２のＬＳＩチップ１搭載面と対向
する面に、その複数個の端子グループを分散搭載し、さ
らに端子グループが搭載されない領域には、マルチチッ
プ配線基板２に搭載されたＬＳＩチップ１で発生する熱
を放散するため、ヒートバイブを内蔵した薄形ヒートシ
ンク９をマルチチップ配線基板２のＬＳＩチップ１搭載
面と対向する面に熱接触させた構造とする。In this embodiment, a plurality of LSI chips 1 mounted on a case are mounted on one surface of a multi-chip wiring board 2, and the multi-chip wiring board 2 and the upper In an electronic circuit package having a structure in which a plurality of I/O terminals 3 are provided for electrical signal connection with the mounting level (here, the motherboard 7), a plurality of I/O terminals 3 are grouped into one. , and the plurality of terminal groups are distributed and mounted on the surface opposite to the LSI chip 1 mounting surface of the multichip wiring board 2, and furthermore, in the area where no terminal group is mounted, the LSI mounted on the multichip wiring board 2 is mounted. In order to dissipate the heat generated in the chip 1, a thin heat sink 9 containing a heat vibrator is in thermal contact with the surface of the multi-chip wiring board 2 facing the surface on which the LSI chip 1 is mounted.
マルチチップ配線基板２は、ＬＳＩチ、プｌの搭載面を
封止キャップ４て被い、レーサー溶接等て封止キャップ
用リング８に封止する。薄形ヒートシンク９の各人１２
は、Ｉ／Ｏ端子３の各グループを貫通させるとともに、
接続状態においてコネクタ１１かＩ／Ｏ端子３に嵌合す
る高さ部分を貫通させる大きさを有する。これにより、
薄形ヒートシンク９は、マルチチップ配線基板２とマザ
ーボード７の間に配置される。また、薄形ヒートシンク
９は、マルチ配線基板２より太きく形成され、マルチチ
ップ配線基板２よりはみ出る周辺部分に空冷ヒートシン
ク／Ｏが設けられて成る。The multi-chip wiring board 2 is covered with a sealing cap 4 on the mounting surface of the LSI chips and chips, and is sealed in a sealing cap ring 8 by racer welding or the like. Each person 12 of thin heat sink 9
passes through each group of I/O terminals 3, and
It has a size that allows it to pass through the height portion that fits into the connector 11 or the I/O terminal 3 in the connected state. This results in
Thin heat sink 9 is arranged between multichip wiring board 2 and motherboard 7. Further, the thin heat sink 9 is formed to be thicker than the multi-chip wiring board 2, and an air-cooled heat sink/O is provided in the peripheral portion protruding from the multi-chip wiring board 2.
以上のように構成した第１の実施例の動作および作用を
述べる。The operation and effects of the first embodiment configured as above will be described.
本実施例において、ＬＳＩチップ１て発生する熱はマル
チチップ配線基板２を介してヒートバイブを内蔵した薄
形ヒートシンク９に伝わり、さらに、ヒートバイブ９の
両端に設けた空冷ヒートシンク／Ｏに導びかれ、外部に
熱放散される。その際に、通常の金属材料をヒートシン
ク９の替わりに使用すると、その熱伝導率か低く、これ
に起因して熱抵抗か増大してしまうか、本実施例ではヒ
ートパイプを使用しているため、その熱伝導率は金属材
料に比へ１〜２桁高く、よって低熱抵抗で熱を遠距離に
輸送できる。従って、マルチチップ配線基板２の両サイ
ドに空冷ヒートシンク／Ｏを設けても放熱の隘路とはな
ら無い利点を有している。In this embodiment, the heat generated by the LSI chip 1 is transmitted via the multi-chip wiring board 2 to the thin heat sink 9 that has a built-in heat vibrator, and is further led to the air-cooled heat sink/O provided at both ends of the heat vibrator 9. The heat is dissipated to the outside. In this case, if a normal metal material is used in place of the heat sink 9, its thermal conductivity will be low, resulting in an increase in thermal resistance.In this example, a heat pipe is used. Its thermal conductivity is one to two orders of magnitude higher than that of metal materials, so it can transport heat over long distances with low thermal resistance. Therefore, there is an advantage that even if the air-cooled heat sink/O is provided on both sides of the multi-chip wiring board 2, it will not become a bottleneck for heat radiation.
第５図は本発明による効果を定量的に示した図であって
、従来構造のようにマルチチップ配線基板２の周辺から
Ｉ／Ｏ採りだしを行なった場合（破線および一点鎖線）
と、本発明の実施例のように面的にＩ／Ｏ採りたしを行
なう場合（実線）の、マルチチップ配線基板２の一辺の
長さと、その大きさに対応したマルチチップ配線基板２
から採りたし得る総Ｉ／Ｏ端子数との関係を示したもの
である。ここで本発明による総Ｉ／Ｏ端子数は、Ｉ／Ｏ
端子ピッチ ： １．２７ｍｍ正方格子Ｉ７Ｏ端子グ
ループは： ／Ｏ０１ ／ Ｏ／ １４ｍｍ角Ｉ／Ｏ端
子グループ間の間隙（ヒートバイブ形ヒートンンクと熱
接触する部分） Ｌ８＋ｎ＋ｎとして算出したもので
ある。同図から明らかなように、マルチチップ配線基板
２の外形寸法５０）を超えるあたりから、採りたし得る
総Ｉ／Ｏ端子数は本発明による構造のほうか有利となり
、例えば／Ｏ０ａｖ＋角の場合で、従来構造（ここでは
０５ｍｍピッチで採りだすタイプと比較）に比へ約２倍
、１５０ｆｆｌｆｆ１角の場合では約３倍のｒ／○端子
数を確保できる。FIG. 5 is a diagram quantitatively showing the effects of the present invention, when I/O is extracted from the periphery of the multi-chip wiring board 2 as in the conventional structure (broken line and dashed-dotted line).
and the length of one side of the multi-chip wiring board 2 and the size of the multi-chip wiring board 2 corresponding to the size of the multi-chip wiring board 2 when performing I/O extraction in a plane as in the embodiment of the present invention (solid line).
This figure shows the relationship between the total number of I/O terminals that can be obtained from . Here, the total number of I/O terminals according to the present invention is I/O
Terminal pitch: 1.27 mm square lattice I7O terminal group is calculated as: /O01 / O/ Gap between 14 mm square I/O terminal groups (portion in thermal contact with heat vibration type heat tank) L8+n+n. As is clear from the figure, the structure according to the present invention becomes advantageous in terms of the total number of I/O terminals that can be used when the external dimension 50) of the multi-chip wiring board 2 is exceeded; for example, in the case of /O0av+square Therefore, it is possible to secure approximately twice the number of r/○ terminals compared to the conventional structure (compared here with the type produced at a pitch of 05 mm), and approximately three times as many in the case of 150 fflff1 square.
さらに第６図（ａ）、 （ｂ）は、第５図と同様の構
造諸元で、かつ空冷ヒートシンク／Ｏの放熱面積と同一
とした場合の熱抵抗（ＬＳＩチ、プジャンクションから
空気までの熱抵抗）を比較したものである。この時、空
冷ヒートシンクは空気の吹き付けによる冷却法を採用し
た場合の結果を示している。なお図中のチップロケーシ
ョンは（ａ）に示したＬＳＩチップ１の搭載位置番号（
１）。Furthermore, Figures 6(a) and (b) show the thermal resistance (from the LSI junction to the air) when the structural specifications are the same as in Figure 5 and the heat dissipation area is the same as that of the air-cooled heat sink/O. This is a comparison of thermal resistance). At this time, the air-cooled heat sink shows the results when a cooling method using air blowing is adopted. Note that the chip location in the figure is the mounting position number of LSI chip 1 shown in (a) (
1).
（２）、・・・と対応している。本実施例では、マルチ
チップ配線基板２の裏面全てに薄形ヒートシンク９を熱
接続する構造ではないため、ＬＳＩチップ１で発生した
熱は直接ヒートシンク９へ伝わるのではなく、熱を一端
縮流してヒートシンク９へ伝える構造となる。このため
、この部分の熱抵抗が大きくなるものの、同図からも明
らかなようにその増加は僅かであり、約／Ｏ％程度の増
加に過ぎない。従ってＩ／Ｏ端子数を従来構造に比べ大
幅に増加できるとともに、冷却能力は従来法と同程度に
保つことが可能であると結論づけることかできる。It corresponds to (2),... In this embodiment, since the thin heat sink 9 is not thermally connected to the entire back surface of the multi-chip wiring board 2, the heat generated in the LSI chip 1 is not directly transmitted to the heat sink 9, but is condensed at one end. The structure is such that the information is transmitted to the heat sink 9. Therefore, although the thermal resistance of this portion increases, as is clear from the figure, the increase is slight, and is only about 0%. Therefore, it can be concluded that the number of I/O terminals can be significantly increased compared to the conventional structure, and the cooling capacity can be maintained at the same level as the conventional method.
以下に、第１の実施例を基礎とした本発明の第２の実施
例を述べる。A second embodiment of the present invention based on the first embodiment will be described below.
第７図は、本発明による第２の実施例を表す断面図であ
り、１３はヒートパイプを内蔵した薄形ヒートシンク９
と空冷ヒートシンク／Ｏとを熱結合するための柔軟ヒー
トバイブである。それ以外の部材は、第１の実施例の同
符号のものと同様であり、本実施例は第１の実施例とほ
ぼ同一のマルチチップ配線基板構造、およびヒートパイ
プを内蔵した薄形ヒートシンク構造となっている。しか
し、第１の実施例の場合には、マルチチップ配線基板２
の両側面に空冷ヒートシンク／Ｏを設けた構造であった
が、この場合、空冷ヒートシンクＩＯか存在すると、マ
ザーホード７上に無駄な領域を占めることとなる。この
ため、本実施例では、マルチチップ配線基板２の上部を
放熱用に使用する構造としたものである。FIG. 7 is a sectional view showing a second embodiment of the present invention, and 13 is a thin heat sink 9 with a built-in heat pipe.
This is a flexible heat vibrator for thermally coupling an air-cooled heat sink/O. The other members are the same as those with the same symbols in the first embodiment, and this embodiment has almost the same multi-chip wiring board structure and thin heat sink structure with a built-in heat pipe as in the first embodiment. It becomes. However, in the case of the first embodiment, the multichip wiring board 2
However, in this case, if an air-cooled heat sink IO were present, it would occupy a wasted area on the motherboard 7. Therefore, in this embodiment, the upper part of the multi-chip wiring board 2 is used for heat radiation.
すなわち、本実施例では、空冷ヒートシンク／Ｏとヒー
トパイプを内蔵した薄形ヒートシンク９を分離し、空冷
ヒートシンク／Ｏはマルチチップ配線基板２の上部に配
置し、薄形ヒートシンク９は第１の実施例と同様のＩ／
Ｏ端子３を貫通する穴を設けてマルチチップ配線基板２
とマザーボード７の間に配置し、ヒートパイプを内蔵し
た薄形ヒートシンク９と空冷ヒートシンク／Ｏとの間を
柔軟ヒートパイプ１３により接続して、空冷ヒートシン
ク／Ｏを両サイドに開くことができる構造とする。That is, in this embodiment, the air-cooled heat sink/O and the thin heat sink 9 with built-in heat pipes are separated, the air-cooled heat sink/O is placed on the top of the multi-chip wiring board 2, and the thin heat sink 9 is different from the first embodiment. Similar to the example I/
A multi-chip wiring board 2 is provided with a hole passing through the O terminal 3.
and the motherboard 7, a thin heat sink 9 with a built-in heat pipe and the air-cooled heat sink/O are connected by a flexible heat pipe 13, and the air-cooled heat sink/O can be opened to both sides. do.
以上の構造により、本実施例によれば、空冷ヒートシン
ク／Ｏのマザーボード７上での占有領域の低減を図るこ
とができる。また、空冷ヒートシンク／Ｏは、柔軟ヒー
トバイブ１３で接続されているので、マルチチップ配線
基板２の両サイドに開くことができ、これによりマルチ
チップ配線基板２をマザーボード７から切り離し、その
配線基板２の交換等を容易に行うことができる。本実施
例では、ヒートバイブを内蔵した薄形ヒートシンク９と
空冷ヒートシンク／Ｏとの間の距離が、第１の実施例に
比べて長くなるものの、その間はヒートバイブ１３を用
いて接続しであるため、その熱抵抗は無視しうる程小さ
く、冷却能力は第１の実施例とほぼ同一に保つことか可
能である。With the above structure, according to this embodiment, it is possible to reduce the area occupied by the air-cooled heat sink/O on the motherboard 7. In addition, since the air-cooled heat sink/O is connected to the flexible heat vibrator 13, it can be opened on both sides of the multi-chip wiring board 2, thereby separating the multi-chip wiring board 2 from the motherboard 7 and connecting the wiring board 2. can be easily replaced. In this embodiment, although the distance between the thin heat sink 9 with a built-in heat vibrator and the air-cooled heat sink/O is longer than that in the first embodiment, the heat vibrator 13 is used for connection between them. Therefore, the thermal resistance is negligibly small, and the cooling capacity can be kept almost the same as in the first embodiment.
次に、同じく第１の実施例を基礎とした本発明の第３の
実施例を示す。第８図は、本発明による第３の実施例を
示す上面図であり、１４はヒートバイブを内蔵したヒー
トシンク９の端部に設けたマニホールド、１５はヒート
バイブ、１５ａはヒートバイブ１５を構成する蒸発した
ガスが通過する蒸発管路、１５ｂは同じくヒートバイブ
１５を構成する放熱部で液化した動作液が戻るための戻
り管路、１６は空冷放熱器を空冷するためのファン、１
７はヒートパイプ内の動作液を液化するための空冷放熱
器である。本実施例のマルチチップ配線基板２およびヒ
ートバイブを内蔵したヒートバイブ９は第１の実施例も
しくは第２の実施例の場合と同様の構造である。Next, a third embodiment of the present invention, which is also based on the first embodiment, will be described. FIG. 8 is a top view showing a third embodiment of the present invention, in which 14 is a manifold provided at the end of the heat sink 9 containing a built-in heat vibrator, 15 is a heat vibrator, and 15a constitutes the heat vibrator 15. An evaporation pipe through which evaporated gas passes; 15b is a return pipe through which the working liquid liquefied in the heat radiation section of the heat vibrator 15 returns; 16 is a fan for cooling the air-cooled radiator;
7 is an air-cooled radiator for liquefying the working fluid in the heat pipe. The multi-chip wiring board 2 and the heat vibrator 9 having a built-in heat vibrator of this embodiment have the same structure as that of the first embodiment or the second embodiment.
本実施例では、空冷放熱器１７をマルチチップ配線基板
２の遠方に配置し、ヒートシンク９とは、端部のマニホ
ールド１４．１４のところで、蒸発管路１５ａと戻り管
路１５ｂからなるヒートバイブ１５により接続し、マル
チチップ配線基板２の近傍には冷却用のヒートバイブの
管路１５ａ、１５ｂのみを配置した構造とする。In this embodiment, the air-cooled heat radiator 17 is arranged far from the multi-chip wiring board 2, and the heat sink 9 is a heat vibrator 15 consisting of an evaporation pipe line 15a and a return pipe line 15b at the end manifold 14.14. The structure is such that only cooling heat vibrator conduits 15a and 15b are arranged near the multi-chip wiring board 2.
以上の構造によって、マルチチップ配線基板２を搭載し
たマザーポート７を複数枚近接して配置することが可能
となる。本実施例では、ＬＳＩチブ１の発生熱を吸熱し
て蒸発したガスが蒸発管路１５ａを流れて行き、空冷放
熱部１７でファン１６により冷却されて動作液に戻り、
薄形ヒートシンク９に戻されて、再びＬＳＩチップ１の
冷却が可能となる。ここで、空冷放熱部／Ｏとマルチチ
ップ配線基板２との間は、熱伝導率の高いヒートバイブ
１５を使用しているため、第２の実施例と同様に熱を長
距離区間低熱抵抗で輸送でき、高い冷却能力でＬＳＩチ
ップ１で発生する熱を放散できる利点がある。With the above structure, it is possible to arrange a plurality of mother ports 7 on which multi-chip wiring boards 2 are mounted close to each other. In this embodiment, the gas that absorbs the heat generated by the LSI chip 1 and evaporates flows through the evaporation pipe 15a, is cooled by the fan 16 in the air-cooled heat radiating section 17, and returns to the working fluid.
The LSI chip 1 is returned to the thin heat sink 9, and the LSI chip 1 can be cooled again. Here, since the heat vibrator 15 with high thermal conductivity is used between the air-cooled heat dissipation part/O and the multi-chip wiring board 2, heat is transferred over a long distance with low thermal resistance as in the second embodiment. It has the advantage of being transportable and having a high cooling capacity to dissipate the heat generated in the LSI chip 1.
次に、本発明の第４の実施例を述へる。Next, a fourth embodiment of the present invention will be described.
第９図は本発明による第４の実施例を示す図であって、
１８は液体供給装置を構成する２次冷媒を空冷熱交換す
るためのファン、１９は冷凍サイクルを使用した２次冷
媒冷却系用コンプレッサー、２０は２次冷媒冷却系用膨
張弁、２１は１次冷媒と２次冷媒との熱交換を行なう熱
交換器、２２は１次冷媒用タンク、２３は１次冷媒を循
環させるためのポンプ、２４は１次冷媒を液体供給装置
から角マルチチップ配線基板２直下に設けたヒートシン
ク２５までを接続するための液冷用配管、２５はマルチ
チップ配線基板２の直下に設けた液冷管路を内蔵したヒ
ートシンクをそれぞれあられしている。本実施例に い
ても、゛マルチチップ配線基板２の構造は第１の実施例
と同様であり、また、液冷管路を内蔵したヒートシンク
２５の構造は第１の実施例もしくは第２の実施例の薄形
ヒートシンク９の構造と同様である。FIG. 9 is a diagram showing a fourth embodiment according to the present invention,
18 is a fan for air cooling heat exchange of the secondary refrigerant constituting the liquid supply device, 19 is a compressor for the secondary refrigerant cooling system using a refrigeration cycle, 20 is an expansion valve for the secondary refrigerant cooling system, and 21 is the primary A heat exchanger for exchanging heat between the refrigerant and the secondary refrigerant, 22 a tank for the primary refrigerant, 23 a pump for circulating the primary refrigerant, 24 the primary refrigerant from the liquid supply device to the square multi-chip wiring board A liquid cooling pipe 25 is provided for connecting up to a heat sink 25 provided directly below the multi-chip wiring board 2, and 25 is a heat sink having a built-in liquid cooling pipe provided directly below the multi-chip wiring board 2. In this embodiment, the structure of the multi-chip wiring board 2 is the same as that of the first embodiment, and the structure of the heat sink 25 with a built-in liquid cooling pipe is the same as that of the first embodiment or the second embodiment. The structure is similar to that of the thin heat sink 9 in the example.
本実施例では、第１．第２．第３の実施例のようにヒー
トバイブを介して最終的に空冷する構造とは異なり、直
接マルチチップ配線基板２の直下に液冷型ヒートシンク
２５を設け、ＬＳＩチ、ブで発生した熱をマルチチップ
配線基板２を介して１次冷媒に伝える。このような液体
を用いた直接冷却では、空冷の場合に比べ熱伝達率は１
〜２桁高い値を得ることができ、かつ液体供給装置から
送られる液体冷媒（１次冷媒）の温度は２次冷媒で冷却
される結果、室温程度と低く、かつマルチチップ配線基
板２で生ずる熱を奪った後も、液体冷媒の持つ高い熱容
量に起因して、その温度上昇もきわめて少なくなる。こ
のため本実施例も、冷却能力を高く保ったまま、Ｉ／Ｏ
端子数を大幅に増大させることが可能である。In this embodiment, the first. Second. Unlike the structure of the third embodiment in which the air is finally cooled via a heat vibrator, a liquid-cooled heat sink 25 is provided directly under the multi-chip wiring board 2, and the heat generated in the LSI chips is multi-layered. It is transmitted to the primary refrigerant via the chip wiring board 2. In direct cooling using such a liquid, the heat transfer coefficient is 1 compared to air cooling.
~2 orders of magnitude higher value can be obtained, and the temperature of the liquid refrigerant (primary refrigerant) sent from the liquid supply device is as low as room temperature as a result of being cooled by the secondary refrigerant, and it is generated in the multi-chip wiring board 2. Even after heat is removed, the temperature rise is extremely small due to the high heat capacity of the liquid refrigerant. Therefore, in this embodiment, the I/O is
It is possible to significantly increase the number of terminals.
なお、以上の実施例において、配線基板２に搭載される
ＬＳＩチップとしては、ケースに搭載されたチップの他
、ベアチップでも良い。また、空冷ヒートシンク／Ｏを
設けるヒートシンク９の端部は片側であっても両側ある
いは全周であっても良い。このように本発明はその主旨
に沿って種々に応用され、種々の実施態様を取り得るも
のである。In the above embodiments, the LSI chip mounted on the wiring board 2 may be a bare chip in addition to a chip mounted on a case. Further, the end portion of the heat sink 9 provided with the air-cooled heat sink/O may be on one side, both sides, or the entire circumference. As described above, the present invention can be applied in various ways in accordance with its gist and can take various embodiments.
［発明の効果］
以上の説明で明らかなように、本発明の電子回路パッケ
ージによれば、チップを多数搭載した配線基板から面的
にＩ／Ｏ端子を取り出せるため、従来周辺からみてＩ／
Ｏ採り出しを行なっていた構造に比べ、大幅に総Ｉ／Ｏ
端子数を増大できるのみならず、熱の超然伝導部品であ
るヒートパイプあるいは液冷ヒートシンクを配線基板に
適宜熱接触させた構造であることから、少い熱接触にも
かかわらず従来の電子回路パッケージと同等もしくはそ
れ以上の高い冷却能力を得ることができるという効果が
ある。[Effects of the Invention] As is clear from the above explanation, according to the electronic circuit package of the present invention, I/O terminals can be taken out from the wiring board on which many chips are mounted, so that the I/O
Compared to structures that extract O, the total I/O is significantly reduced.
Not only can the number of terminals be increased, but the structure also allows heat pipes or liquid-cooled heat sinks, which are heat-conducting parts, to be appropriately thermally contacted with the wiring board, making it possible to use conventional electronic circuit packages despite the small amount of thermal contact. The effect is that it is possible to obtain a high cooling capacity equivalent to or higher than that of the above.
第１図は本発明による第１の実施例を示す斜視図、第２
図は上記第１の実施例を示す断面図、第３図は上記第１
の実施例のＬＳＩチップ搭載面の構造を表す図、第４図
は上記第１の実施例のマルチチップ配線基板裏面側の構
造図、第５図は本発明の効果を定量的に表す図であって
マルチチップ配線基板の外形寸法とマルチチップ基板か
ら採りだしうる総■／○端子数の関係を示す図、第６図
（ａ）、 （ｂ）は上記第１の実施例の効果を定量的
に表す図であってマルチチップ配線基板に搭載されたＬ
ＳＩチップの搭載位置と熱抵抗の関係を表す図、第７図
は本発明による第２の実施例を示すマルチチップモジュ
ールの断面図、第８図は本発明による第３の実施例を示
す図であってマルチチップモジュールのＬＳＩチップ搭
載面構造を表す図、第９図は本発明による第４の実施例
を示す図であってマルチチップモジュールのＬＳＩチッ
プ搭載面構造を表す図、第／Ｏ図は従来の空冷形マルチ
チップモジュールの断面構造を表す図、第１１図は従来
の空冷形マルチチップモジュールのＬＳＩチップ搭載面
構造を表す図である。
ｌ・・・ＬＳＩチップ、２・・・マルチチップ配線基板
、３ ・■／○端子、４・・封止キャップ、６・・コネ
クタ、７・・マザーボード、８・・封止キャップ用リン
グ、９・・・ヒートバイブを内蔵した薄形ヒートシンク
、／Ｏ・・・空冷ヒートシンク、１１・・・コネクタ、
１２・・・■／○端子グループをコネクタ１１と接続す
るために設けた穴、１３・・・柔軟ヒートバイブ、１４
・・・マニホールド、１５・・・ヒートパイプ、１５ａ
・・・蒸発管路、１５ｂ・・・戻り管路、１６・・・フ
ァン、１７・・・空冷放熱器、１８・・・２次冷媒を空
冷熱交換するためのファン、１９・・・２次冷媒冷却系
用コンプレッサー、２０・・・２次冷媒冷却系用膨張弁
、２１・・・１次冷媒と２次冷媒との熱交換器、２２・
・・１次冷媒用タンク、２３・・１次冷媒循環用のポン
プ、２４・・・１次冷媒の液冷用配管、２５・・・１次
冷媒の液冷管路を内蔵したヒートシンク。
第３図
第４図
第５図
第７図
第１θ図FIG. 1 is a perspective view showing a first embodiment of the present invention;
The figure is a sectional view showing the first embodiment, and FIG.
4 is a diagram showing the structure of the LSI chip mounting surface of the first embodiment, FIG. 4 is a diagram showing the structure of the back side of the multi-chip wiring board of the first embodiment, and FIG. 5 is a diagram quantitatively showing the effects of the present invention. Figures 6(a) and 6(b) are diagrams showing the relationship between the external dimensions of the multi-chip wiring board and the total number of ■/○ terminals that can be extracted from the multi-chip board. This is a diagram representing L mounted on a multi-chip wiring board.
A diagram showing the relationship between the mounting position of an SI chip and thermal resistance, FIG. 7 is a cross-sectional view of a multi-chip module showing a second embodiment of the invention, and FIG. 8 is a diagram showing a third embodiment of the invention. FIG. 9 is a diagram showing the LSI chip mounting surface structure of the multi-chip module, and FIG. 9 is a diagram showing the fourth embodiment of the present invention, and is a diagram showing the LSI chip mounting surface structure of the multi-chip module. This figure is a diagram showing a cross-sectional structure of a conventional air-cooled multichip module, and FIG. 11 is a diagram showing the structure of an LSI chip mounting surface of a conventional air-cooled multichip module. l...LSI chip, 2...Multi-chip wiring board, 3...■/○ terminal, 4...Sealing cap, 6...Connector, 7...Motherboard, 8...Ring for sealing cap, 9 ...thin heat sink with built-in heat vibrator, /O... air-cooled heat sink, 11... connector,
12... Hole provided for connecting the ■/○ terminal group to the connector 11, 13... Flexible heat vibrator, 14
...Manifold, 15...Heat pipe, 15a
...Evaporation pipe line, 15b...Return pipe line, 16...Fan, 17...Air cooling radiator, 18...Fan for air cooling heat exchange of secondary refrigerant, 19...2 Compressor for secondary refrigerant cooling system, 20... Expansion valve for secondary refrigerant cooling system, 21... Heat exchanger between primary refrigerant and secondary refrigerant, 22.
...Tank for primary refrigerant, 23.. Pump for circulating primary refrigerant, 24.. Piping for liquid cooling of primary refrigerant, 25.. Heat sink with built-in liquid cooling pipe line for primary refrigerant. Figure 3 Figure 4 Figure 5 Figure 7 Figure 1θ
Claims (3)
とも１個以上のケースに搭載されたチップを配線基板に
搭載し、該配線基板にＩ／Ｏ端子および／または給電端
子を複数設けて上位実装レベルとを電気的に接続する構
造の電子回路パッケージにおいて、 Ｉ／Ｏ端子および／または給電端子のいくつかをグルー
プ化して、少なくとも１以上の該グループを前記配線基
板に分散搭載し、 前記配線基板の前記端子のグループが搭載されない領域
にヒートパイプを内蔵したヒートシンクを熱接触させる
ことを特徴とする電子回路パッケージ。(1) At least one bare chip or a chip mounted in at least one case is mounted on a wiring board, and a plurality of I/O terminals and/or power supply terminals are provided on the wiring board to connect it to an upper mounting level. In an electronic circuit package having a structure for electrical connection, some of the I/O terminals and/or power supply terminals are grouped, and at least one or more of the groups are distributed and mounted on the wiring board, and the terminals of the wiring board An electronic circuit package characterized in that a heat sink with a built-in heat pipe is brought into thermal contact with an area where the group is not mounted.
冷ヒートシンクを設けたことを特徴とする請求項１記載
の電子回路パッケージ。(2) The electronic circuit package according to claim 1, characterized in that an air-cooled heat sink is provided at an end of the heat sink having a built-in heat pipe.
ヒートシンクを配線基板に熱接触させたことを特徴とす
る電子回路パツケージ。(3) The electronic circuit package according to claim 1, wherein instead of the heat sink having a built-in heat pipe, a liquid cooling type heat sink is brought into thermal contact with the wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31946090A JPH04188861A (en) | 1990-11-22 | 1990-11-22 | Electronic circuit package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31946090A JPH04188861A (en) | 1990-11-22 | 1990-11-22 | Electronic circuit package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04188861A true JPH04188861A (en) | 1992-07-07 |
Family
ID=18110448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31946090A Pending JPH04188861A (en) | 1990-11-22 | 1990-11-22 | Electronic circuit package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04188861A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6962753B1 (en) | 1996-09-09 | 2005-11-08 | Nec Tokin Corporation | Highly heat-conductive composite magnetic material |
| KR100855356B1 (en) * | 2007-03-23 | 2008-09-04 | 주식회사 옵토필 | Led package base having multi-chip and lighting apparatus using the same |
| US7633154B2 (en) | 2006-02-13 | 2009-12-15 | Industrial Technology Research Institute | Encapsulation and methods thereof |
| WO2016067659A1 (en) * | 2014-10-29 | 2016-05-06 | 新電元工業株式会社 | Heat-dissipating structure |
-
1990
- 1990-11-22 JP JP31946090A patent/JPH04188861A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6962753B1 (en) | 1996-09-09 | 2005-11-08 | Nec Tokin Corporation | Highly heat-conductive composite magnetic material |
| US7633154B2 (en) | 2006-02-13 | 2009-12-15 | Industrial Technology Research Institute | Encapsulation and methods thereof |
| KR100855356B1 (en) * | 2007-03-23 | 2008-09-04 | 주식회사 옵토필 | Led package base having multi-chip and lighting apparatus using the same |
| WO2016067659A1 (en) * | 2014-10-29 | 2016-05-06 | 新電元工業株式会社 | Heat-dissipating structure |
| JP6021290B2 (en) * | 2014-10-29 | 2016-11-09 | 新電元工業株式会社 | Heat dissipation structure |
| US10159166B2 (en) | 2014-10-29 | 2018-12-18 | Shindengen Electric Manufacturing Co., Ltd. | Heat dissipating structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7327570B2 (en) | Fluid cooled integrated circuit module | |
| US6173759B1 (en) | Method of cooling electronic devices using a tube in plate heat sink | |
| US4884168A (en) | Cooling plate with interboard connector apertures for circuit board assemblies | |
| TWI278976B (en) | Integrated circuit package device and method for manufacturing the same | |
| US7515415B2 (en) | Embedded microchannel cooling package for a central processor unit | |
| US5699853A (en) | Combined heat sink and sink plate | |
| US6611057B2 (en) | Semiconductor device attaining both high speed processing and sufficient cooling capacity | |
| US6670699B2 (en) | Semiconductor device packaging structure | |
| EP0410631B1 (en) | Article comprising a stacked array of electronic subassemblies | |
| US6530419B1 (en) | Cooling system for electronic packages | |
| JP5414349B2 (en) | Electronic equipment | |
| US6862186B2 (en) | Stack up assembly | |
| US4283754A (en) | Cooling system for multiwafer high density circuit | |
| US8220527B2 (en) | Heat dissipation device with heat pipe | |
| US20070177352A1 (en) | Direct contact cooling liquid embedded package for a central processor unit | |
| WO2012091044A1 (en) | Semiconductor device/electronic component mounting structure | |
| JPH0786471A (en) | Semiconductor module | |
| JP2004056126A (en) | Electronic package and heat dissipation method | |
| US11828549B2 (en) | Integrated heat sink and air plenum for a heat-generating integrated circuit | |
| US20080142192A1 (en) | Heat dissipation device with a heat pipe | |
| US20080169089A1 (en) | Heat sink assembly | |
| US5323293A (en) | Arrangement for placing central processors and memory in a cryo cooled chamber | |
| JPH04188861A (en) | Electronic circuit package | |
| JP5018555B2 (en) | Cooling module and composite mounting board | |
| US11810832B2 (en) | Heat sink configuration for multi-chip module |