JPH0418792B2 - - Google Patents
Info
- Publication number
- JPH0418792B2 JPH0418792B2 JP59262097A JP26209784A JPH0418792B2 JP H0418792 B2 JPH0418792 B2 JP H0418792B2 JP 59262097 A JP59262097 A JP 59262097A JP 26209784 A JP26209784 A JP 26209784A JP H0418792 B2 JPH0418792 B2 JP H0418792B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse
- transformer
- level
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 40
- 238000005070 sampling Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、トランス捲線の極性を判別するトラ
ンス捲線極性判別回路の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in a transformer winding polarity determining circuit that determines the polarity of a transformer winding.
上記トランス捲線極性判別回路では、誤まつた
極性判別データが出力されず、捲線断の時はこれ
を示すデータが出力されることが望ましい。 It is desirable that the transformer winding polarity determining circuit does not output erroneous polarity determining data, but outputs data indicating this when the winding is broken.
第5図は従来例のトランス捲線極性判別回路の
ブロツク図、第6図は第5図の回路の各部の波形
のタイムチヤートでA〜Dは第5図のa〜d点に
対応している。第7図は第5図のトランスTの捲
線断線時の各部の波形のタイムチヤートである。
Fig. 5 is a block diagram of a conventional transformer winding polarity discrimination circuit, and Fig. 6 is a time chart of waveforms of various parts of the circuit in Fig. 5, and A to D correspond to points a to d in Fig. 5. . FIG. 7 is a time chart of waveforms at various parts when the winding of the transformer T shown in FIG. 5 is broken.
図中1は交流発振器、2は1パルス発振器、
3,4は比較器、5は排他的論理和回路、6はフ
リツプフロツプ(以下FFと称す)、Tはトランス
を示す。 In the figure, 1 is an AC oscillator, 2 is a 1-pulse oscillator,
3 and 4 are comparators, 5 is an exclusive OR circuit, 6 is a flip-flop (hereinafter referred to as FF), and T is a transformer.
第5図において、トランスTの捲線の極性を判
定するのには、交流発振器1より第6図Aに示す
如き交流電圧をトランスTの一次側に加えると共
にこれを比較器3に入力し、第6図Bに示す如き
波形の出力を得て排他的論理和回路5に入力さ
す。 In FIG. 5, in order to determine the polarity of the winding of the transformer T, an AC voltage as shown in FIG. 6. A waveform output as shown in FIG. 6B is obtained and input to the exclusive OR circuit 5.
一方トランスTの2次側よりは、捲線の極性が
同じであれば、第6図Aと同じ波形の電圧を出力
し、比較器4よりは第6図Bと同じ波形の出力を
得、トランスTの捲線の極性が逆であれば第6図
Cに示す如き波形の出力を得排他的論理和回路5
に入力する。 On the other hand, if the winding polarities are the same, the secondary side of the transformer T outputs a voltage with the same waveform as in Figure 6A, and the comparator 4 outputs a voltage with the same waveform as in Figure 6B. If the polarity of the winding of T is reversed, an output with a waveform as shown in FIG. 6C is obtained from the exclusive OR circuit 5.
Enter.
従つて、排他的論理和回路5よりは、捲線の極
性が同じであれば、連続して0レベルが出力さ
れ、極性が逆であれば連続して1レベルが出力さ
れFF6のD端子に入力する。 Therefore, if the polarities of the windings are the same, the exclusive OR circuit 5 continuously outputs a 0 level, and if the polarities are reversed, a 1 level is continuously output and input to the D terminal of the FF6. do.
FF6のCLK端子には、第6図Aに示す波形の
略中央にて、1パルスのパルスを出力する1パル
ス発振器2より、第6図Dに示す如きパルスが入
力しており、D端子に入力したレベルをたたくの
でFF6よりは、捲線の極性が同じであれば0レ
ベルを、極性が逆であれば1レベルが出力され
る。 The CLK terminal of FF6 receives a pulse as shown in Fig. 6D from the 1-pulse oscillator 2 which outputs 1 pulse at approximately the center of the waveform shown in Fig. 6A, and the pulse shown in Fig. 6D is input to the D terminal. Since the input level is struck, FF6 outputs level 0 if the polarities of the windings are the same, and level 1 if the polarities are reversed.
これは1パルス発振器2の出力パルスが、第6
図Dのイの場合の如く、第6図Aの+電圧の中央
に位置する場合でも、ロに示す第6図Aの−電圧
の中央に位置する場合でもFF6よりは同じレベ
ルのデータが出力され、特に1パルス発振器2の
パルスは交流電圧の+側−側を意識しなくても、
捲線の極性が判別される。 This means that the output pulse of the 1-pulse oscillator 2 is
Even if it is located in the center of the + voltage in Figure 6A, as in case A in Figure D, or in the middle of the - voltage in Figure 6A, as shown in Figure 6B, the same level of data is output from FF6. In particular, the pulse of the 1-pulse oscillator 2 can be generated without being aware of the positive and negative sides of the AC voltage.
The polarity of the winding is determined.
しかしながら、トランスTの捲線が断線してい
ると、商用電源よりの誘導により2次側には第7
図Bに示す如き電圧が誘導され、比較器4の出力
は第7図Cの如くなり、比較器3の出力は第7図
Aに示す如く第6図Bと同じであるので、排他的
論理和回路5の出力は、比較器3の出力がハの場
合は0レベルで、ニの場合は1レベルとなり、
FF6のD端子に入力する。
However, if the winding of the transformer T is disconnected, the 7th
A voltage as shown in Figure B is induced, the output of comparator 4 is as shown in Figure 7C, and the output of comparator 3 is as shown in Figure 7A and the same as Figure 6B, so the exclusive logic The output of the sum circuit 5 is 0 level when the output of the comparator 3 is C, and 1 level when the output is D.
Input to the D terminal of FF6.
従つて、1パルス発振器2の出力にてFF6の
D端子への入力をたたいた場合、第7図イに示す
パルスでたたいた場合はFF6の出力は0レベル
でトランスTの捲線の極性は同じと判断され、第
7図ロに示すパルスでたたいた場合はFF6の出
力は1レベルで捲線の極性は逆と判断される。 Therefore, when the input to the D terminal of FF6 is struck with the output of the 1-pulse oscillator 2, and when the input to the D terminal of FF6 is struck with the pulse shown in Fig. 7A, the output of FF6 is at 0 level and the polarity of the winding of the transformer T is determined. are determined to be the same, and when struck with the pulse shown in FIG. 7B, the output of FF6 is determined to be 1 level and the polarity of the winding is reversed.
即ち捲線断が判別出来ないと共に同じトランス
であるにもかかわらず捲線の極性を2通りに判断
される問題点がある。 That is, there are problems in that winding breakage cannot be determined and the polarity of the winding can be determined in two ways even though the transformer is the same.
上記問題点は、トランスの1次側に1サイクル
半のパルスを加え、このパルスと、2次側に発生
するパルスとを夫々アースレベルと比較する比較
器を介し、排他的論理和回路に入力させ、その出
力を3つのフリツプフロツプに入力させ、又該3
つのフリツプフロツプの各々のクロツク端子に、
上記1サイクル半のパルスの半サイクル毎の各々
のサンプリングパルスを夫々入力させ、該3つの
フリツプフロツプの出力によりトランス捲線の極
性を判別するようにした本発明のトランス捲線極
性判別回路により解決される。
The above problem is solved by applying a pulse of one and a half cycles to the primary side of the transformer, and inputting this pulse to the exclusive OR circuit via a comparator that compares this pulse with the pulse generated on the secondary side with the ground level. input the output to three flip-flops, and input the output to three flip-flops.
At the clock terminal of each of the two flip-flops,
This problem is solved by the transformer winding polarity determining circuit of the present invention, which inputs each sampling pulse of each half cycle of the one and a half cycle pulses and determines the polarity of the transformer winding based on the outputs of the three flip-flops.
本発明によれば、トランスが断線していなけれ
ば、3つのFFの出力よりは、捲線の極性に応じ
て全て1レベル又は0レベルが出力され、断線し
ていれば、1レベル及び0レベルが出力されるの
で、トランスの捲線の断線は判別出来又誤つた極
性判別データを出力することもない。
According to the present invention, if the transformer is not disconnected, the outputs of the three FFs are all 1 level or 0 level depending on the winding polarity, and if the transformer is disconnected, 1 level and 0 level are output. Therefore, it is possible to determine whether the winding of the transformer is broken or not, and there is no need to output erroneous polarity determination data.
第1図は本発明の実施例のトランス捲線極性判
別回路のブロツク図、第2図は第1図の回路の各
部の波形のタイムチヤートでA,C,E,G〜J
は第1図のa,c,e,g〜j点に対応してい
る。第3図,第4図は第1図でトランスTの捲線
断の場合の各部の波形のタイムチヤートである。
Fig. 1 is a block diagram of a transformer winding polarity discrimination circuit according to an embodiment of the present invention, and Fig. 2 is a time chart of waveforms of various parts of the circuit shown in Fig. 1, A, C, E, G to J.
correspond to points a, c, e, g to j in FIG. 3 and 4 are time charts of waveforms at various parts when the winding of the transformer T in FIG. 1 is broken.
図中7は1サイクル半のパルス発振器、8は1
サイクル半のパルスのサンプリングクロツク発生
器、9はカウンタ、10はデコーダ、11〜13
はFF、14はアンド回路、15,16はノア回
路を示し、尚全図を通じ同一符号は同一機能のも
のを示す。 In the figure, 7 is a one-and-a-half cycle pulse oscillator, and 8 is a 1-cycle pulse oscillator.
Sampling clock generator with pulses of half a cycle; 9 is a counter; 10 is a decoder; 11 to 13;
14 is an FF, 14 is an AND circuit, and 15 and 16 are NOR circuits, and the same reference numerals indicate the same functions throughout the drawings.
第1図の回路の動作を説明すると、1サイクル
半のパルス発振器7よりは、第2図A又はBに示
す如き正負正又は負正負のパルスを出力しトラン
スTの1次側に加えると共に比較器3に入力し第
2図C又はDに示す如き出力を排他的論理和回路
5に入力さす。 To explain the operation of the circuit shown in Fig. 1, the one and a half cycle pulse oscillator 7 outputs positive/negative/positive or negative/positive/negative pulses as shown in Fig. 2 A or B, which are applied to the primary side of the transformer T and compared. 3 and the output as shown in FIG. 2 C or D is input to the exclusive OR circuit 5.
一方トランスTの2次側よりは、捲線の極性が
同じであれば第2図A又はBと同じ波形のパルス
を出力し、逆であれば第2図BまたはAの波形の
パルスを出力し、比較器4に入力し、この出力よ
りは捲線の極性が同じであれば第2図CまたはD
のパルスが出力され、逆であれば第2図Dまたは
Cのパルスが出力され、排他的論理和回路5に入
力するので、捲線の極性が同じであれば、排他的
論理和回路5の出力よりは第2図Eに示す如き0
レベルが出力され、逆であれば1レベルが出力さ
れFF11,12,13のD端子に入力する。 On the other hand, from the secondary side of the transformer T, if the winding polarities are the same, a pulse with the same waveform as in Figure 2 A or B will be output, and if the polarity is reversed, a pulse with the waveform as in Figure 2 B or A will be output. , is input to the comparator 4, and from this output, if the winding polarities are the same, it will be C or D in Figure 2.
If the polarity of the windings is the same, the pulse of D or C in FIG. 2 is output and input to the exclusive OR circuit 5. 0 as shown in Figure 2E.
The level is output, and if the reverse is the case, the 1 level is output and input to the D terminals of FFs 11, 12, and 13.
又一方、1サイクル半パルスの半サイクル毎の
サンプリングクロツクを発生する、サンプリング
クロツク発生器8よりの第2図Gに示す如き出力
は、カウンタ9に入力し、カウントされ、カウン
ト値をデコーダ10に入力し、デコーダ10の出
力よりは第2図H,I,Jに示す如き1パルスの
パルスに分離されたパルスが出力し、夫々FF1
1,12,13のCLK端子に入力し、D端子に
入力しているレベルをたたくので、FF11,1
2,13の出力は、トランスTの捲線の極性が同
じであれば全て0レベルで、逆であれば全て1レ
ベルとなる。 On the other hand, the output as shown in FIG. 2G from the sampling clock generator 8, which generates a sampling clock for every half cycle of one half pulse, is input to the counter 9, where it is counted, and the count value is sent to the decoder. 10, and the output of the decoder 10 outputs pulses separated into one pulse as shown in FIG. 2 H, I, J.
Input to CLK terminals 1, 12, 13 and hit the level input to D terminal, so FF11, 1
The outputs of 2 and 13 are all 0 level if the polarities of the windings of the transformer T are the same, and are all 1 level if the polarities are reversed.
従つて、捲線の極性が同じであれば、ノア回路
15の出力の端子A1は1レベルで、アンド回路
14の出力の端子A0及びノア回路16の出力の
端子A2は0レベルであり、逆であれば端子A0は
1レベルで他は0レベルとなりトランスTの捲線
の極性を判定出来る。 Therefore, if the polarities of the windings are the same, the output terminal A1 of the NOR circuit 15 is at the 1 level, and the output terminal A0 of the AND circuit 14 and the output terminal A2 of the NOR circuit 16 are at the 0 level. , if it is the opposite, the terminal A 0 will be at 1 level and the others will be at 0 level, and the polarity of the winding of the transformer T can be determined.
ここで、トランスTの捲線が断線しているとす
ると、トランスTの2次側には商用電源よりの誘
導により例えば第3図Bに示す如き電圧が誘導さ
れれ、トランスTの1次側に第3図Aに示す如き
1サイクル半のパルスが入力しているとすると、
この間は比較器4の出力は1レベルであるので、
排他的論理和回路5の出力は第3図Cに示す如く
0,1,0レベルとなり、FF11,12,13
に入力し、このレベルをデコーダ10よりの第2
図H,I,Jに示すパルスでたたくと、FF11,
12,13の出力は0,1,0レベルとなり、ア
ンド回路14の出力の端子A0は0レベル、ノア
回路15の出力の端子A1も0レベル、ノア回路
16の出力の端子A2は1レベルとなり、トラン
スTの捲線の断線を知らせ、捲線の極性の判別は
しないので、捲線断はわかり又誤つた極性判別は
しない。 Here, if the winding of the transformer T is disconnected, a voltage as shown in Figure 3B will be induced on the secondary side of the transformer T by induction from the commercial power supply, and the voltage as shown in Figure 3B will be induced on the primary side of the transformer T. Assuming that a pulse of one and a half cycles as shown in Figure 3A is input,
During this time, the output of comparator 4 is at level 1, so
The output of the exclusive OR circuit 5 becomes 0, 1, 0 level as shown in FIG. 3C, and FF11, 12, 13
and this level is input to the second output from the decoder 10.
When struck with the pulses shown in Figures H, I, and J, FF11,
The outputs of terminals 12 and 13 are at 0, 1, 0 level, the output terminal A0 of AND circuit 14 is at 0 level, the output terminal A1 of NOR circuit 15 is also at 0 level, and the output terminal A2 of NOR circuit 16 is at 0 level. It becomes level 1 and notifies winding breakage of the transformer T, but does not discriminate the winding polarity, so the winding breakage can be recognized and the polarity will not be determined incorrectly.
尚ここで、第4図Bに示す如く商用電源より誘
導される電圧の0クロス点が、第4図Aに示す1
サイクル半パルスと一致した場合は比較器4及び
3の出力は第4図C,Dに示す如くなり、排他的
論理和回路5の出力はEに示す如く0,0,1に
なつたり、Fに示す如く1,0,1になつたりす
るが、必ず0及び1レベルが出力されるので端子
A2は1レベル他端子は0レベルとなり断線は検
出され、極性は判別されない。 Note that the zero cross point of the voltage induced from the commercial power supply as shown in Figure 4B is 1 as shown in Figure 4A.
When the cycle and half pulse match, the outputs of comparators 4 and 3 become as shown in FIG. 4C and D, and the output of exclusive OR circuit 5 becomes 0, 0, 1 as shown in E, or F As shown in the figure, it becomes 1, 0, 1, but since 0 and 1 levels are always output, the terminal
A2 is at 1 level, the other terminals are at 0 level, a disconnection is detected, and the polarity is not determined.
しかし、発振器7の出力が1サイクルのパルス
であつたとすると、排他的論理和回路5の出力が
0,0となることがあり、これでは断線が検出さ
れず、又誤つた極性判別がされるので発振器7の
出力は1サイクル半としてある。 However, if the output of the oscillator 7 is a one-cycle pulse, the output of the exclusive OR circuit 5 may become 0, 0, and in this case, a disconnection is not detected and the polarity is incorrectly determined. Therefore, the output of the oscillator 7 is assumed to be one and a half cycles.
以上詳細に説明せる如く本発明によれば、トラ
ンスの捲線の断線が検出出来又誤つた捲線の極性
判別データが出力されない効果がある。
As described in detail above, according to the present invention, there is an effect that disconnection of the winding of the transformer can be detected and that data for determining the polarity of the wrong winding is not output.
第1図は本発明の実施例のトランス捲線極性判
別回路のブロツク図、第2図は第1図の回路の各
部の波形のタイムチヤート、第3図第4図は第1
図でトランスTの捲線断の場合の各部の波形のタ
イムチヤート、第5図は従来例のトランス捲線極
性判別回路のブロツク図、第6図は第5図の回路
の各部の波形のタイムチヤート、第7図は第5図
のトランスTの捲線断線時の各部の波形のタイム
チヤートである。
図において、1は交流発振器、2は1パルス発
振器、3,4は比較器、5は排他的論理和回路、
6,11,12,13はフリツプフロツプ、7は
1サイクル半のパルス発振器、8はサンプリング
クロツク発生器、9はカウンタ、10はデコー
ダ、4はアンド回路、15,16はノア回路、T
はトランスを示す。
FIG. 1 is a block diagram of a transformer winding polarity discrimination circuit according to an embodiment of the present invention, FIG. 2 is a time chart of waveforms of various parts of the circuit of FIG. 1, and FIG.
5 is a block diagram of a conventional transformer winding polarity determination circuit. FIG. 6 is a time chart of waveforms at various parts of the circuit in FIG. 5. FIG. 7 is a time chart of waveforms at various parts when the winding of the transformer T shown in FIG. 5 is broken. In the figure, 1 is an AC oscillator, 2 is a 1-pulse oscillator, 3 and 4 are comparators, 5 is an exclusive OR circuit,
6, 11, 12, 13 are flip-flops, 7 is a one and a half cycle pulse oscillator, 8 is a sampling clock generator, 9 is a counter, 10 is a decoder, 4 is an AND circuit, 15, 16 is a NOR circuit, T
indicates a transformer.
Claims (1)
加え、このパルスと、2次側に発生するパルスと
を夫々アースレベルと比較する比較器を介し、排
他的論理和回路に入力させ、その出力を3つのフ
リツプフロツプに入力させ、又該3つのフリツプ
フロツプの各々のクロツク端子に、上記1サイク
ル半のパルスの半サイクル毎の各々のサンプリン
グパルスを夫々入力させ、該3つのフリツプフロ
ツプの出力によりトランス捲線の極性を判別する
ようにしたことを特徴とするトランス捲線極性判
別回路。1 A pulse of one and a half cycles is applied to the primary side of the transformer, and this pulse and the pulse generated on the secondary side are input to an exclusive OR circuit via a comparator that compares each with the ground level, and its output is is input to three flip-flops, and each sampling pulse of each half cycle of the one and a half cycle pulses is input to the clock terminal of each of the three flip-flops, and the transformer winding is controlled by the outputs of the three flip-flops. A transformer winding polarity discrimination circuit characterized in that it discriminates polarity.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59262097A JPS61139765A (en) | 1984-12-12 | 1984-12-12 | Circuit for discriminating polarity of transformer winding |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59262097A JPS61139765A (en) | 1984-12-12 | 1984-12-12 | Circuit for discriminating polarity of transformer winding |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61139765A JPS61139765A (en) | 1986-06-27 |
JPH0418792B2 true JPH0418792B2 (en) | 1992-03-27 |
Family
ID=17370990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59262097A Granted JPS61139765A (en) | 1984-12-12 | 1984-12-12 | Circuit for discriminating polarity of transformer winding |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61139765A (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5396731B2 (en) * | 2008-03-27 | 2014-01-22 | 株式会社高岳製作所 | Test method for instrument transformer |
WO2016026231A1 (en) * | 2014-08-22 | 2016-02-25 | 江苏省电力公司常州供电公司 | Intelligent polarity detection apparatus and method for four-star type voltage transformer |
CN104749480B (en) * | 2015-03-08 | 2017-06-30 | 国网山东省电力公司枣庄供电公司 | One kind is used for relay protection secondary circuit whole group polarity test device |
CN113552433B (en) * | 2021-07-21 | 2022-08-09 | 国网河南省电力公司直流运检分公司 | Method for measuring CT polarity of extra-high voltage transformer bushing |
-
1984
- 1984-12-12 JP JP59262097A patent/JPS61139765A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS61139765A (en) | 1986-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07104376B2 (en) | AC input signal discrimination device | |
JPH0418792B2 (en) | ||
JPS5911272B2 (en) | Motor speed control circuit | |
US4458283A (en) | Static protective relay | |
KR20000032160A (en) | System and method for determining rectifying time of sensorless blcd motor | |
JPS5833923A (en) | Ac voltage detecting circuit | |
JPS6043747B2 (en) | Three-phase power supply phase control method | |
KR880000811Y1 (en) | Synchronizing signal polarity automatic processing apparatus | |
JPH0424790Y2 (en) | ||
JPH0949859A (en) | Power failure detection circuit | |
JPH08240621A (en) | Ac voltage input circuit | |
JPS59139869A (en) | Method and device for detecting commutation | |
JP2811377B2 (en) | AC power supply | |
JPH0646198B2 (en) | Level detection circuit | |
JPS6211818B2 (en) | ||
SU824425A1 (en) | Device for registering ac voltage pass through zero | |
JPH0590910A (en) | Monostable multivibrator | |
SU970650A1 (en) | Versions of trigger device | |
SU813613A1 (en) | Method of measuring power-diode converter switching angle | |
JPH071978B2 (en) | Inverter open phase detection circuit | |
JPH01120118A (en) | Clock signal break detecting circuit | |
SU1674002A1 (en) | Periodical signal extremum-to-constant voltage converter | |
JPH06276783A (en) | Inverter device | |
JPS62134567A (en) | Apparatus for discriminating frequency of power source | |
JPS6311083A (en) | Drive circuit of brushless dc motor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |