JPH0418649A - バッファメモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 バッファメモリにデータを記録する際に、指定された既
存データの保存を可能とするバッファメモリ制御方式に
関し、 キャッシュデータが無効化されないようにすることを目
的とし、 上位装置と下位装置との間に介在してデータ転送を行う
バッファメモリを制御する装置において、バッファメモ
リ上で保存するデータを格納した領域の先頭アドレスを
記憶する第１の記憶手段と、バッファメモリ上で保存す
るデータを格納した領域の最終アドレスの次のアドレス
を記憶する第２の記憶手段と、バッファメモリに対しデ
ータの書込み／読出しアドレスを送出する転送ポインタ
と、上位装置からの指示に基づき、第１の記憶手段と第
２の記憶手段に夫々アドレスを設定すると共に、転送ポ
インタに書込み／読出し開始アドレスを設定する制御手
段と、第１の記憶手段が記憶する先頭アドレスと転送ポ
インタが送出するアドレスとを照合して一致した時、信
号を送出する比較手段しデータの書込み／読出しを行わ
せ、比較手段が信号を送出した時、第２の記憶手段が記
憶するアドレスを転送ポインタに格納させるデータ転送
制御手段とを設けて構成する。

〔産業上の利用分野〕

本発明はインタフェースのデータ転送能力の大きい上位
装置と、インタフェースのデータ転送能力の小さい下位
装置との間で、データ転送能力を高めるために設けたバ
ッファメモリを制御する装置に係り、特に該バッファメ
モリにデータを記録する際に、指定された既存データの
保存を可能とするバッファメモリ制御方式に関する。

磁気ディスク装置の如く、インタフェースのデータ転送
能力の小さい下位装置と、ホストコンピュータの如く、
インタフェースのデータ転送能力の大きい上位装置との
間のデータ転送においては、磁気ディスク装置がバッフ
ァメモリを備え、このバッファメモリに一部データを格
納してから、相互にデータ転送を行っているが、このバ
ッファメモリの容量が２ＫＢ〜１６ＫＢと小さい磁気デ
ィスク装置では、ＲＰ　Ｓ　（Ｒｏｔａｔｉｏｎａｌ　
Ｐｏ５ｉｔｉｏｎ　Ｓｅｎｓｉｎｇ）という手法を取り
、磁気ディスク装置の読出し／書込みする目的のセクタ
の数セクタ以前に、上位装置と結合してデータ転送を実
施する方式を採用し、磁気ディスク装置と上位装置とは
同梱してデータ転送を行っている。

従って、例え上位装置のインタフェースのデータ転送能
力（例えば４．０ＭＢ／Ｓ）が良くても、実際のデータ
転送速度は、バッファメモリにデータが書込まれる時間
、即ち、磁気ディスク装置のデータ転送速度（例えば１
．８ＭＢ／Ｓ程度）に依存することとなり、上位装置の
データ転送能力を十分に活用していなかった。

しかし、半導体メモリの大容量化及び低価格化に伴い、
６４ＫＢ〜５１２ＫＢと大容量のバッファメモリを備え
た磁気ディスク装置が出現し、この磁気ディスク装置と
上位装置との間のデータ転送方式は、大容量のバッファ
メモリにデータを格納し、成る一定量溜まった時点でデ
ータ転送処理を開始するという方式が採用され、磁気デ
ィスク装置と上位装置との間で非同期のデータ転送が可
能となった。

この結果、上位装置のインタフェースのデータ転送能力
を十分に引き出すことが可能となり、データ転送処理速
度の高速化が実現したが、バッファメモリの使用方法と
しては、相変わらず上位装置と下位装置との間のデータ
転送におけるデータの一時格納のために使用されるのみ
であった。

ところで、近年、上位装置の高速化に伴い、周辺装置の
より一層の処理の高速化の要求が高まり、磁気ディスク
装置におけるバッファメモリの一部の領域を、キャッシ
ュメモリとして利用することが求められているが、小型
磁気ディスク装置の如く、高級なＬ　ＲＵ　（Ｌｅａｓ
ｔ　Ｒｅｃｅｎｔｌｙ　Ｕｓｅｄ）アルゴリズムを使用
していないものにおいても、バッファメモリをキャッシ
ュメモリとして支障無く動作させ得ることが必要である
。

〔従来の技術〕

従来の小型磁気ディスク装置においては、ＲｅａｄＡｈ
ｅａｄ　Ｃａｃｈｅという方式の簡易キャッシュが採用
されている。Ｒｅａｄ　Ａｈｅａｄ　Ｃａｃｈｅとは、
磁気ディスり装置がデータの読出し時に、上位装置から
指定された量のデータをバッファメモリに格納した後も
、上位装置が指定した成る一定量のデータを読出してバ
ッファメモリに格納しておき、次のデータ読出しを指定
された時に、指定された目的のデータが、バッファメモ
リに存在している場合、このハ・シフアメモリ上のデー
タを上位装置に転送する方式である。

このため、ディスクからデータを読出して上位装置に転
送する必要が無く、ヘッドを目的トラックに位置付けさ
せるシーク動作に要する時間や、指定されたセクタにヘ
ッドが位置付けされるのを待つ回転待ちの時間が不要と
なり、処理速度の高速化が実現可能となった。

〔発明が解決しようとする課題〕

しかし、上記のＲｅａｄ　Ａｈｅａｄ　Ｃａｃｈｅ方式
は、簡易キャッシュであって、バッファメモリ上にキャ
ッシュデータを格納しているだけであり、且つ、小型磁
気ディスク装置では、大形磁気ディスク装置で採用され
ている高級なＬＲＵアルゴリズムを備えてはいない。

従って、ディスクに対するデータの書込み／読出し命令
により、バッファメモリにデータが格納される時、キャ
ッシュデータが記録されている領域に、新たにデータが
書込まれることがあり、この場合キャッシュデータは上
書きされて無効化されるという問題がある。

本発明はこのような問題点に鑑み、簡易キャッシュの欠
点であるキャッシュデータの保存性を改善し、バッファ
メモリにデータが格納される時、キャッシュデータが無
効化されないようにすることを目的としている。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するプロンク図でる。

上位装置１は下位装置２との間で、制御装置３のバッフ
ァメモリ４を介してデータ転送を行う。

このため、上位装置１は制御装置３の制御手段６に対し
、下位装置２に対するデータの書込み／読出し命令を送
出する。

この命令を受領した制御手段６は、切替手段９を経て転
送ポインタ１０にバッファメモリ４の書込み／読出し開
始アドレスを設定し、データ転送制御手段５を起動して
、書込み命令であれば、上位装置１が送出するデータを
バッファメモリ４に格納さセ、読出し命令であれば、下
位装置２から読出されたデータをバッファメモリ４に格
納させる。

この時、データ転送制御手段５は転送ポインタ１０がバ
ッファメモリ４に送出するアドレスを順次インクリメン
トさせることで、順次データをバッファメモリ４に格納
させる。

又、制御手段６は上位装置１の指示に基づき、第１の記
憶手段７にバッファメモリ４上で保存するデータを格納
する領域の先頭アドレスを設定し、第２の記憶手段８に
バッファメモリ４上で保存するデータを格納する領域の
最終アドレスの次のアドレスを設定する。

比較手段ＩＩは転送ポインタ１０が送出するアドレスと
、第１の記憶手段７が記憶する先頭アドレスとを照合し
ており、この先頭アドレスと転送ポインタ１０が送出す
るアドレスとが一致すると、信号をデータ転送制御手段
５に送出する。

この信号を受信すると、データ転送制御手段５は切替手
段９と、転送ポインタ１０を制御して、第２の記憶手段
８が記憶する最終アドレスを転送ポインタ１０に格納さ
せる。

〔作用〕

第２図は第１図の動作を説明する図である。

上記の如く構成することにより、バッファメモＩＪ　４
が第２図に示す如く、１６進数のｏｏｏｏ’からｘｘｘ
ｘ’までのアドレスを持つものとし、保存したいデータ
の格納領域の先頭アドレスが１６進数のｎ＋ｍｍｍ’で
あり、最終アドレスが１６進数のｎｎｎｎであるとする
と、第１の記憶手段７には１６進数の°ｍｍｍｍ’が格
納され、第２の記憶手段８には１６進数のｎｎｎｎ’＋
１が格納される。

前記の如く、バッファメモリ４に転送ポインタ１０が送
出するアドレスによってデータが書込まれ、転送ポイン
タ１０が送出するアドレスが順次インクリメントされる
ことで、１６進数のｍｍｍｍ″となると、比較手段１１
は第１の記憶手段７が記憶しているアドレス、即ち、１
６進数のｍｍ＋ｎｎ＋’と一致するため、信号をデータ
転送制御手段５に送出し、前記の如く、転送ポインタ１
ｏには、第２の記憶手段８が記憶するアトルス、ｆｆ１
Ｊち、１６進数の°ｎｎｎｎ’＋１が格納される。

従って、バッファメモリ４に書込まれるデータは、アド
レス’ｍｍｍｍ”まで書込まれた後、アドレスｎｎｎｎ
’＋１から次のデータが書込まれるため、バッファメモ
リ４のアドレス゛＋ｎｍｍｍ　’からアドレス“ｎｎｎ
ｎ”の間の領域に格納されたデータは書替えられること
が無く保存される。

従って、バッファメモリ４のアドレス゛ｍｍｍｍ’から
アドレス°ｎｎｎｎ’の間の領域に格納されたキャッシ
ュデータが無効化されることを防止する二七が出来る。

〔実施例〕

第３図は本発明の一実施例を示す回路のブロック図で、
第４図は第３図の動作を説明する図である。

制御装置３はＲｅａｄ　Ａｈｅａｄ　Ｃａｃｈｅ機能を
備えた、例えば磁気ディスク制御装置であり、バッファ
メモリ４の容量を、例えば６４ＫＢとし、Ｒｅａｄ　Ａ
ｈｅａｄ　Ｃａｃｈｅでの先読み量を８ＫＢとする。そ
して、下位装置２ば、例えば磁気ディスク装置であり、
ディスクの１ブロツクの容量をＩＫＢとする。

従って、バッファメモリ４は第４図（ａ）に示す如く、
１６進数（以後χで現す）　ｘ　’（１０（１００”か
らＸ“０ＦＦＦＦ　’　までのアドレスを持つこととな
る。

又、ロードレジスタ１Ｇと１７の初期値はｘ′０ｏｏｏ
ｏ’　とし、比較レジスタ１９と２０の初期値はバッフ
ァメモリ４の容量範囲を越えたアドレス、例えばχ’１
（１０（１０°が設定されているものとする。

そして、比較回路２１が転送ポインタ１０と比較レジス
タ１９の値を比較し、比較回路２２が転送ポインタ１０
と比較レジスタ２０の値を比較するのは、転送データの
ブロック境界、即ち、ＩＫＢ単位で行うものとする。

上位装置１は制御装置３のインタフェース回路１２を経
てプロセッサ１５に対し、例えば、論理アドレスとして
ｘ°０゛　のデータブロックを先頭ブロックとして、１
６フ゛口・ツクのデータと、Ｒｅａｄ　Ａｈｅａｄ　Ｃ
ａｃｈｅでの先読み量８プロンクのデータの読出しを命
令すると、プロセッサ１５はマルチプレクサ１８を経て
転送ポインタ１０にｘ　’ｏｏｏｏｏ’　を設定すると
共に、データ転送制御回路１４を起動させた後、インタ
フェース回路１３を経て下位語；η２を制御し、指定さ
れたディスクのアドレスからデータブロックを順次読出
させる。

即ち、指定されたシリンダにヘッドを位置付けさせ、指
定されたヘッドを選択させて、指定されたセクタに選択
したヘッドが位置付けされると、ＩＫＢずつデータブロ
ックを読出させ、バッファメモリ４に転送させる。

従って、バッファメモリ４には、データ転送制御回路１
４の制御により、アドレスＸ“ｏｏｏｏｏ’　から１ブ
ロツクのデータ、即ち、ＩＫＢのデータが書込まれる。

データ転送制御回路１４はバッファメモリ４に１バイト
のデータが書込まれると、転送ポインタ１０のアドレス
をインクリメントさせ、ｘ　’（１０（１０１’　のア
ドレスをバッファメモリ４に送出させる。そして、下位
装置２から読出された次の１バイトのデータをバッファ
メモリ４に書込ませる。

このようにして、２４フロツクのデータがバッファメモ
リ４に書込まれると、第４図（ａ）に示す如く、アドレ
スのＸ　’（１０（１００’からｘ　’０３ＦＦＦ’　
までの領域に論理ブロックアドレスのｘ　’（１０’か
らｘ　’ＯＦまでのデータブロックが１６ブロツク格納
され、アドレスのχ’０４（１００“からｘ　’０５Ｆ
ＰＦ“までの領域に論理ブロックアドレスのＸ“１０゛
からＸ”１７゛までの先読みデータが８ブロツク書込ま
れる。尚、この時の転送ポインタ１０のアドレスはイン
クリメントされてｘ　”０６（１００’　　となってい
る。

ここで、プロセッサ１５は先読みデータを保存するため
、ロードレジスタ１６にｘ　’０６（１００”を設置３ 定し、比較レジスタ１９にｘ　’０４（１００’　を設
定する。

次に、上位装置１から論理ブロックアドレスＸ２０”の
データブロックを先頭ブロックとして、論理ブロックア
ドレスｘ　’５Ｆ’までの６４フロツクのデータ書込み
が命令されると、プロセッサ１５はデータ転送制御回路
１４を起動し、インタフェース回路１２を経て上位装置
１が送出するデータを、前記同様に転送ポインタ１０が
送出するアドレスｘ　’０６（１００’　から１バイト
ずつデータをバッファメモリ４に書込ませる。

従って、バッファメモリ４には、第４図（ｂ）に示す如
く、アドレスｘ　’０６（１００’　から４０ブロツク
のデータ、即ち、論理ブロックアドレスｘ　’４７’ま
でのデータブロックが書込まれて、転送ポインタ１０の
アドレスがＸ゛叶ＦＦＦ’　に達すると、次に、転送ポ
インタ１０のアドレスはｘ　’（１０（１００’　にな
り、第４図（Ｃ）に示す如く、続いて、更にバッファメ
モリ４に１６ブロツクのデータ、即ち、論理ブロックア
ドレスχ′４８″からｘ　’５７’までのデータブロッ
クが書込まれると、転送ポインタ１０の送出するアドレ
スはｘ　’０４（１００’　　となる。

比較回路２１は比較レジスタ１９に設定されているＸ　
’０４（１００’　　と転送ポインタ１０が送出するア
ドレスのχ’０４（１００°が一致するため、比較回路
２１はデータ転送制御回路１４に一致信号を送出する。

この一致信号を受信したデータ転送制御回路１４は、上
位装置１の送出するデータのバッファメモリ４に対する
書込みを一時中止し、マルチプレクサ１８を切替えさせ
て、ロードレジスタ１６に設定されているＸ“０６（１
００’　を転送ポインタ１０に送出させ、転送ポインタ
１０にロードさせる。

そして、データ転送制御回路１４はロードレジスタ１６
の設定値ｘ　’０６（１００′が転送ポインタ１０にロ
ードされると、バッファメモリ４に対するデータの書込
みを再開し、第４図（Ｃ）に示す如く、上位装置１が送
出する論理ブロックアドレスＸ′５８からｘ　’５Ｆ’
までのデータブロックをアドレスｘ’０６（１００’　
よりアドレスχ“０７ＦＦＦ’　までの領域に書込ませ
る。

このため、バッファメモリ４のアドレスＸ“０６（１０
０′　よりアドレスχ’０７ＦＦＦ’　までの領域に書
込まれていた論理ブロックアドレスＸ“２０“からＸ°
２７″までの８ブロツクのデータは、上書きされて消滅
する。

次に、上位装置１から論理ブロックアドレスＸ゛１０゛
のデータブロックを先頭ブロックとして、８ブロツクの
データの読出し命令が送出されると、プロセッサ１５は
、先読みデータの論理ブロックアドレスを記憶しており
、要求されたデータがバッファメモリ４のアドレスｘ　
’０４（１００’　よりアドレスＸ　’０５ＦＦＦ’　
までの領域に存在していることを認識すると、下位装置
２から要求されたデータを読出ずことはせず、マルチプ
レクサ１８を経て転送ポインタ１０のアドレスをｘ　’
０４（１００’　に設定し、データ転送制御回路１４を
起動して、バッファメモリ４から指定されたデータブロ
ックを読出させ、インタフェース回路１２を経て上位装
置１に転送させる。

従って、下位装置２のシーク動作や回転待ち等の機械的
動作に伴う処理時間が不要となり、命令処理速度を高め
ることが出来る。

ロードレジスタ１７と比較レジスタ２０と比較回路２２
は、上記ロードレジスタ１６と比較レジスタ１９と比較
回路２１と同一機能を有しており、このように複数のロ
ードレジスタと比較レジスタと比較回路を備えることに
より、保存したいブタをバッファメモリ４上に複数持つ
ことが出来る。

〔発明の効果〕

以上説明した如く、本発明はＲｅａｄ　Ａｈｅａｄ　Ｃ
ａｃｈｅのような簡易キャッシュの欠点を無くし、キャ
ッシュデータとして保存したいデータブロックをバッフ
ァメモリ上に保存することが出来る。従って、頻繁にア
クセスされるようなデータをバッファメモリに保持して
おくと、書込み／読出し命令の処理速度を大幅に改善す
ることが出来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
第１図の動作を説明する図、 第３図は本発明の一実施例を示す回路のブロック図、 第４図は第３図の動作を説明する図である。 図において、 １は上位装置、　　　２は下位装置、 ３は制御装置、　　　　４はバッファメモリ、５はデー
タ転送制御手段、 ６は制御手段、　　　　７は第１の記憶手段、８は第２
の記憶手段、９は切替手段、 １０は転送ポインタ、　１１は比較手段、１２．１３は
インタフェース回路、 １４はデータ転送制御回路、 １５はプロセッサ、　　１６．１７はロードレジスタ、
１８はマルチプレクサ、１９．２０は比較レジスタ、２
１．２２は比較回路である。

Claims (1)

1. 【特許請求の範囲】 １）上位装置（１）と下位装置（２）との間に介在して
   データ転送を行うバッファメモリ（４）を制御する装置
   （３）において、 該バッファメモリ（４）上で保存するデータを格納した
   領域の先頭アドレスを記憶する第１の記憶手段（７）と
   、 該バッファメモリ（４）上で保存するデータを格納した
   領域の最終アドレスの次のアドレスを記憶する第２の記
   憶手段（８）と、 該バッファメモリ（４）に対しデータの書込み／読出し
   アドレスを送出する転送ポインタ（１０）と、前記上位
   装置（１）からの指示に基づき、該第１の記憶手段（７
   ）と第２の記憶手段（８）に夫々前記アドレスを設定す
   ると共に、該転送ポインタ（１０）に書込み／読出し開
   始アドレスを設定する制御手段（６）と、前記第１の記
   憶手段（７）が記憶する先頭アドレスと該転送ポインタ
   （１０）が送出するアドレスとを照合して一致した時、
   信号を送出する比較手段（１１）と、前記転送ポインタ
   （１０）に対し送出するアドレスを順次インクリメント
   させる共に、前記バッファメモリ（４）に対しデータの
   書込み／読出しを行わせ、該比較手段（１１）が該信号
   を送出した時、前記第２の記憶手段（８）が記憶するア
   ドレスを該転送ポインタ（１０）に格納させるデータ転
   送制御手段（５）とを設けたことを特徴とするバッファ
   メモリ制御方式。 ２）上記第１の記憶手段（７）と第２の記憶手段（８）
   と比較手段（１１）とを夫々複数設けたことを特徴とす
   る請求項１記載のバッファメモリ制御方式。